Die Erfindung betrifft eine Frequenzsynthesizerschaltung mit einem phasenstarren Regelkreis, umfassend einen steuerbaren Oszillator, einen Teiler und einen Phasendetektor. Ferner betrifft die Erfindung einen tragbaren Funkrufempfänger mit einer solchen Schaltung.
Frequenzsynthesizer erzeugen ein in kleinen Schritten über einen grösseren Bereich änderbares Frequenzsignal, welches von einer hochkonstanten Frequenzreferenz, z.B. einem Quarzoszillator, abgeleitet wird. Solche Frequenzsynthesizer finden insbesondere in der Empfängertechnik zur exakten Abstimmung Verwendung. Bekannte Frequenzsynthesizer können grundsätzlich so aufgebaut werden, wie im Blockschema von Fig. 1 gezeigt. Dabei wird ein an sich freischwingender Oszillator 1 mittels eines Phase-Lock-Regelkreises an die Referenzfrequenz 13 angebunden. Die Oszillatorfrequenz oder eine davon abgeleitete Subharmonische wird in einem Teiler 2 geteilt und in ihrer Phase in einem Phasendetektor 3 mit der Referenzfrequenz verglichen.
Bei Ungleichheit ergibt sich ein Fehlersignal bzw. eine Regelspannung am Ausgang des Phasendetektors 3, welche an ein frequenzbestimmendes Element des Oszillators 1 angelegt wird. Die Rückführung enthält einen Filter 4 (Tiefpass) zur Unterdrückung von Signalresten. Durch Ändern des Teilungsverhältnisses des Teilers 2 lässt sich ein weiter Frequenzbereich abdecken.
Werden solche Synthesizerschaltungen insbesondere in tragbaren und damit batteriebetriebenen Funkempfängern verwendet, so erweist sich als Nachteil, dass die Stromaufnahme solcher Synthesizerschaltungen aus der Betriebsspannungsquelle relativ hoch ist. Bei Funkempfängern zur Datenübertragung hat sich ferner gezeigt, dass durch das Rauschen am Oszillatoreingang Empfangsprobleme auftreten können, welche bei normalen Funkempfängern nicht bedeutsam sind.
Insbesondere störend sind diese Nachteile bei tragbaren Funkrufempfängern, da diese Geräte sehr klein sein sollen, was nur die Verwendung einer Batterie mit geringer Kapazität erlaubt, und da ferner diese Geräte auf den möglichst fehlerfreien Empfang digitaler Meldungen angewiesen sind.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Frequenzsynthesizerschaltung zu schaffen, welche weniger Betriebsstrom benötigt als bis anhin. Ferner soll auch das Rauschen der Schaltung vermindert werden.
Diese Ziele werden bei einer Frequenzsynthesizerschaltung der eingangs genannten Art erreicht, welche gekennzeichnet ist durch eine Schaltanordnung mit zwei Schaltzuständen, welche mindestens einen Schalter in der zum Phasendetektor führenden Betriebsspannungsleitung aufweist, wobei im einen Schaltzustand die Betriebsspannung am Phasendetektor angelegt ist und im anderen Schaltzustand die Betriebsspannungsleitung unterbrochen ist, und ein Speicherelement zur Speicherung der auf den Oszillatoreingang wirkenden Regelspannung.
Bei der erfindungsgemässen Synthesizerschaltung kann die Betriebsspannung am Phasendetektor zeitweise unterbrochen werden. Dies ergibt eine Reduktion des durchschnittlichen Betriebsstrombedarfs. Durch ein Speicherelement wird die Regelspannung am Oszillatoreingang auch bei deaktiviertem Phasendetektor aufrechterhalten, so dass der Oszillator weiterhin mit der bisherigen Frequenz schwingt. Durch das zeitweise Abschalten der Regelung können in dieser Zeit auch Störsignale am Oszillatoreingang minimal gehalten werden.
Bei einer bevorzugten Ausführungsart wird zusammen mit dem Phasendetektor auch der Teiler abgeschaltet. Dies reduziert den durchschnittlichen Betriebsstrombedarf weiter.
Im folgenden werden Ausführungsbeispiele anhand der Figuren näher erläutert. Dabei zeigt:
Fig. 1 eine Frequenzsynthesizerschaltung nach Stand der Technik;
Fig. 2 ein Blockschaltbild eines ersten Ausführungsbeispiels der erfindungsgemässen Frequenzsynthesizerschaltung;
Fig. 3 ein Blockschaltbild eines weiteren Ausführungsbeispieles.
Fig. 1 zeigt den bereits erläuterten Stand der Technik. Der Oszillator 1 weist einen Ausgang auf, an dem ein Signal mit einer Frequenz f abgegeben wird. Dieses Signal kann dem Mischer einer (nicht dargestellten) Funkempfängerschaltung zugeführt werden. Das Signal f oder eine Subharmonische desselben wird ferner an den Teiler 2 angelegt. Im Phasendetektor 3 erfolgt ein Phasenvergleich des geteilten Signals mit einem Signal mit der Frequenz fref aus einer Referenzfrequenzquelle 13. Das Ausgangssignal des Phasendetektors wird über ein Tiefpassfilter 4 an den Steuereingang des Oszillators 1 angelegt. Durch Änderung des Teilungsver hältnisses des Teilers 2 kann die Frequenz f für einen weiten Bereich eingestellt werden, sie bleibt jedoch immer an der genauen Frequenzreferenz fref angebunden.
Die beschriebene Schaltung ist bekannt und mit handelsüblichen Bauelementen realisierbar. Bei einer solchen Schaltung für einen Funkrufempfänger ergibt sich beispielsweise der folgende Stromverbrauch bei einer Betriebsspannung von 1,26 Volt (Batteriebetrieb):
<tb><TABLE> Columns=2
<tb> <SEP>Stromverbrauch für Phasendetektor und Teiler <SEP>30 mA
<tb> <SEP>Stromverbrauch Oszillator <SEP>1 mA
<tb> <SEP>31 mA
<tb></TABLE>
Fig. 2 zeigt eine Schaltung gemäss der Erfindung. Diese ist grundsätzlich gleich aufgebaut wie die bekannte Schaltung nach Fig. 1. Es sind ebenfalls der Oszillator 1, der Teiler 2, der Phasendetektor 3 und das Tiefpassfilter 4 vorgesehen. Neu ist eine Schaltanordnung mit den steuerbaren Schaltern 7 und 8 und einer Steuerung 9 für die Schalter sowie ein Speicher 10 vorgesehen. Der Schalter 7 ist in die zum Phasendetektor 3 und zum Teiler 2 führende Betriebsspannungsleitung geschaltet. Ist dieser Schalter 7 offen, wird die Betriebsspannung zu diesen Schaltungsteilen abgeschaltet. Der Schalter 8 trennt die Regelschleife zwischen Phasendetektor 3 und Oszillator 1 auf.
Die Schalter 7 und 8 werden von einer Steuerung 9 geöffnet und geschlossen, welche in der einfachsten Ausführung als reine Zeitschaltung arbeitet, welche periodisch zwischen den Schaltzuständen wechselt. Sind die Schalter geschlossen, so arbeitet die Frequenzsynthesizerschaltung wie die Schaltung von Fig. 1. Das Speicherelement 10, welches im einfachsten Fall ein Kondensator ist, speichert dabei fortlaufend die momentane Regelspannung für den Oszillator. \ffnet nun die Steuerung 9 die Schalter 7 und 8, so wird einerseits die Betriebsspannung am Phasendetektor 3 und am Teiler 2 abgeschaltet, und diese Schaltungsteile stellen ihre Funktion ein. Der Oszillator andererseits arbeitet weiter, wobei seine Schwingfrequenz von der vor der Schalteröffnung erzeugten Regelspannung bestimmt wird, welche im Speicherelement 10 gehalten und von diesem an den Oszillatoreingang gegeben wird.
Ist dieses Speicherelement ein Kondensator, so erfolgt, auch bei einem hochohmigen Oszillatoreingang, eine stetige Entladung des Kondensators und damit eine Abnahme der Regelspannung. Es ist daher erforderlich, die Schalter 7 und 8 periodisch wieder zu schliessen. Die Synthesizerschaltung wird dann "nachgeregelt" und der Kondensator 10 wieder aufgeladen. Ist dies erfolgt, so können die Schalter 7 und 8 erneut geöffnet werden. Bei einer ausgeführten Schaltung hat sich gezeigt, dass es für die Anwendung in einem Funkrufempfänger genügt, die Schalter 7 und 8 etwa alle 3 Sekunden für 30 msec zu schliessen.
Der durchschnittliche Strombedarf für den Phasendetektor und den Teiler wird somit um den Faktor 100 reduziert, und der Strombedarf der Schaltung ergibt sich neu zu:
<tb><TABLE> Columns=2
<tb> <SEP>Strombedarf für Phasendetektor und Teiler: <SEP>0,3 mA
<tb> <SEP>Strombedarf für Oszillator: <SEP>1,0 mA
<tb> <SEP>1,3 mA
<tb></TABLE>
Trotz des zusätzlichen geringen Strombedarfs der Schaltanordnung 7, 8, 9 ergibt sich somit eine beträchtliche Senkung des Stromverbrauchs, ohne dass die Verwendbarkeit der Synthesizerschaltung beeinträchtigt wird. Im Gegenteil ergibt sich durch die Abschaltung der Regelung eine Reduktion von Störungen aufgrund der Regelung, welche den Oszillator modulieren können und beim Empfang von Datensignalen durch einen Funkempfänger Probleme bereiten können.
Eine Variante der beschriebenen Schaltung nach Fig. 2 ergibt sich, wenn der Phasendetektor derart aufgebaut ist, dass sein Ausgang beim Abschalten der Betriebsspannung sehr hochohmig wird. Der dargestellte Schalter 8 kann dann weggelassen werden, da sich der Kondensator 10 nicht über den Phasendetektorausgang entladen kann. Der Kondensator 10 kann ferner auch zwischen dem Ausgang des Phasendetektors und dem Tiefpassfilter 4 angeordnet werden. Da in dem Tiefpassfilter 4 bereits ein Kondensator vorgesehen ist, kann bei einer weiteren Variante dieser Kondensator zugleich als Speicherelement dienen.
Eine weitere Variante der Schaltung ist in Fig. 3 gezeigt, wobei die Blöcke mit den gleichen Bezugszeichen wie in Fig. 2 dieselben Bauelemente bezeichnen. Der Kondensator 10 ist bei diesem Beispiel durch einen Halbleiterspeicher 12 ersetzt. Die Regelspannung wird dabei durch einen Analog/Digitalwandler 11 zu einem Digitalwert gewandelt. Dieser Wandler und der Speicher 12 müssen nur kurz vor der \ffnung der Schalter 7, 8 in Betrieb gesetzt werden, was von der Steuerung 9 bestimmt werden kann. Der momentane Wert der Regelspannung wird dann digitalisiert und in den Speicher eingelesen. Nach dem \ffnen der Schalter 7, 8 wird der Speicher über einen Digital/Analogwandler 14 ausgelesen und hält so den Wert der Regelspannung konstant.
Da im Gegensatz zum Kondensator 10 kein "Entladen" des Speichers 12 stattfindet, können die Intervalle zwischen dem Einschalten des Regelkreises im Prinzip beliebig lang gemacht werden. Das Einschalten des Regelkreises ist aber nach gewisser Zeit sinnvoll, um Drifterscheinungen des Oszillators aufzufangen.
Das Vorhandensein eines Halbleiterspeichers 12 ermöglicht weitere Funktionen, welche bei bisherigen Synthesizerschaltungen nicht vorhanden waren. So kann im Speicher 12 eine Tabelle der bisher vorgekommenen Werte des Verhältnisses Regelspannung/Frequenz angelegt werden. Dies hat den Vorteil, dass eine Frequenzänderung auf eine bereits benutzte Frequenz rasch erfolgen kann, da nur der zugehörige Regelspannungswert aus dem Speicher abgerufen werden muss. Es kann auch eine Tabelle der Werte für das Verhältnis Regelspannung/Frequenz von Anfang an in den Speicher 12 abgelegt werden, wobei die Werte jeweils beim Gebrauch durch kurze Inbetriebnahme der Regelschleife aktualisiert werden können, um Alterungs- und Temperatureinflüsse aufzufangen. Wie beschrieben, besteht die Steuerung 9 im einfachsten Fall aus einem Zeitgeber.
Für die Ausführungen mit Halbleiterspeicher müssen indes komplexere Steuerungen 9 vorgesehen werden.
Bevorzugterweise weist die Steuerung zudem Eingänge für externe Signale auf, wodurch sich die erfindungsgemässe Synthesizerschaltung an die Schaltung eines zugehörigen Funkrufempfängers anpassen kann.
So kann ein Eingang der Steuerung vorgesehen sein, an welchem ein Signal angelegt werden kann, welches anzeigt, dass der zugehörige Funkrufempfänger dabei ist, ein Digitalsignal zu empfangen. Die Steuerung 9 kann dann aufgrund dieses Signals dafür sorgen, dass die Regelschleife während des Empfangs nicht in Betrieb genommen wird, um einen möglichst störungsfreien Empfang zu gewährleisten. Die Steuerung 9 muss allerdings in der Lage sein, trotzdem den Regelbetrieb aufzunehmen, sollte z.B. die Spannung am Speicherkondensator 10 zu weit abfallen, so dass der Oszillator 1 mit seiner Frequenz zu weit vom gewünschten Wert abweichen würde.
Wird ein Empfänger mit Batteriesparschaltung verwendet, welche den Empfänger nur zeitweise einschaltet, so wird bei der Steuerung 9 vorzugsweise ein Signaleingang vorgesehen, mittels welchem die Synthesizerschaltung mit der Einschaltung der Empfängerschaltung synchronisiert werden kann. Hat die Synthesizerschaltung dabei kürzere Intervalle mit stabiler Frequenz bei abgeschalteter Regelung als die Dauer der Abschaltzeit des Empfängers, so muss die Regelung jeweils kurz vor dem Einschalten des Empfängers in Betrieb genommen werden. Ist das Intervall mit stabiler Frequenz länger als die Abschaltzeit des Empfängers, muss die Regelung erst am Ende des Frequenz-Stabilitätsintervalls eingeschaltet werden.
Auch das Abschalten der Regelung kann aufgrund eines an die Steuerung 9 angelegten Signals erfolgen, anstelle der Abschaltung in vorbestimmten zeitlichen Abständen (Zeitgeber). Dabei wird als Mass die Fehlerspannung am Phasendetektor als Eingangssignal für die Steuerung 9 herangezogen. Zeigt die Fehlerspannung an, dass der Oszillator auf der gewünschten Frequenz schwingt, so wird die Regelschleife deaktiviert.
Die beschriebenen Modifikationen an der bekannten Synthesizerschaltung lassen sich vom Fachmann mit handelsüblichen Bauelementen im Rahmen des fachmännischen Handelns im Detail ausführen. Es werden daher neben den gezeigten Blockschaltbildern keine Detailschaltpläne gezeigt.
The invention relates to a frequency synthesizer circuit with a phase-locked loop, comprising a controllable oscillator, a divider and a phase detector. The invention further relates to a portable radio pager with such a circuit.
Frequency synthesizers generate a frequency signal that can be changed in small steps over a larger range, which is based on a highly constant frequency reference, e.g. a crystal oscillator. Such frequency synthesizers are used in particular in receiver technology for exact tuning. Known frequency synthesizers can basically be constructed as shown in the block diagram of FIG. 1. In this case, an oscillator 1 which is free-floating per se is connected to the reference frequency 13 by means of a phase lock control loop. The oscillator frequency or a subharmonic derived therefrom is divided in a divider 2 and its phase compared in a phase detector 3 with the reference frequency.
In the event of inequality, an error signal or a control voltage results at the output of the phase detector 3, which is applied to a frequency-determining element of the oscillator 1. The feedback contains a filter 4 (low pass) for suppressing signal residues. By changing the division ratio of the divider 2, a wide frequency range can be covered.
If such synthesizer circuits are used in particular in portable and thus battery-operated radio receivers, it proves to be a disadvantage that the current consumption of such synthesizer circuits from the operating voltage source is relatively high. In radio receivers for data transmission, it has also been shown that the noise at the oscillator input can cause reception problems which are not significant in normal radio receivers.
These disadvantages are particularly troublesome in portable radio paging receivers, since these devices are intended to be very small, which only allows the use of a battery with a small capacity, and furthermore these devices are dependent on the error-free reception of digital messages.
The invention is therefore based on the object of providing a frequency synthesizer circuit which requires less operating current than hitherto. The noise of the circuit should also be reduced.
These goals are achieved in a frequency synthesizer circuit of the type mentioned at the outset, which is characterized by a switching arrangement with two switching states, which has at least one switch in the operating voltage line leading to the phase detector, the operating voltage being applied to the phase detector in one switching state and the operating voltage line in the other switching state is interrupted, and a storage element for storing the control voltage acting on the oscillator input.
In the synthesizer circuit according to the invention, the operating voltage at the phase detector can be temporarily interrupted. This results in a reduction in the average operating power requirement. The control voltage at the oscillator input is maintained by a memory element even when the phase detector is deactivated, so that the oscillator continues to oscillate at the previous frequency. By temporarily switching off the control, interference signals at the oscillator input can also be kept to a minimum during this time.
In a preferred embodiment, the divider is also switched off together with the phase detector. This further reduces the average operating power requirement.
Exemplary embodiments are explained in more detail below with reference to the figures. It shows:
1 shows a frequency synthesizer circuit according to the prior art;
2 shows a block diagram of a first exemplary embodiment of the frequency synthesizer circuit according to the invention;
Fig. 3 is a block diagram of another embodiment.
1 shows the prior art already explained. The oscillator 1 has an output at which a signal with a frequency f is emitted. This signal can be fed to the mixer of a radio receiver circuit (not shown). The signal f or a subharmonic thereof is also applied to the divider 2. In the phase detector 3 there is a phase comparison of the divided signal with a signal with the frequency fref from a reference frequency source 13. The output signal of the phase detector is applied to the control input of the oscillator 1 via a low-pass filter 4. By changing the Teilungsver ratio of the divider 2, the frequency f can be set for a wide range, but it always remains tied to the exact frequency reference fref.
The circuit described is known and can be implemented using commercially available components. Such a circuit for a radio paging receiver results, for example, in the following power consumption at an operating voltage of 1.26 volts (battery operation):
<tb> <TABLE> Columns = 2
<tb> <SEP> Power consumption for phase detector and divider <SEP> 30 mA
<tb> <SEP> current consumption oscillator <SEP> 1 mA
<tb> <SEP> 31 mA
<tb> </TABLE>
Fig. 2 shows a circuit according to the invention. This is basically constructed in the same way as the known circuit according to FIG. 1. The oscillator 1, the divider 2, the phase detector 3 and the low-pass filter 4 are also provided. A switching arrangement with controllable switches 7 and 8 and a controller 9 for the switches and a memory 10 is provided. The switch 7 is connected to the operating voltage line leading to the phase detector 3 and the divider 2. If this switch 7 is open, the operating voltage to these circuit parts is switched off. The switch 8 separates the control loop between phase detector 3 and oscillator 1.
The switches 7 and 8 are opened and closed by a controller 9, which in the simplest version works as a purely time circuit which periodically changes between the switching states. If the switches are closed, the frequency synthesizer circuit operates like the circuit of FIG. 1. The memory element 10, which in the simplest case is a capacitor, continuously stores the instantaneous control voltage for the oscillator. If the control 9 now opens the switches 7 and 8, on the one hand the operating voltage at the phase detector 3 and at the divider 2 is switched off, and these circuit parts cease to function. The oscillator, on the other hand, continues to operate, its oscillation frequency being determined by the control voltage generated in front of the switch opening, which is held in the memory element 10 and is passed by this to the oscillator input.
If this storage element is a capacitor, a constant discharge of the capacitor takes place, even with a high-impedance oscillator input, and thus a decrease in the control voltage. It is therefore necessary to periodically close switches 7 and 8 again. The synthesizer circuit is then "readjusted" and the capacitor 10 is recharged. Once this has been done, switches 7 and 8 can be opened again. In the case of a circuit which has been carried out, it has been found that it is sufficient for the application in a radio paging receiver to close switches 7 and 8 approximately every 3 seconds for 30 msec.
The average current requirement for the phase detector and the divider is thus reduced by a factor of 100, and the current requirement of the circuit is new:
<tb> <TABLE> Columns = 2
<tb> <SEP> Current requirement for phase detector and divider: <SEP> 0.3 mA
<tb> <SEP> Current demand for oscillator: <SEP> 1.0 mA
<tb> <SEP> 1.3 mA
<tb> </TABLE>
Despite the additional low power requirement of the switching arrangement 7, 8, 9, there is thus a considerable reduction in the power consumption without the usability of the synthesizer circuit being impaired. On the contrary, switching off the control results in a reduction in interference due to the control, which can modulate the oscillator and can cause problems when data signals are received by a radio receiver.
A variant of the circuit shown in FIG. 2 results if the phase detector is constructed in such a way that its output becomes very high-resistance when the operating voltage is switched off. The switch 8 shown can then be omitted since the capacitor 10 cannot discharge via the phase detector output. The capacitor 10 can also be arranged between the output of the phase detector and the low-pass filter 4. Since a capacitor is already provided in the low-pass filter 4, this capacitor can also serve as a storage element in a further variant.
A further variant of the circuit is shown in FIG. 3, the blocks denoting the same components with the same reference symbols as in FIG. 2. The capacitor 10 is replaced by a semiconductor memory 12 in this example. The control voltage is converted into a digital value by an analog / digital converter 11. This converter and the memory 12 only have to be put into operation shortly before the switches 7, 8 open, which can be determined by the controller 9. The current value of the control voltage is then digitized and read into the memory. After opening switches 7, 8, the memory is read out via a digital / analog converter 14 and thus keeps the value of the control voltage constant.
In contrast to the capacitor 10, since there is no "discharge" of the memory 12, the intervals between the switching on of the control loop can in principle be made as long as desired. However, switching on the control loop makes sense after a certain time in order to compensate for drift phenomena of the oscillator.
The presence of a semiconductor memory 12 enables further functions which were not available in previous synthesizer circuits. In this way, a table of the values of the control voltage / frequency ratio that have previously occurred can be created in the memory 12. This has the advantage that a frequency change to an already used frequency can take place quickly, since only the associated control voltage value has to be called up from the memory. A table of the values for the control voltage / frequency ratio can also be stored in the memory 12 from the start, the values being able to be updated each time they are used by briefly starting up the control loop in order to absorb aging and temperature influences. As described, the control 9 consists in the simplest case of a timer.
For the designs with semiconductor memory, however, more complex controls 9 must be provided.
The controller preferably also has inputs for external signals, as a result of which the synthesizer circuit according to the invention can adapt to the circuit of an associated radio paging receiver.
Thus, an input of the control can be provided, to which a signal can be applied which indicates that the associated paging receiver is in the process of receiving a digital signal. On the basis of this signal, the controller 9 can then ensure that the control loop is not put into operation during reception, in order to ensure reception that is as free of interference as possible. However, the controller 9 must still be able to start regular operation, should e.g. the voltage across the storage capacitor 10 drops too far, so that the oscillator 1 would deviate too far in frequency from the desired value.
If a receiver with a battery-saving circuit is used, which switches the receiver on only temporarily, a signal input is preferably provided in the controller 9, by means of which the synthesizer circuit can be synchronized with the activation of the receiver circuit. If the synthesizer circuit has shorter intervals with a stable frequency when the control is switched off than the duration of the switch-off time of the receiver, the control must be started up shortly before the receiver is switched on. If the interval with stable frequency is longer than the switch-off time of the receiver, the control must only be switched on at the end of the frequency stability interval.
The regulation can also be switched off on the basis of a signal applied to the controller 9, instead of being switched off at predetermined time intervals (timer). The error voltage at the phase detector is used as a measure as an input signal for the controller 9. If the error voltage indicates that the oscillator is oscillating at the desired frequency, the control loop is deactivated.
The described modifications to the known synthesizer circuit can be carried out in detail by a person skilled in the art using commercially available components within the framework of professional action. Therefore, in addition to the block diagrams shown, no detailed circuit diagrams are shown.