JP2919321B2 - Pllシンセサイザ - Google Patents
PllシンセサイザInfo
- Publication number
- JP2919321B2 JP2919321B2 JP7279993A JP27999395A JP2919321B2 JP 2919321 B2 JP2919321 B2 JP 2919321B2 JP 7279993 A JP7279993 A JP 7279993A JP 27999395 A JP27999395 A JP 27999395A JP 2919321 B2 JP2919321 B2 JP 2919321B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- pll
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】
【発明の属する技術分野】本発明はPLLシンセサイザ
に関し、特に起動時の突入電流を抑えて消費電力を低減
できるPLLシンセサイザに関する。
に関し、特に起動時の突入電流を抑えて消費電力を低減
できるPLLシンセサイザに関する。
【0002】
【従来の技術】従来のPLLシンセサイザは、消費電力
を抑えるために、例えば図2に示すように、PLLを構
成する各回路への電源供給をオンオフする電源スイッチ
7,8,9,10をそれぞれ設け、周波数出力を必要と
しないとき、すなわち、起動信号S2が動作停止を示し
ているときは電源供給を停止し、起動信号S2が動作開
始を示したときは電源を供給するようにしている。
を抑えるために、例えば図2に示すように、PLLを構
成する各回路への電源供給をオンオフする電源スイッチ
7,8,9,10をそれぞれ設け、周波数出力を必要と
しないとき、すなわち、起動信号S2が動作停止を示し
ているときは電源供給を停止し、起動信号S2が動作開
始を示したときは電源を供給するようにしている。
【0003】なお、PLLを構成する可変分周回路2
は、VCO(電圧制御発振回路)1の出力信号S1が所
定のチャンネル周波数になるように、チャンネル指定信
号S3に応じて分周数を設定して分周動作を行う。位相
比較回路3は、分周出力信号と基準信号S0とを比較し
て位相差を示すパルス信号を出力する。基準信号発生回
路4は基準信号S0を出力する。チャージポンプ回路5
は、位相差を示すパルス信号に基づき位相差に応じた電
圧を生成する。アクティブフィルタ回路6は、位相差に
応じた電圧を平滑化してVCO1へ帰還する。
は、VCO(電圧制御発振回路)1の出力信号S1が所
定のチャンネル周波数になるように、チャンネル指定信
号S3に応じて分周数を設定して分周動作を行う。位相
比較回路3は、分周出力信号と基準信号S0とを比較し
て位相差を示すパルス信号を出力する。基準信号発生回
路4は基準信号S0を出力する。チャージポンプ回路5
は、位相差を示すパルス信号に基づき位相差に応じた電
圧を生成する。アクティブフィルタ回路6は、位相差に
応じた電圧を平滑化してVCO1へ帰還する。
【0004】
【発明が解決しようとする課題】上述した従来のPLL
シンセサイザでは、起動時に電源スイッチをオンとして
PLLを構成する各回路へ電源を供給したとき、PLL
はアンロック状態であり各回路も立上り状態であるた
め、チャージポンプ回路5の出力は大きく変動し、従っ
て、アクティブフィルタ回路6の出力も大きく変動して
電源電流が増大し、PLLがロック状態に安定するまで
に突入電流が流れるという問題点がある。
シンセサイザでは、起動時に電源スイッチをオンとして
PLLを構成する各回路へ電源を供給したとき、PLL
はアンロック状態であり各回路も立上り状態であるた
め、チャージポンプ回路5の出力は大きく変動し、従っ
て、アクティブフィルタ回路6の出力も大きく変動して
電源電流が増大し、PLLがロック状態に安定するまで
に突入電流が流れるという問題点がある。
【0005】本発明の目的は、PLLシンセサイザの起
動時における突入電流を抑えて消費電力を低減できるP
LLシンセサイザを提供することにある。
動時における突入電流を抑えて消費電力を低減できるP
LLシンセサイザを提供することにある。
【0006】
【課題を解決するための手段】本発明のPLLシンセサ
イザは、PLLに電源が供給されてからPLLの動作が
安定状態になるまでの期間は、PLLがロック状態であ
るときの平均的な制御電圧をVCOに供給する。具体的
には、VCO(電圧制御発振回路)と、チャンネル指定
信号に応じて分周数を設定して前記VCOの出力信号を
分周する可変分周回路と、この可変分周回路の出力信号
と基準信号とを比較して位相差に応じたパルス信号を出
力する位相比較回路と、前記位相差に応じたパルス信号
に基づき位相差に応じた電圧を生成するチャージポンプ
回路と、前記位相差に応じた電圧を平滑化して前記VC
Oへ帰還するアクティブフィルタ回路とからなるPLL
を有し、起動信号に応じてオンオフする電源スイッチを
介して電源を供給されて起動するPLLシンセサイザに
おいて、前記電源スイッチがオンして電源を供給したの
ち前記PLLが安定状態になるまでの時間だけ前記起動
信号を遅延させる遅延回路と、前記PLLがロック状態
であるときの前記チャージポンプ回路の出力電圧の平均
値に等しい電圧を発生するバイアス電圧発生回路と、前
記チャージポンプ回路の出力側に設けられて前記遅延回
路の出力に応じて動作し、前記チャージポンプ回路の出
力電圧および前記バイアス電圧発生回路の出力電圧のい
ずれか一方を選択して前記アクティブフィルタ回路へ送
出する切替スイッチとを備える。
イザは、PLLに電源が供給されてからPLLの動作が
安定状態になるまでの期間は、PLLがロック状態であ
るときの平均的な制御電圧をVCOに供給する。具体的
には、VCO(電圧制御発振回路)と、チャンネル指定
信号に応じて分周数を設定して前記VCOの出力信号を
分周する可変分周回路と、この可変分周回路の出力信号
と基準信号とを比較して位相差に応じたパルス信号を出
力する位相比較回路と、前記位相差に応じたパルス信号
に基づき位相差に応じた電圧を生成するチャージポンプ
回路と、前記位相差に応じた電圧を平滑化して前記VC
Oへ帰還するアクティブフィルタ回路とからなるPLL
を有し、起動信号に応じてオンオフする電源スイッチを
介して電源を供給されて起動するPLLシンセサイザに
おいて、前記電源スイッチがオンして電源を供給したの
ち前記PLLが安定状態になるまでの時間だけ前記起動
信号を遅延させる遅延回路と、前記PLLがロック状態
であるときの前記チャージポンプ回路の出力電圧の平均
値に等しい電圧を発生するバイアス電圧発生回路と、前
記チャージポンプ回路の出力側に設けられて前記遅延回
路の出力に応じて動作し、前記チャージポンプ回路の出
力電圧および前記バイアス電圧発生回路の出力電圧のい
ずれか一方を選択して前記アクティブフィルタ回路へ送
出する切替スイッチとを備える。
【0007】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【0008】図1は本発明の一実施形態を示すブロック
図であり、図2に示した従来例と同一構成要素には同一
符号を付している。
図であり、図2に示した従来例と同一構成要素には同一
符号を付している。
【0009】ここで、可変分周回路2は、VCO1の出
力信号S1が所定のチャンネル周波数になるように、チ
ャンネル指定信号S3に応じて分周数を設定して分周動
作を行う。位相比較回路3は、分周出力信号と基準信号
S0とを比較して位相差に応じたパルス信号を出力す
る。チャージポンプ回路5は、位相差に応じたパルス信
号に基づき位相差に応じた電圧を生成する。アクティブ
フィルタ回路6は、位相差に応じた電圧を平滑化してV
CO1へ帰還する。電源スイッチ7,8,9,10は、
起動信号S2に応じてオンオフし、起動信号S2が動作
停止を示しているときは電源供給を停止し、消費電力の
低減をはかる。上述した各回路要素は従来例と同じであ
る。
力信号S1が所定のチャンネル周波数になるように、チ
ャンネル指定信号S3に応じて分周数を設定して分周動
作を行う。位相比較回路3は、分周出力信号と基準信号
S0とを比較して位相差に応じたパルス信号を出力す
る。チャージポンプ回路5は、位相差に応じたパルス信
号に基づき位相差に応じた電圧を生成する。アクティブ
フィルタ回路6は、位相差に応じた電圧を平滑化してV
CO1へ帰還する。電源スイッチ7,8,9,10は、
起動信号S2に応じてオンオフし、起動信号S2が動作
停止を示しているときは電源供給を停止し、消費電力の
低減をはかる。上述した各回路要素は従来例と同じであ
る。
【0010】ところで、起動時における突入電流を抑え
るために、切替スイッチ11と、遅延回路12と、バイ
アス電圧発生回路13とを設けている。切替スイッチ1
1はチャージポンプ回路5の出力側に設けられ、遅延回
路12により一定時間の遅延を受けた起動信号S4に応
じて動作し、チャージポンプ回路5の出力電圧V1およ
びバイアス電圧発生回路13の出力電圧V2のいずれか
一方を選択する。
るために、切替スイッチ11と、遅延回路12と、バイ
アス電圧発生回路13とを設けている。切替スイッチ1
1はチャージポンプ回路5の出力側に設けられ、遅延回
路12により一定時間の遅延を受けた起動信号S4に応
じて動作し、チャージポンプ回路5の出力電圧V1およ
びバイアス電圧発生回路13の出力電圧V2のいずれか
一方を選択する。
【0011】遅延回路12は、PLLに電源が供給され
てからPLLの動作が安定状態になるまでの時間だけ起
動信号S2を遅延させ、起動信号S4として出力する。
また、バイアス電圧発生回路13は、PLLがロック状
態であるときのチャージポンプ回路5の出力電圧V1の
平均的な電圧V2を発生し、アクティブフィルタ回路6
へ出力する。
てからPLLの動作が安定状態になるまでの時間だけ起
動信号S2を遅延させ、起動信号S4として出力する。
また、バイアス電圧発生回路13は、PLLがロック状
態であるときのチャージポンプ回路5の出力電圧V1の
平均的な電圧V2を発生し、アクティブフィルタ回路6
へ出力する。
【0012】いま、起動信号S2が「H」レベルになっ
ているときは動作開始を示し、「L」レベルのときは動
作停止を示すものとすれば、切替スイッチ11は、起動
信号S4が「H」レベルになっているとき、チャージポ
ンプ回路5の出力電圧V1を選択し、「L」レベルにな
っているとき、バイアス電圧発生回路13の出力電圧V
2を選択する。
ているときは動作開始を示し、「L」レベルのときは動
作停止を示すものとすれば、切替スイッチ11は、起動
信号S4が「H」レベルになっているとき、チャージポ
ンプ回路5の出力電圧V1を選択し、「L」レベルにな
っているとき、バイアス電圧発生回路13の出力電圧V
2を選択する。
【0013】このようにすることにより、起動信号S2
が「H」レベルになってPLLに電源が供給されて起動
したとき、起動信号S4は「L」レベルであるので、切
替スイッチ11はバイアス電圧発生回路13の一定な出
力電圧V2を選択してアクティブフィルタ回路6に供給
し、その後、PLLが安定したときに起動信号S4が
「H」レベルとなり、切替スイッチ11は出力電圧V1
を選択するので、起動時におけるチャージポンプ回路5
およびアクティブフィルタ回路6の大きな出力変動は発
生せず、従って、突入電流を抑えることができる。
が「H」レベルになってPLLに電源が供給されて起動
したとき、起動信号S4は「L」レベルであるので、切
替スイッチ11はバイアス電圧発生回路13の一定な出
力電圧V2を選択してアクティブフィルタ回路6に供給
し、その後、PLLが安定したときに起動信号S4が
「H」レベルとなり、切替スイッチ11は出力電圧V1
を選択するので、起動時におけるチャージポンプ回路5
およびアクティブフィルタ回路6の大きな出力変動は発
生せず、従って、突入電流を抑えることができる。
【0014】
【発明の効果】以上説明したように本発明によれば、P
LLに電源が供給されてからPLLの動作が安定状態に
なるまでの時間だけ、PLLがロック状態であるときの
平均的な電圧をVCOに供給することにより、PLLシ
ンセサイザの起動時における突入電流を抑えて低消費電
力を実現できる。
LLに電源が供給されてからPLLの動作が安定状態に
なるまでの時間だけ、PLLがロック状態であるときの
平均的な電圧をVCOに供給することにより、PLLシ
ンセサイザの起動時における突入電流を抑えて低消費電
力を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すブロック図である。
【図2】従来のPLLシンセサイザの一例を示すブロッ
ク図である。
ク図である。
1 VCO(電圧制御発振回路) 2 可変分周回路 3 位相比較回路 5 チャージポンプ回路 6 アクティブフィルタ回路 7,8,9,10 電源スイッチ 11 切替スイッチ 12 遅延回路 13 バイアス電圧発生回路 S0 基準信号 S2,S4 起動信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−305724(JP,A) 特開 平6−104747(JP,A) 特開 平6−61852(JP,A) 特開 平5−37367(JP,A) 特開 平6−252753(JP,A) 特開 平3−273710(JP,A) 特開 昭52−124847(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03L 7/06 - 7/23
Claims (1)
- 【請求項1】 VCO(電圧制御発振回路)と、チャン
ネル指定信号に応じて分周数を設定して前記VCOの出
力信号を分周する可変分周回路と、この可変分周回路の
出力信号と基準信号とを比較して位相差に応じたパルス
信号を出力する位相比較回路と、前記位相差に応じたパ
ルス信号に基づき位相差に応じた電圧を生成するチャー
ジポンプ回路と、前記位相差に応じた電圧を平滑化して
前記VCOへ帰還するアクティブフィルタ回路とからな
るPLLを有し、起動信号に応じてオンオフする電源ス
イッチを介して電源を供給されて起動するPLLシンセ
サイザにおいて、前記電源スイッチを介して電源を供給
されたのちPLLが安定状態になるまでの期間は、前記
チャージポンプ回路の出力電圧に代えて所定のバイアス
電圧を前記アクティブフィルタ回路へ供給するバイアス
供給手段を備え、このバイアス供給手段は、前記電源ス
イッチをオンして電源を供給したのちPLLが安定状態
になるまでの時間だけ前記起動信号を遅延させる遅延回
路と、PLLがロック状態であるときの前記チャージポ
ンプ回路の出力電圧の平均値に等しい前記バイアス電圧
を発生するバイアス電圧発生回路と、前記遅延回路から
出力される起動信号に応じて動作し前記チャージポンプ
回路の出力電圧および前記バイアス電圧のいずれか一方
を選択して前記アクティブフィルタ回路へ送出する切替
スイッチとを備えることを特徴とするPLLシンセサイ
ザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7279993A JP2919321B2 (ja) | 1995-10-27 | 1995-10-27 | Pllシンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7279993A JP2919321B2 (ja) | 1995-10-27 | 1995-10-27 | Pllシンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09130241A JPH09130241A (ja) | 1997-05-16 |
JP2919321B2 true JP2919321B2 (ja) | 1999-07-12 |
Family
ID=17618818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7279993A Expired - Fee Related JP2919321B2 (ja) | 1995-10-27 | 1995-10-27 | Pllシンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919321B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7782144B2 (en) | 2005-09-30 | 2010-08-24 | Fujitsu Semiconductor Limited | Active filter in PLL circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719693B1 (ko) * | 2006-02-15 | 2007-05-17 | 주식회사 하이닉스반도체 | Pvt 변화에 둔감하게 안정적으로 동작하는 pll 및 그동작 방법 |
US8063708B2 (en) * | 2007-05-16 | 2011-11-22 | Hynix Semiconductor Inc. | Phase locked loop and method for operating the same |
KR101123073B1 (ko) * | 2009-05-21 | 2012-03-05 | 주식회사 하이닉스반도체 | 지연고정루프회로 및 이를 이용한 반도체 메모리 장치 |
-
1995
- 1995-10-27 JP JP7279993A patent/JP2919321B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7782144B2 (en) | 2005-09-30 | 2010-08-24 | Fujitsu Semiconductor Limited | Active filter in PLL circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH09130241A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3338748B2 (ja) | Pll周波数シンセサイザ | |
JP2919321B2 (ja) | Pllシンセサイザ | |
US5359300A (en) | Phase locked loop (PLL) having a power supply circuit | |
EP0552753B1 (en) | PLL frequency synthesizer having power saving function | |
JP2001313547A (ja) | 内部回路へのクロック供給方法およびクロック供給回路 | |
JP3014566B2 (ja) | Pll回路 | |
JP2002026695A (ja) | 電圧制御発振器 | |
JP2830815B2 (ja) | Pll周波数シンセサイザ | |
JP2003298415A (ja) | Pll回路およびpll制御方法 | |
JP2003347931A (ja) | Pllを搭載した半導体集積回路 | |
JP2000068828A (ja) | 周波数切換装置 | |
JP2000040959A (ja) | Pll周波数シンセサイザ | |
JP2745787B2 (ja) | Pll周波数シンセサイザ | |
KR100390510B1 (ko) | 이동통신 단말기의 배터리 사용시간 증가장치 | |
JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
JP2005198083A (ja) | Pll回路 | |
JP2002009618A (ja) | Pll回路を用いた公称周波数の生成方法およびpll回路 | |
JP2002009617A (ja) | Pll回路 | |
JPH0376427A (ja) | Pll回路 | |
JP2000134093A (ja) | Pllシンセサイザ | |
JPH05291949A (ja) | 周波数シンセサイザ | |
JPH06291655A (ja) | 周波数シンセサイザ | |
JP2927801B2 (ja) | Pll回路 | |
JPH09238073A (ja) | 位相同期回路 | |
JPH07297712A (ja) | 位相同期ループシンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |