KR100334777B1 - 이동통신 단말기의 주파수 합성부 - Google Patents

이동통신 단말기의 주파수 합성부 Download PDF

Info

Publication number
KR100334777B1
KR100334777B1 KR1020000054637A KR20000054637A KR100334777B1 KR 100334777 B1 KR100334777 B1 KR 100334777B1 KR 1020000054637 A KR1020000054637 A KR 1020000054637A KR 20000054637 A KR20000054637 A KR 20000054637A KR 100334777 B1 KR100334777 B1 KR 100334777B1
Authority
KR
South Korea
Prior art keywords
phase
frequency
phase difference
frequency synthesizer
voltage controlled
Prior art date
Application number
KR1020000054637A
Other languages
English (en)
Other versions
KR20020021904A (ko
Inventor
신두식
김홍규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000054637A priority Critical patent/KR100334777B1/ko
Publication of KR20020021904A publication Critical patent/KR20020021904A/ko
Application granted granted Critical
Publication of KR100334777B1 publication Critical patent/KR100334777B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 이동통신 단말기의 주파수 합성부에 있어서, 기준주파수를 발생시키는 온도보상 수정발진부와, 상기 온도보상 수정발진부로부터의 기준주파수와 전압제어발진부의 출력주파수의 위상을 비교하여 그 위상차를 출력시키는 위상동기루프부와, 상기 위상동기루프부로부터의 위상차를 직류레벨 신호로 변환하여 출력시키는 저역통과필터와, 상기 LPF로부터의 직류레벨 신호에 따라 상기 위상차를 보상한 출력주파수를 발진시켜 상기 위상동기루프부로 인가시키는 전압제어 발진부와, 상기 주파수 합성부 웨이크업시 상기 위상동기루프부로 고정된 소정 전압을 공급하는 고정전원부와, 상기 위상동기루프부로 데이터를 인가하며, 상기 주파수 합성부의 웨이크업시 상기 전압제어발진부로 동작 전원을 인가하는 제어부를 포함하여 구성함을 특징으로 한다.

Description

이동통신 단말기의 주파수 합성부{A FREQUENCY COMPOSITE PART OF A PORTABLE COMMUNICATION TERMINAL}
본 발명은 이동통신 단말기에 관한 것으로, 특히 이동통신 단말기내 주파수 합성부에 관한 것이다.
통상적으로 이동통신 단말기는 운용방식에 따라 CDMA, AMPS, PCS 등의 단말기로 구분된다.
도 1은 종래 상기 단말기내 데이터의 무선 송/수신을 위한 주파수 합성부의블록 구성을 도시한 것으로, 이하 상기 도 1을 참조하여 종래 주파수 합성부의 동작을 살펴보기로 한다. 먼저 온도보상 수정발진부(Temperature Compensated Cryxtal Oscillator: TCXO)(100)로부터 안정된 기준주파수가 발진되어 위상동기루프부(Phase Lock Loop : PLL)(102) 내부로 인가된다. 이어 상기 온도보상 수정발진부(TCXO)(100)로부터 발진된 기준주파수는 PLL(102)내 1/N분주부(104)로 인가되어 1/N로 분주된 후, 위상비교부(Phase detector)(106)로 인가된다. 이때 전압제어발진부(Voltage Control Oscillator: VCO)(112)로부터 인가된 출력주파수(Fout) 또한 1/M분주부(108)로부터 1/M으로 분주되어 위상비교부(106)로 인가되는데, 상기 위상비교부(106)에서는 상기 1/N분주부(104)와 1/M분주부(108)로부터 인가되는 주파수의 위상을 비교하여 그 위상차를 저역통과필터(Low Pass Filter: LPF)(110)로 출력시키게 된다. 그러면 LPF(110)에서는 상기 위상비교부(106)로부터 출력된 기준주파수와 출력주파수간의 위상차에 해당하는 DC출력값을 전압제어발진부(112)로 인가시키게 되는데 이에 따라 전압제어발진부(112)로부터 상기 위상차가 보상된 원하는 출력주파수(Fout)가 출력될 수 있게 된다.
그런데 상기한 바와 같은 종래 단말기의 주파수 합성부는 절전모드(sleep) 상태에서 웨이크업(Wake-up)될 시 제어부(Central Processing Unit: CPU)(116)의 웨이크업 제어신호(W1)에 따라 전원공급부(114)로부터 상기 VCO(112) 및 PLL(102)로 동작 전원이 공급되도록 되어 있기 때문에 상기 전원공급부(114)가 상기 VCO(112) 및 PLL(102)의 동작할 수 있도록 하는 전원으로 챠징(charging)되기까지 일정시간동안 대기상태로 유지되어 단말기의 데이터 송/수신을 위한 시스템 동기시간이 지연되는 문제점이 있었다.
또한 PLL(102)의 전원을 온/오프(on/off) 하는 경우에는 위상비교부(106)의 출력이 리셋(reset)되어 VCO(112)에 가해지는 DC전압 레벨의 정상화시간이 지연되어 도 2에 도시된 바와 같이 제어부(116)로부터 웨이크업 제어신호(W1)가 논리 하이(high)상태로 활성화가 된 후, 10ms정도 후에 PLL(102)로 클럭 데이터가 인가된다. 그리고 PLL(102)의 위상비교부(106)로부터 DC전압레벨 데이터가 출력되기까지는 23ms정도가 걸리며, VCO(112)가 상기 DC 출력 데이터를 수신한 후 안정화 상태로 락(Lock)되는 시간까지는 무려 30ms정도의 많은 시간이 지연되는 문제점이 있었다.
따라서 본 발명의 목적은 시스템의 동기화 시간을 줄여 시스템의 성능을 향상시키는 이동통신 단말기내 주파수 합성부를 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 이동통신 단말기의 주파수 합성부에 있어서, 기준주파수를 발생시키는 온도보상 수정발진부와, 상기 온도보상 수정발진부로부터의 기준주파수와 전압제어발진부의 출력주파수의 위상을 비교하여 그 위상차를 출력시키는 위상동기루프부와, 상기 위상동기루프부로부터의 위상차를 직류레벨 신호로 변환하여 출력시키는 저역통과필터와, 상기 LPF로부터의 직류레벨 신호에 따라 상기 위상차를 보상한 출력주파수를 발진시켜 상기 위상동기루프부로 인가시키는 전압제어 발진부와, 상기 주파수 합성부 웨이크업시 상기 위상동기루프부로고정된 소정 전압을 공급하는 고정전원부와, 상기 위상동기루프부로 데이터를 인가하며, 상기 주파수 합성부의 웨이크업시 상기 전압제어발진부로 동작 전원을 인가하는 제어부를 포함하여 구성함을 특징으로 한다.
도 1은 종래 이동통신 단말기내 주파수 합성부의 블록 구성도,
도 2는 종래 웨이크업시 PLL 및 VCO의 동작 파형도,
도 3은 본 발명의 실시 예에 따른 이동통신 단말기내 주파수 합성부의 블록 구성도,
도 4는 본 발명의 실시 예에 따른 웨이크업시 PLL 및 VCO의 동작 파형도.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 상기 첨부 도면의 구성 요소들에 참조부호를 부가함에 있어서는 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의하여야 한다. 또한 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따른 단말기내 데이터 무선 송/수신을 위한 주파수 합성부의 블록 구성을 도시한 것이다. 이하 상기 도 3을 참조하여 본 발명의 실시 예에 따른 주파수 합성부의 동작을 설명하기로 한다. 본 발명의 실시 예에 따른 주파수 합성부는 PLL(102)로 직접 3.OAV를 공급하는 고정전원부(300)를 추가로 구비한다.
먼저 전술한 바와 같이 온도보상 수정발진부(100)로부터 안정된 기준주파수가 발진되어 PLL(102) 내부로 인가된다. 이어 상기 온도보상 수정발진부(100)로부터 발진된 기준주파수는 PLL(102)내 1/N분주부(104)로 인가되어 1/N로 분주된 후, 위상비교부(106)로 인가된다. 이때 전압제어발진부(112)로부터 인가된 출력주파수 또한 1/M분주부(108)로부터 1/M으로 분주되어 위상비교부(106)로 인가되는데, 상기 위상비교부(106)에서는 상기 1/N분주부(104)와 1/M분주부(108)로부터 인가되는 주파수의 위상을 비교하여 그 위상차를 LPF(110)로 출력시키게 된다. 그러면 LPF(110)에서는 상기 위상비교부(106)로부터 출력된 기준주파수와 출력주파수간의 위상차에 해당하는 DC출력값을 전압제어발진부(112)로 인가시키게 되는데 이에 따라 전압제어발진부(112)로부터 상기 위상차가 보상된 원하는 출력주파수(Fout)가 출력될 수 있게 된다.
이때 상기 고정전원부(300)는 초기에 단말기가 절전모드에서 웨이크업되어 다시 동작해야하는 경우 PLL부(102)로 빠른 전원 공급을 하게 되는데 이에 따라 상기 PLL부(102)는 제어부(116)로부터 인가되는 데이터(clk, data, le)를 이용하여 cO,c1비트를 셋팅함으로써 VCO(112)로부터 원하는 주파수가 출력되도록 한다.
즉, 종래에는 단말기가 절전모드에서 웨이크업 되는 경우 PLL(102)이 VCO(112)의 인가전압을 기억하고 있지 못하지만 상기 고정전원부(300)가 절전모드전의 전압상태를 기억하게 되어 빠른시간에 VCO(112)가 신호를 포착할 수 있으며 소프트웨어로 온/오프(on/off)하게 되어 데이터를 출력하는 시점을 훨씬 빠르게 할 수 있게된다.
도 4는 본 발명의 실시 예에 따라 단말기가 절전모드에서 웨이크업될 시 PLL(102)과 VCO(112)의 초기 동작 파형을 도시한 것이다. 상기 도 4를 참조하면,종래 PLL(102)이 다시 웨이크업되어 데이터를 출력하기까지 걸리던 시간이 23ms였던 것에 반해 본 발명의 실시 예에서는 9ms로 줄어들었음을 알 수 있다. 또한 VCO(112)가 안정화 상태로 락되기까지 걸리던 시간도 종래 30ms에서 13ms로 반 이상이 줄어들어 데이터 출력시점이 훨씬 빨라졌음을 알 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이 본 발명은 이동통신 단말기 주파수 합성부내에 PLL로 고정전원을 공급하는 고정전원부를 추가로 구비하여 웨이크업시 주파수 합성부내 PLL 및 VCO의 시스템 동기시간을 단축시킴으로써, 시스템 안정화시간을 줄여 시스템의 성능을 향상시킬 수 있는 이점이 있다.

Claims (1)

  1. 이동통신 단말기의 주파수 합성부에 있어서,
    기준주파수를 발생시키는 온도보상 수정발진부와,
    상기 온도보상 수정발진부로부터의 기준주파수와 전압제어발진부의 출력주파수의 위상을 비교하여 그 위상차를 출력시키는 위상동기루프부와,
    상기 위상동기루프부로부터의 위상차를 직류레벨 신호로 변환하여 출력시키는 LPF와,
    상기 LPF로부터의 직류레벨 신호에 따라 상기 위상차를 보상한 출력주파수를 발진시켜 상기 위상동기루프부로 인가시키는 전압제어 발진부와,
    상기 주파수 합성부 웨이크업시 상기 위상동기루프부로 고정된 소정 전압을 공급하는 고정전원부와,
    상기 위상동기루프부로 데이터를 인가하며, 상기 주파수 합성부의 웨이크업시 상기 전압제어발진부로 동작 전원을 인가하는 제어부로 구성됨을 특징으로 하는 이동통신 단말기의 주파수 합성부.
KR1020000054637A 2000-09-18 2000-09-18 이동통신 단말기의 주파수 합성부 KR100334777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000054637A KR100334777B1 (ko) 2000-09-18 2000-09-18 이동통신 단말기의 주파수 합성부

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000054637A KR100334777B1 (ko) 2000-09-18 2000-09-18 이동통신 단말기의 주파수 합성부

Publications (2)

Publication Number Publication Date
KR20020021904A KR20020021904A (ko) 2002-03-23
KR100334777B1 true KR100334777B1 (ko) 2002-05-03

Family

ID=19689103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054637A KR100334777B1 (ko) 2000-09-18 2000-09-18 이동통신 단말기의 주파수 합성부

Country Status (1)

Country Link
KR (1) KR100334777B1 (ko)

Also Published As

Publication number Publication date
KR20020021904A (ko) 2002-03-23

Similar Documents

Publication Publication Date Title
EP0202072B1 (en) Frequency synthesizer
KR100337998B1 (ko) 위상동기루프회로
US5180992A (en) Pll frequency synthesizer having a power saving circuit
AU759155B2 (en) Oscillator using calibration means
US6864729B2 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
JP2001034358A (ja) クロック生成回路
US7027796B1 (en) Method and apparatus for automatic fast locking power conserving synthesizer
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US5361044A (en) Phase locked loop frequency synthesizer
US6845462B2 (en) Computer containing clock source using a PLL synthesizer
JP2003133972A (ja) 無線送信機を有する電子装置
KR100334777B1 (ko) 이동통신 단말기의 주파수 합성부
US5936473A (en) Clock generator in which external oscillator is disabled after internal PLL becomes locked
US6304147B1 (en) Method and circuit for reduced power consumption in a charge pump circuit
JP2864860B2 (ja) 周波数シンセサイザ
JPH06338784A (ja) 位相同期回路
KR100800864B1 (ko) 이동 통신단말기의 위상동기루프 장치 및 그에 의한워밍업 시간 단축 방법
JP2001127599A (ja) 基準クロック生成回路および携帯機
JP2750580B2 (ja) データ受信機の局部発振方式
JPH09289448A (ja) 受信装置
JP2000022529A (ja) 位相同期回路
JP2004172686A (ja) 基準信号発生器
JP2001223581A (ja) 周波数シンセサイザ回路
JPH05327492A (ja) Pllシンセサイザ回路
KR19990019530A (ko) 로킹시 저전류, 저 노이즈 안정화를 실현한 pll회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110330

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee