JP2004172686A - 基準信号発生器 - Google Patents
基準信号発生器 Download PDFInfo
- Publication number
- JP2004172686A JP2004172686A JP2002332993A JP2002332993A JP2004172686A JP 2004172686 A JP2004172686 A JP 2004172686A JP 2002332993 A JP2002332993 A JP 2002332993A JP 2002332993 A JP2002332993 A JP 2002332993A JP 2004172686 A JP2004172686 A JP 2004172686A
- Authority
- JP
- Japan
- Prior art keywords
- output
- crystal oscillator
- reference signal
- voltage
- ocxo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】電源投入後の立ち上がり時間が早く、周波数安定度、位相雑音特性の優れた基準信号発生器を提供する。
【解決手段】恒温槽制御水晶発振器（ＯＣＸＯ）１と電圧制御型デジタル温度補償水晶発振器（ＶＣ−ＤＴＣＸＯ）２を組み合わせ、電源投入直後は立ち上がり時間の早いＶＣ−ＤＴＣＸＯ出力を基準信号として出力し、その後ＯＣＸＯ出力が安定した時点でＶＣ−ＤＴＣＸＯ出力とＯＣＸＯ出力をＰＬＬ回路により位相同期させた後、ＯＣＸＯ出力を基準信号として出力する。
【選択図】 図１
【解決手段】恒温槽制御水晶発振器（ＯＣＸＯ）１と電圧制御型デジタル温度補償水晶発振器（ＶＣ−ＤＴＣＸＯ）２を組み合わせ、電源投入直後は立ち上がり時間の早いＶＣ−ＤＴＣＸＯ出力を基準信号として出力し、その後ＯＣＸＯ出力が安定した時点でＶＣ−ＤＴＣＸＯ出力とＯＣＸＯ出力をＰＬＬ回路により位相同期させた後、ＯＣＸＯ出力を基準信号として出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は無線通信機器に使用される基準信号発生器に関する。
【０００２】
【従来の技術】
従来、無線通信機器等の基準周波数として用いられている基準信号発生器は、そのシステムとして必要とされる精度によって、温度補償水晶発振器（以下、ＴＣＸＯ）や恒温槽制御水晶発振器（以下、ＯＣＸＯ）などが使用されている。一般に、周波数安定度が高いとされる水晶発振器だが、発振素子自体は周囲温度に対する周波数変動が大きいため、周波数安定度を改善させる何らかの工夫がされている。
【０００３】
その中の１つであるＴＣＸＯは、発振回路にサ−ミスタ等の感温素子を使用した温度補償回路を内蔵することにより、温度変化による周波数変動を補償している。また最近では感温素子で補償する代わりに発振器内部に温度補償デ−タを記憶させたメモリを内蔵し出力周波数をデジタル制御して周波数安定度を改善したデジタル温度補償水晶発振器（以下、ＤＴＣＸＯ）などがあり、さらにＤＴＣＸＯを外部からの電圧制御によって周波数調整を可能とさせた電圧制御型デジタル温度補償水晶発振器（以下、ＶＣ−ＤＴＣＸＯ）などもある。
【０００４】
一方、ＯＣＸＯは、発振素子を周囲温度を一定に保つ恒温槽に封入することにより、周囲温度からの影響をなくし、周波数の安定を図っている。これにより、周波数安定度がＴＣＸＯ、ＤＴＣＸＯでは１０−６／年程度のところ、ＯＣＸＯでは１０−８／年程度を実現している。また、位相雑音特性もＴＣＸＯに比べＯＣＸＯの方が良いことも一般に知られている。
【０００５】
その他、電圧制御型水晶発振器（以下、ＶＣＸＯ）などは、温度に対する補償機能がないため、発振器自体の精度は高くないが、外部からの制御電圧によって出力周波数を制御でき、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を用いて周波数安定度の高いＴＣＸＯやＯＣＸＯを基準信号として組み合わせることにより、周波数精度を引き込むことで高安定度の発振器を構成できることから、周波数シンセサイザ等に利用されている。
【０００６】
ところが、ＯＣＸＯは恒温槽の温度が一定温度に達するまでの間、周波数変動が大きく、出力周波数が定常値まで安定するのに数分から数十分かかるといった特徴がある。ＴＣＸＯについては定常値に達するまでの時間は数ｍｓ〜数十ｍｓ程度である。尚、前述のＤＴＣＸＯに関してはＴＣＸＯと比較すると、周波数制御処理に時間がかかる為、定常値に達する時間が若干長くなる。周波数安定度、位相雑音特性、立ち上がり時間について、ＶＣＸＯ、ＴＣＸＯ、ＯＣＸＯを比較すると以下の様になる。
周波数安定度 （高い）ＯＣＸＯ＞ＤＴＣＸＯ＞ＴＣＸＯ＞ＶＣＸＯ（低い）
位相雑音特性 （良い）ＯＣＸＯ＞ＤＴＣＸＯ＞ＴＣＸＯ＞ＶＣＸＯ（悪い）
立ち上がり時間 （早い）ＶＣＸＯ＞ＴＣＸＯ＞ＤＴＣＸＯ＞ＯＣＸＯ（遅い）
特許文献１に開示された例では、ＯＣＸＯが安定するまでの間、ＶＣＸＯにあらかじめメモリしておいた周波数制御電圧を加え出力させ、その後、ＯＣＸＯが安定したところでＶＣＸＯにＰＬＬ回路を利用し、ＯＣＸＯを同期させＯＣＸＯの周波数精度を引き込みＶＣＸＯを出力させる方式をとり周波数の安定化とル−プ帯域内位相雑音の改善及び立ち上がり時間の短縮を図っている。
【０００７】
また、特許文献２では電源投入直後には、ＴＣＸＯを出力させておき、その後ＯＣＸＯが安定したところで検出信号によりＴＣＸＯの動作を止めＯＣＸＯを出力させる構成により、周波数の安定化を図っている。
【０００８】
【特許文献１】
特開２００１−２５７５３１号公報（第２図）
【特許文献２】
特開昭５９−１９４５１９号公報（第２図）
【０００９】
【発明が解決しようとする課題】
ところが、特許文献１ではＯＣＸＯが安定した後、周波数安定度はＯＣＸＯに同期されるため同等の精度となるが、位相雑音特性は、ＯＣＸＯを基準としたＰＬＬ回路の場合、その特性からＰＬＬル−プの帯域内では雑音が抑圧され、ＯＣＸＯ並に改善されるが、帯域外では改善されない。つまり、ル−プ帯域外の位相雑音特性はＶＣＸＯの特性のままとなる。図２にＶＣＸＯ単体、ＯＣＸＯを基準信号としたＰＬＬ回路の構成時、ＯＣＸＯ単体の位相雑音特性を示す。ただし、ＰＬＬ回路の定数によって抑圧される帯域及び抑圧量は変化する。また、電源投入直後はＶＣＸＯの出力となるため、ＯＣＸＯと同期がとれるまでの間は周波数安定度は良くない。
【００１０】
また、特許文献２では、ＯＣＸＯ安定後にＴＣＸＯ出力をＯＣＸＯ出力と切り替える為、周波数安定度、位相雑音特性はＯＣＸＯの特性となるが、両出力の位相同期がとれていないことにより、切替時に位相が変動してしまう可能性があるため、システムによっては使用できない場合が生じる。
【００１１】
本発明は上記課題を解決するためになされたものであり、電源投入直後にも高安定の周波数を出力し、全帯域において位相雑音特性の優れた基準信号発生器を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の基準信号発生器は、電圧制御型デジタル温度補償水晶発振器と、恒温槽制御水晶発振器と、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力のいずれか一方を基準信号として出力する出力切替スイッチと、前記出力切替スイッチを制御するＣＰＵとを備えた基準信号発生器であって、前記ＣＰＵは電源投入直後は前記前記電圧制御型デジタル温度補償水晶発振器出力を前記出力切替スイッチに指示し、前記恒温槽制御水晶発振器出力が安定した後に前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力とを位相同期させ、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力が位相同期した後は前記恒温槽制御水晶発振器出力を基準信号として出力することを前記出力切替スイッチに指示することを特徴とする。
【００１３】
【発明の実施の形態】
本発明の目的、特徴および利点を明確にすべく、以下添付した図面を参照しながら、本発明の実施の形態につき詳細に説明する。図１は、本発明の実施例を示す構成図である。図１に示すように、本実施例の基準信号発生器は周波数安定度がよく、位相雑音特性に優れた恒温槽付水晶発振器（ＯＣＸＯ）１の出力と、立ち上がり時間が早く電圧による周波数制御が可能な電圧制御型デジタル温度補償水晶発振器（ＶＣ−ＤＴＣＸＯ）２の出力を出力切替スイッチ３で切替え、基準信号として出力する構成となっている。
【００１４】
次に本実施例の動作の説明を行う。まず、電源投入直後は、ＶＣ−ＤＴＣＸＯ２出力が基準信号として出力される。ここでＶＣ−ＤＴＣＸＯ２は制御電圧が無い場合、ＤＴＣＸＯとして動作するものとする。つまり、ＶＣ−ＤＴＣＸＯ２の制御電圧端子が開放状態の場合、ＶＣ−ＤＴＣＸＯ２の出力は外部からの制御電圧に関係なく、温度補償された一定の周波数が出力されるものとする。
【００１５】
温度センサ−４は常時ＯＣＸＯ１の恒温槽温度デ−タをＣＰＵ５に送っており、ＯＣＸＯ１出力が安定した温度に達した時、スイッチ駆動回路６に切替信号を送り、ＰＬＬスイッチ７を駆動させる。ＰＬＬスイッチ７が駆動すると、ＯＣＸＯ１と分周期８と位相比較器１０と分周器９とＶＣ−ＤＴＣＸＯ２によってＰＬＬル−プが構成される。
【００１６】
ＯＣＸＯ１とＶＣ−ＤＴＣＸＯ２の出力は分周器８及び分周器９で分周された後、位相比較器１０へ入力されると、位相比較器１０は位相差信号を検出回路１２と低域通過フィルタ（以下ＬＰＦ）１１へ送出する。位相同期がとれていない状態では、検出回路１２は動作せずＣＰＵ５には何も送出しない。ＬＰＦ１１では位相比較器１０から送出された誤差信号を直流電圧に変換し、ＰＬＬスイッチ７を経由してＶＣ−ＤＴＣＸＯ２へ制御電圧を供給する。その後、ＶＣ−ＤＴＣＸＯ２へ制御電圧が供給されると、ＶＣ−ＤＴＣＸＯ２はＯＣＸＯ１に位相同期するように動作する。
【００１７】
ＶＣ−ＤＴＣＸＯ２の出力がＯＣＸＯ１の出力に位相同期すると検出回路１２は同期検出情報をＣＰＵ５へ送る。ＣＰＵ５は同期検出情報を基にスイッチ駆動回路６に切替信号を送り出力切替スイッチ３を駆動させＯＣＸＯ１を基準信号として出力させる。その時、同時にＶＣ−ＤＴＣＸＯ２への電源を電源スイッチ１３によって遮断し、ＶＣ−ＤＴＣＸＯ２の動作を止める。
【００１８】
【発明の効果】
以上説明したように本発明の基準信号発生器によれば、電源投入後短時間である程度周波数安定度の良い基準信号を出力させることができ、更に、周波数安定度が良く、位相雑音特性の良い基準信号を同期がとれた状態のまま切替えて出力させることが出来る。電源投入後、初期段階ではさほど周波数安定度を必要としないが、すぐに使用できることを要求されており、長時間的には高い周波数安定度及び位相雑音特性が必要とされるシステム等に利用することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す構成図である。
【図２】水晶発振器の使用方法による位相雑音特性図である。
【符号の説明】
１ ＯＣＸＯ
２ ＶＣ−ＤＴＣＸＯ
３ 出力切替スイッチ
４ 温度センサー
５ ＣＰＵ
６ スイッチ駆動回路
７ ＰＬＬスイッチ
８、９ 分周器
１０ 位相比較器
１１ ＬＰＦ
１２ 検出回路
１３ 電源スイッチ
【発明の属する技術分野】
本発明は無線通信機器に使用される基準信号発生器に関する。
【０００２】
【従来の技術】
従来、無線通信機器等の基準周波数として用いられている基準信号発生器は、そのシステムとして必要とされる精度によって、温度補償水晶発振器（以下、ＴＣＸＯ）や恒温槽制御水晶発振器（以下、ＯＣＸＯ）などが使用されている。一般に、周波数安定度が高いとされる水晶発振器だが、発振素子自体は周囲温度に対する周波数変動が大きいため、周波数安定度を改善させる何らかの工夫がされている。
【０００３】
その中の１つであるＴＣＸＯは、発振回路にサ−ミスタ等の感温素子を使用した温度補償回路を内蔵することにより、温度変化による周波数変動を補償している。また最近では感温素子で補償する代わりに発振器内部に温度補償デ−タを記憶させたメモリを内蔵し出力周波数をデジタル制御して周波数安定度を改善したデジタル温度補償水晶発振器（以下、ＤＴＣＸＯ）などがあり、さらにＤＴＣＸＯを外部からの電圧制御によって周波数調整を可能とさせた電圧制御型デジタル温度補償水晶発振器（以下、ＶＣ−ＤＴＣＸＯ）などもある。
【０００４】
一方、ＯＣＸＯは、発振素子を周囲温度を一定に保つ恒温槽に封入することにより、周囲温度からの影響をなくし、周波数の安定を図っている。これにより、周波数安定度がＴＣＸＯ、ＤＴＣＸＯでは１０−６／年程度のところ、ＯＣＸＯでは１０−８／年程度を実現している。また、位相雑音特性もＴＣＸＯに比べＯＣＸＯの方が良いことも一般に知られている。
【０００５】
その他、電圧制御型水晶発振器（以下、ＶＣＸＯ）などは、温度に対する補償機能がないため、発振器自体の精度は高くないが、外部からの制御電圧によって出力周波数を制御でき、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を用いて周波数安定度の高いＴＣＸＯやＯＣＸＯを基準信号として組み合わせることにより、周波数精度を引き込むことで高安定度の発振器を構成できることから、周波数シンセサイザ等に利用されている。
【０００６】
ところが、ＯＣＸＯは恒温槽の温度が一定温度に達するまでの間、周波数変動が大きく、出力周波数が定常値まで安定するのに数分から数十分かかるといった特徴がある。ＴＣＸＯについては定常値に達するまでの時間は数ｍｓ〜数十ｍｓ程度である。尚、前述のＤＴＣＸＯに関してはＴＣＸＯと比較すると、周波数制御処理に時間がかかる為、定常値に達する時間が若干長くなる。周波数安定度、位相雑音特性、立ち上がり時間について、ＶＣＸＯ、ＴＣＸＯ、ＯＣＸＯを比較すると以下の様になる。
周波数安定度 （高い）ＯＣＸＯ＞ＤＴＣＸＯ＞ＴＣＸＯ＞ＶＣＸＯ（低い）
位相雑音特性 （良い）ＯＣＸＯ＞ＤＴＣＸＯ＞ＴＣＸＯ＞ＶＣＸＯ（悪い）
立ち上がり時間 （早い）ＶＣＸＯ＞ＴＣＸＯ＞ＤＴＣＸＯ＞ＯＣＸＯ（遅い）
特許文献１に開示された例では、ＯＣＸＯが安定するまでの間、ＶＣＸＯにあらかじめメモリしておいた周波数制御電圧を加え出力させ、その後、ＯＣＸＯが安定したところでＶＣＸＯにＰＬＬ回路を利用し、ＯＣＸＯを同期させＯＣＸＯの周波数精度を引き込みＶＣＸＯを出力させる方式をとり周波数の安定化とル−プ帯域内位相雑音の改善及び立ち上がり時間の短縮を図っている。
【０００７】
また、特許文献２では電源投入直後には、ＴＣＸＯを出力させておき、その後ＯＣＸＯが安定したところで検出信号によりＴＣＸＯの動作を止めＯＣＸＯを出力させる構成により、周波数の安定化を図っている。
【０００８】
【特許文献１】
特開２００１−２５７５３１号公報（第２図）
【特許文献２】
特開昭５９−１９４５１９号公報（第２図）
【０００９】
【発明が解決しようとする課題】
ところが、特許文献１ではＯＣＸＯが安定した後、周波数安定度はＯＣＸＯに同期されるため同等の精度となるが、位相雑音特性は、ＯＣＸＯを基準としたＰＬＬ回路の場合、その特性からＰＬＬル−プの帯域内では雑音が抑圧され、ＯＣＸＯ並に改善されるが、帯域外では改善されない。つまり、ル−プ帯域外の位相雑音特性はＶＣＸＯの特性のままとなる。図２にＶＣＸＯ単体、ＯＣＸＯを基準信号としたＰＬＬ回路の構成時、ＯＣＸＯ単体の位相雑音特性を示す。ただし、ＰＬＬ回路の定数によって抑圧される帯域及び抑圧量は変化する。また、電源投入直後はＶＣＸＯの出力となるため、ＯＣＸＯと同期がとれるまでの間は周波数安定度は良くない。
【００１０】
また、特許文献２では、ＯＣＸＯ安定後にＴＣＸＯ出力をＯＣＸＯ出力と切り替える為、周波数安定度、位相雑音特性はＯＣＸＯの特性となるが、両出力の位相同期がとれていないことにより、切替時に位相が変動してしまう可能性があるため、システムによっては使用できない場合が生じる。
【００１１】
本発明は上記課題を解決するためになされたものであり、電源投入直後にも高安定の周波数を出力し、全帯域において位相雑音特性の優れた基準信号発生器を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の基準信号発生器は、電圧制御型デジタル温度補償水晶発振器と、恒温槽制御水晶発振器と、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力のいずれか一方を基準信号として出力する出力切替スイッチと、前記出力切替スイッチを制御するＣＰＵとを備えた基準信号発生器であって、前記ＣＰＵは電源投入直後は前記前記電圧制御型デジタル温度補償水晶発振器出力を前記出力切替スイッチに指示し、前記恒温槽制御水晶発振器出力が安定した後に前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力とを位相同期させ、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力が位相同期した後は前記恒温槽制御水晶発振器出力を基準信号として出力することを前記出力切替スイッチに指示することを特徴とする。
【００１３】
【発明の実施の形態】
本発明の目的、特徴および利点を明確にすべく、以下添付した図面を参照しながら、本発明の実施の形態につき詳細に説明する。図１は、本発明の実施例を示す構成図である。図１に示すように、本実施例の基準信号発生器は周波数安定度がよく、位相雑音特性に優れた恒温槽付水晶発振器（ＯＣＸＯ）１の出力と、立ち上がり時間が早く電圧による周波数制御が可能な電圧制御型デジタル温度補償水晶発振器（ＶＣ−ＤＴＣＸＯ）２の出力を出力切替スイッチ３で切替え、基準信号として出力する構成となっている。
【００１４】
次に本実施例の動作の説明を行う。まず、電源投入直後は、ＶＣ−ＤＴＣＸＯ２出力が基準信号として出力される。ここでＶＣ−ＤＴＣＸＯ２は制御電圧が無い場合、ＤＴＣＸＯとして動作するものとする。つまり、ＶＣ−ＤＴＣＸＯ２の制御電圧端子が開放状態の場合、ＶＣ−ＤＴＣＸＯ２の出力は外部からの制御電圧に関係なく、温度補償された一定の周波数が出力されるものとする。
【００１５】
温度センサ−４は常時ＯＣＸＯ１の恒温槽温度デ−タをＣＰＵ５に送っており、ＯＣＸＯ１出力が安定した温度に達した時、スイッチ駆動回路６に切替信号を送り、ＰＬＬスイッチ７を駆動させる。ＰＬＬスイッチ７が駆動すると、ＯＣＸＯ１と分周期８と位相比較器１０と分周器９とＶＣ−ＤＴＣＸＯ２によってＰＬＬル−プが構成される。
【００１６】
ＯＣＸＯ１とＶＣ−ＤＴＣＸＯ２の出力は分周器８及び分周器９で分周された後、位相比較器１０へ入力されると、位相比較器１０は位相差信号を検出回路１２と低域通過フィルタ（以下ＬＰＦ）１１へ送出する。位相同期がとれていない状態では、検出回路１２は動作せずＣＰＵ５には何も送出しない。ＬＰＦ１１では位相比較器１０から送出された誤差信号を直流電圧に変換し、ＰＬＬスイッチ７を経由してＶＣ−ＤＴＣＸＯ２へ制御電圧を供給する。その後、ＶＣ−ＤＴＣＸＯ２へ制御電圧が供給されると、ＶＣ−ＤＴＣＸＯ２はＯＣＸＯ１に位相同期するように動作する。
【００１７】
ＶＣ−ＤＴＣＸＯ２の出力がＯＣＸＯ１の出力に位相同期すると検出回路１２は同期検出情報をＣＰＵ５へ送る。ＣＰＵ５は同期検出情報を基にスイッチ駆動回路６に切替信号を送り出力切替スイッチ３を駆動させＯＣＸＯ１を基準信号として出力させる。その時、同時にＶＣ−ＤＴＣＸＯ２への電源を電源スイッチ１３によって遮断し、ＶＣ−ＤＴＣＸＯ２の動作を止める。
【００１８】
【発明の効果】
以上説明したように本発明の基準信号発生器によれば、電源投入後短時間である程度周波数安定度の良い基準信号を出力させることができ、更に、周波数安定度が良く、位相雑音特性の良い基準信号を同期がとれた状態のまま切替えて出力させることが出来る。電源投入後、初期段階ではさほど周波数安定度を必要としないが、すぐに使用できることを要求されており、長時間的には高い周波数安定度及び位相雑音特性が必要とされるシステム等に利用することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す構成図である。
【図２】水晶発振器の使用方法による位相雑音特性図である。
【符号の説明】
１ ＯＣＸＯ
２ ＶＣ−ＤＴＣＸＯ
３ 出力切替スイッチ
４ 温度センサー
５ ＣＰＵ
６ スイッチ駆動回路
７ ＰＬＬスイッチ
８、９ 分周器
１０ 位相比較器
１１ ＬＰＦ
１２ 検出回路
１３ 電源スイッチ
Claims (2)
- 電圧制御型デジタル温度補償水晶発振器と、恒温槽制御水晶発振器と、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力のいずれか一方を基準信号として出力する出力切替スイッチと、前記出力切替スイッチを制御するＣＰＵとを備えた基準信号発生器であって、前記ＣＰＵは電源投入直後は前記前記電圧制御型デジタル温度補償水晶発振器出力を前記出力切替スイッチに指示し、前記恒温槽制御水晶発振器出力が安定した後に前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力とを位相同期させ、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力が位相同期した後は前記恒温槽制御水晶発振器出力を基準信号として出力することを前記出力切替スイッチに指示することを特徴とする基準信号発生器。
- 電圧制御型デジタル温度補償水晶発振器と、恒温槽制御水晶発振器と、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力のいずれか一方を基準信号として出力する出力切替スイッチと、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力とを位相同期させるＰＬＬ回路とを有し、前記出力切替スイッチは電源投入直後は前記前記電圧制御型デジタル温度補償水晶発振器出力を選択し、前記電圧制御型デジタル温度補償水晶発振器出力と前記恒温槽制御水晶発振器出力とが位相同期した後は前記恒温槽制御水晶発振器出力を選択することを特徴とする基準信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002332993A JP2004172686A (ja) | 2002-11-18 | 2002-11-18 | 基準信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002332993A JP2004172686A (ja) | 2002-11-18 | 2002-11-18 | 基準信号発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004172686A true JP2004172686A (ja) | 2004-06-17 |
Family
ID=32697828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002332993A Pending JP2004172686A (ja) | 2002-11-18 | 2002-11-18 | 基準信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004172686A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8451029B2 (en) | 2009-08-07 | 2013-05-28 | Nihon Dempa Kogyo Co., Ltd. | Frequency synthesizer |
| US8497740B2 (en) | 2010-03-31 | 2013-07-30 | Nihon Dempa Kogyo Co., Ltd. | Reference signal oscillator |
-
2002
- 2002-11-18 JP JP2002332993A patent/JP2004172686A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8451029B2 (en) | 2009-08-07 | 2013-05-28 | Nihon Dempa Kogyo Co., Ltd. | Frequency synthesizer |
| US8497740B2 (en) | 2010-03-31 | 2013-07-30 | Nihon Dempa Kogyo Co., Ltd. | Reference signal oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8791734B1 (en) | Cascaded PLL for reducing low-frequency drift in holdover mode | |
| US5477194A (en) | Temperature compensated PLL frequency synthesizer and high-speed frequency lock method using the same | |
| US7884657B2 (en) | Oscillation frequency control circuit | |
| KR101077730B1 (ko) | 발진 주파수 제어 회로 | |
| JP2007135208A (ja) | 電子回路及び電子回路を動作するための方法 | |
| JP4355350B2 (ja) | 発振周波数制御回路 | |
| TWI325692B (en) | Voltage-controlled oscillator presetting circuit and method for presetting a voltage-controlled oscillator | |
| JP5145398B2 (ja) | 発振周波数制御回路 | |
| JP2004172686A (ja) | 基準信号発生器 | |
| JPH098551A (ja) | 高安定発振回路 | |
| JP2765443B2 (ja) | 位相同期ループ回路 | |
| JP2004072244A (ja) | デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路 | |
| JP2001257531A (ja) | 水晶発振器 | |
| JP2000323987A (ja) | Ｐｌｌ回路 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JP2009212995A (ja) | 位相同期発振回路 | |
| JP2009081557A (ja) | 位相ロックループ回路 | |
| JP2002325034A (ja) | フラクショナルｎ方式周波数シンセサイザ | |
| JP2000031819A (ja) | クロック同期回路 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| KR20210026680A (ko) | 수정발진기 기반의 헤테로 멀티 아웃풋 발진 장치 | |
| JP2009284196A (ja) | 発振回路、発振回路を備えた電子機器及び発振回路の制御方法 | |
| JPH09321621A (ja) | 周波数シンセサイザ | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH09153797A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050331 |
|
| A621 | Written request for application examination |
Effective date: 20051017 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070125 |
|
| RD01 | Notification of change of attorney |
Effective date: 20080618 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080924 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090210 |