JP2765443B2 - 位相同期ループ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期ループ回路に
関し、特に位相同期過程を高速に行なう位相同期ループ
回路（以下ＰＬＬ回路と略記する）に関する。

【０００２】

【従来の技術】図３は、従来のＰＬＬ回路を示すブロッ
ク図である。図３を参照すると、このＰＬＬ回路は、周
波数ｆを出力する基準発振器３１と、位相比較器３４
と、低域通過フィルター（以下ＬＰＦと略記する）３０
と、電圧制御発振器（以下、ＶＣＯと略記する）３２
と、周波数ＦのこのＰＬＬ回路の出力信号を出力する出
力端子３５と、周波数Ｆの出力信号を分周比指定信号に
より分周比Ｎにより分周し、この分周信号を位相比較器
３４に入力する可変分周回路３３とから構成される。

【０００３】このＰＬＬ回路の可変分周回路３３の分周
比Ｎは、分周比指定信号により当該チャネルに応じた値
に設定される。出力端子３５からの信号の周波数Ｆが可
変分周回路３３により分周されてＦ／Ｎの周波数とな
り、このＦ／Ｎの周波数の信号と基準発振器３１からの
周波数ｆの出力信号とが位相比較器３４へ入力される。
位相比較器３４は、これら２つの信号の位相差を検出
し、位相差に応じた直流電圧をＬＰＦ３０へ出力し、Ｌ
ＰＦ３０は、ＶＣＯ３２の制御電圧には不要となる高域
信号を除去し、低域信号のみをＶＣＯ３２へ出力する。
ＶＣＯ３２は、ＬＰＦ３０からの信号に従い、出力信号
の周波数Ｆを制御し、Ｆ／Ｎ＝ｆとなるような、フィー
ドバック制御が行われる。

【０００４】このＶＣＯ３２→可変分周回路３３→位相
比較器３４→ＬＰＦ３０→ＶＣＯ３２の信号の流れのフ
ィードバック制御ループを位相ロックループ（以下ＰＬ
Ｌと略記する）という。

【０００５】ＰＬＬ回路では、ＬＰＦ３０のカットオフ
周波数が低い場合、ＰＬＬ回路が目的とする周波数を一
致させるまでの時間（引き込み時間）がかかるため、種
々の工夫がなされている。例えば、特開平３−１６９１
２２号公報および特公平４−３５０８８号公報である。

【０００６】まず、特開平３−１６９１２２号公報に示
されている方法について図４を参照して説明する。この
従来例のＰＬＬ回路は、基準発振器４１と、位相比較器
４４と、ＬＰＦ４０と、ＶＣＯ４２と、可変分周回路４
３と、デジタル−アナログ変換器（以下ＤＡＣと略記す
る）４８と、メモリ装置５１とを有している。さらに、
このＶＣＯ４２は、発振回路４７と第１，第２の可変容
量ダイオードＢＤ１およびＢＤ２、直流阻止用キャパシ
タＣ１およびＣ２ならびに高周波阻止用インピーダンス
Ｒ１およびＲ２から構成されている。

【０００７】次に、このＰＬＬ回路の動作について説明
する。メモリ装置５１には、第２の可変容量ダイオード
ＢＤ２の直流バイアスを所定値に保った状態で、Ｆ＝Ｎ
・ｆとするため、第１の可変容量ダイオードＢＤ１に加
えるべき直流バイアスの値が各分周比Ｎ（すなわち、各
チャネル）に対応して記憶されている。分周比指定の信
号が与えられると、可変分周回路４３の分周比Ｎを設定
すると同時に、メモリ装置５１から分周比Ｎに対応する
デジタル数値を読み出す。

【０００８】読み出した数値は、ＤＡＣ４８によって、
アナログ電圧に変換され、第１の可変容量ダイオードＢ
Ｄ１に加えられて、周波数ＦがほぼＮ・ｆになるように
発振周波数を制御する。これにより、Ｆ／Ｎはほぼｆに
等しくなり、位相比較器４４からの出力を低い周波数成
分とし、ＰＬＬ回路のロックを早く行うようにしてい
る。

【０００９】メモリ装置５１への書き込みの方法を図５
を参照して説明すると、この従来のＰＬＬ回路は、アナ
ログ−デジタル変換器（以下ＡＤＣと略記する）４６、
直流電圧電源ＢＴ１および切り換えスイッチ（図示せ
ず）をさらに有し、第２の可変容量ダイオードＢＤ２に
所定のバイアス電圧を加えた状態で、チャネルを切り換
えながら、各チャネルの周波数を発振させるときに、第
１の可変容量ダイオードＢＤ１に加えられる直流バイア
ス電圧の値をＡＤＣ４６によりデジタル値に変換し、そ
のときのチャネル指定信号をアドレスとして、メモリ装
置５１に書き込む。

【００１０】書き込み時と読み出し時との周囲温度の変
動、電源電圧の変動などによる発振周波数Ｆの誤差は、
第２の可変容量ダイオードＢＤ２を通じてのフィードバ
ック制御により除去している。

【００１１】次に、特公平４−３５０８８号公報に開示
されている従来の他のＰＬＬ回路について図６を参照し
て説明する。この他の従来例のＰＬＬ回路は、 （１）ＶＣＯの電源を周期的に切断し、間欠的に発振さ
せ、ＶＣＯの消費電力を制約する。 （２）分周期の電源を切断し、発振出力は連続して得る
が、ループの安定化動作を間欠的に行い、分周期におけ
る消費電力を制約する。

【００１２】等、ＰＬＬ回路のループを一定の時間開放
して使う場合に、再度ループを閉じた時に位相同期を高
速に行うことを目的としている。

【００１３】この他の従来例のＰＬＬ回路は、図３に示
す従来例のＰＬＬ回路の構成にさらにＰＬＬ回路のルー
プ開閉を行うためのスイッチング回路７３と、位相比較
器６４から位相の遅れまたは進みの信号を電圧値に変換
するためのチャージポンプ回路７２と、これらスイッチ
ング回路７３とチャージポンプ回路２２を制御する制御
回路７１とを有している。

【００１４】この他の従来例のＰＬＬ回路の動作として
は、まずＶＣＯ６２の出力を分周回路６３によって分周
した分周波と位相調整可能な基準発振器６３の出力とを
位相比較比較器６４に入力し、位相比較器６４は、位相
差に応じてチャージポンプ回路７２を制御する。チャー
ジポンプ回路７２は、電圧保持機能を実現するためのス
イッチング回路７３を介して、ＬＰＦ６０に接続されて
おり、位相比較器６４からの信号に応じて充電路をオン
してＬＰＦ６を充電したり、放電路をオンしてＬＰＦ６
０を放電させたりする。ＬＰＦ６０の出力側は、ＶＣＯ
６２に入力されており、ＰＬＬ回路を構成している。チ
ャージポンプ回路７２によるＬＰＦ６０の充放電は上記
位相差が少なくなるように制御されており、ＶＣＯ６２
の出力の周波数及び位相が安定化される。

【００１５】この後、ループを開放するとき、その直前
に制御回路７１の制御によってスイッチング回路７３を
開くことにより、チャージポンプ回路７２と、ＬＰＦ６
０を遮断し、遮断直前におけるＶＣＯ６２の入力電圧を
保持する。

【００１６】次に、ループを再び閉じるとき、制御回路
７１は、位相比較器６４の出力を検出し、さらに制御回
路７１の制御により、検出された位相差をほぼ零とする
ように基準発振器６１の出力位相を調整する。引き続い
てスイッチング回路７３を閉じて、チャージポンプ回路
７２とＬＰＦ６０を接続し、閉ループを再形成する。Ｌ
ＰＦ６０はループ開放直前の制御電圧が保持されている
ため、ＶＣＯ６２の出力周波数は、ループ開放直前のも
のがほぼ維持されている。

【００１７】さらに、ループを再び閉じる時に位相比較
器６４へ入力する２つの信号の位相を一致させているた
め、位相についても、ループ開放直前における周期状態
とほぼ同じ状態となる。そのため、ＬＰＦ６０におい
て、保持されていた制御電圧が不必要に充放電されるこ
とが少なくなる。このような動作により、ループを再び
閉じた時に、位相誤差が目的とする値以下に収束するま
での時間が短くなる。

【００１８】また、出力周波数を変更するＰＬＬ回路に
用いる場合は、図７に示すように、周波数周期用充放電
回路７５およびスイッチング回路７６を付加すると共に
分周回路６３の出力を制御回路７４へも接続する。

【００１９】閉ループを再形成するときに、まず周波数
同期用スイッチング回路７６をオン状態にして、周波数
同期用充放電回路７５とＬＰＦ６０を接続し、周波数同
期用充放電回路７５によりＬＰＦを急速に所定の電圧に
設定する。次に周波数同期用スイッチング回路７６をオ
フ状態にする。さらに制御回路７４は、分周回路６３の
出力の位相を検出し、検出された位相と一致するように
基準発振器６１の出力位相を調整し、同時に基準発振器
６１の出力と分周回路６３の出力とを位相比較器６４へ
入力する。

【００２０】引き続いてスイッチング回路７３を閉じ
て、チャージポンプ回路７２とＬＰＦ６０を接続し、閉
ループを再形成する。このような動作により、初期位相
合せを行ない、位相合せに要する時間が少なくできるこ
とを示している。

【００２１】通常分周回路６３の分周数を変更すること
により、ＰＬＬ回路の出力周波数の変更を行うが、初期
位相合せを行わないで、分周回路６３の分周数のみを変
更をする場合もある。

【００２２】

【発明が解決しようとする課題】しかしながら、上述の
従来のＰＬＬ回路は、位相合せを高速に行なう点で、種
々の問題がある。例えば、移動体通信装置における周波
数ホッピング方式（一定時間毎に通信チャネル（周波
数）を変化させる方式）で使用するＰＬＬ回路では、高
速に位相合せを行う必要がある。と同時に、移動体通信
装置のため、電池の使用等による電源電圧の変化、およ
び使用場所の移動による周囲温度の変化等が大きくなる
が、これらの変化が起こっても、位相合せに許される時
間は一定であり、位相合せの時間が多くかかっては通信
が困難となる。

【００２３】すなわち、上述の特開平３−１６９１２２
号公報に示されている方法の場合、初期位相合せのデー
タのメモリ装置への書き込み時と読み出し時との電源電
圧，周囲温度等による出力周波数の差は、ＰＬＬ回路に
おけるフィードバック制御で除去するのみであり、電源
電圧，周囲温度等の差が大きいほど、位相合せにかかる
時間が多くなる問題があった。

【００２４】また、特公平４−３５０８８号公報に示さ
れている方法の場合、チャネル（周波数）を変更すると
きは、分周器の分周数を変更するのではなく、周波数同
期用充放電回路から出力される電圧を変更することによ
り行なっているが、電圧を制御する手段が複雑になって
しまう。周波数ホッピング方式の場合、要求される周波
数精度は、フェージング等の影響を考慮して、０．１ｐ
ｐｍ程度であるが、基準発振器の出力が誤差零に補正さ
れていたとしても、周波数同期用充放電回路からの出力
電圧の精度が０．１ｐｐｍ程度必要となる。分周数を変
更することなく、閉ループの外から与える電圧で制御す
る場合、０．１ｐｐｍの精度を保つためには非常に複雑
な回路が必要となる問題もあった。

【００２５】

【課題を解決するための手段】本発明の位相同期ループ
回路は、基準発振器と、電圧制御発振器と、この電圧制
御発振器の出力周波数を任意の整数比で分周する可変分
周回路と、前記基準発振器の出力信号と前記可変分周回
路の出力信号との位相差を比較する位相比較器と、初期
位相合わせのためのチャネル（周波数）に対応した前記
電圧制御発振器の制御電圧値をデジタル値で保持する第
１のメモリー装置と、前記電圧制御発振器の制御電圧を
デジタル値に変換するアナログ−デジタル変換器と、こ
のアナログ−デジタル変換器から出力されるデジタル値
を保持する第２のメモリー装置と、前記第１のメモリー
装置または前記第２のメモリー装置から読み出されるデ
ジタル値をアナログ値に変換するデジタル−アナログ変
換器と、前記位相比較器の出力と前記デジタル−アナロ
グ変換器の出力とを入力とし、前記位相比較器の出力お
よび前記デジタル−アナログ変換器の出力のいずれか一
方を出力する第１のスイッチング回路と、この第１のス
イッチング回路の出力を入力とする低域通過フィルター
と、この低域通過フィルターの出力と前記デジタル−ア
ナログ変換器の出力とを入力とし、前記低域通過フィル
ターの出力および前記デジタル−アナログ変換器の出力
のいずれか一方を前記電圧制御発振器の制御電圧として
出力する第２のスイッチング回路と、前記基準発振器の
出力信号の位相検出の制御、前記可変分周回路への分周
動作のリセット信号および分周比指定信号の出力の制
御、前記アナログ−デジタル変換器および前記デジタル
−アナログ変換器への制御信号の出力制御、前記第１の
メモリー装置へのデータ読み出し信号の出力制御、前記
第２のメモリー装置へのデータ読み出しおよび書き込み
信号の出力制御ならびに前記第１のスイッチング回路お
よび第２のスイッチング回路へのスイッチング（接続切
換え）信号の出力制御のそれぞれを行なう制御回路とを
備える構成である。

【００２６】また、本発明の位相同期ループ回路は、電
源電圧および周囲温度を検出する電源電圧周囲温度検出
回路と、前記第１のメモリ装置の電源電圧および周囲温
度のデータを前記電源電圧周囲温度検出回路に基づいて
補正し前記デジタル−アナログ変換器に入力する補正回
路とを有する構成とすることもできる。

【００２７】

【実施例】次に本発明について図面を参照して説明す
る。

【００２８】図１は、本発明の第１の実施例のＰＬＬ回
路のブロック図である。

【００２９】図１を参照すると、この実施例のＰＬＬ回
路は、基準発振器１と、ＶＣＯ２と、ＶＣＯ２の出力周
波数を任意の整数比で分周する可変分周回路３と、基準
発振器１の出力信号と可変分周回路３の出力信号との位
相差を比較する位相比較器４と、初期位相合せのために
チャネル（周波数）に対応したＶＣＯ２の制御電圧値を
デジタル値で保持する第１のメモリー装置５と、ＶＣＯ
２の制御電圧値をデジタル値に変換するＡＤＣ６と、Ａ
ＤＣ６から出力されるデジタル値を保持する第２のメモ
リー装置７とメモリー装置５あるいはメモリー装置７か
ら読み出されるデジタル値をアナログ値に変換するＤＡ
Ｃ８と、位相比較器４の出力とＤＡＣ８の出力とを入力
とし、いずれか一方を出力する第１のスイッチング回路
９と、スイッチング回路９の出力を入力とするＬＰＦ１
０と、ＬＰＦ１０の出力とＤＡＣ８の出力とを入力と
し、いずれか一方をＶＣＯ２の制御電圧として出力する
第２のスイッチング回路１１と、基準発振器１の出力の
位相検出制御、可変分周回路３へのリセット信号および
分周比指定信号の出力制御、ＡＤＣ６およびＤＡＣ８の
動作制御、メモリー装置５のデータ読み出し制御、メモ
リー装置７のデータ読み出し、および書き込み制御なら
びにスイッチング回路９およびスイッチング回路１１の
制御を行なう制御回路１２とから構成される。

【００３０】次にこの実施例のＰＬＬ回路の動作につい
て説明する。

【００３１】まず、ＰＬＬ回路に電源が投入され、ＰＬ
Ｌ回路が動作を開始する場合について説明する。このＰ
ＬＬ回路は、動作開始時、制御回路１２の制御により、
スイッチング回路９および１１は、共にＤＡＣ８の出力
が出力信号へ接続された状態となっている。

【００３２】この状態において、制御回路１２は、可変
分周回路３へ、チャネル（周波数）に対応した分周比指
定信号を送出するとともにメモリー装置５へもチャネル
（周波数）に対応したアドレスを送出する。メモリ装置
５は、このアドレスに対応するデータをＤＡＣ８へ送出
する。ＤＡＣ８はこのデータをアナログ値に変換し、ス
イッチング回路９および１１へ出力する。このアナログ
値は、ＶＣＯ２が対応するチャネル（周波数）を出力す
る時のＶＣＯ２の制御電圧値とほぼ等しくなるように設
定され、メモリ装置５にチャネル（周波数）に対応して
保持されている。

【００３３】これらの動作により、ＬＰＦ１０およびＶ
ＣＯ２の入力は、ＤＡＣ８の出力電圧値と等しくなり、
さらにＬＰＦ１０の出力がＤＡＣ８の出力電圧値に従い
一定となった後、制御回路１２は、基準発振器１の出力
の位相を検出し、この位相と可変分周回路３の出力の位
相が等しくなるように、可変分周回路３の分周動作をリ
セットし、分周動作を再始動させる。この時点で、ＶＣ
Ｏ２の出力周波数は、目的とする周波数にほぼ等しくな
っている。

【００３４】この後、ＬＰＦ１０の入力に位相比較器４
の出力が接続され、ＶＣＯ２の入力にＬＰＦ１０の出力
が接続されるように、スイッチング回路９および１１
は、制御回路１２により制御される。

【００３５】これにより、ＶＣＯ２→可変分周回路３→
位相比較器４→ＬＰＦ１０→ＶＣＯ２という閉ループが
形成される。閉ループを形成する直前に、ＬＰＦ１０お
よびＶＣＯ２の入力に位相合せ完了時とほぼ等しい電圧
が与えられていて、かつ、基準発振器１と可変分周回路
３の位相を合わせているため、閉ループ形成後の位相合
せに要する時間は、極めて短かくなる。

【００３６】位相合せ完了後、制御回路１２の制御によ
り、位相比較器４の出力は、ＡＤＣ６によりデジタル値
に変換され、メモリー装置７へ送られる。メモリー装置
７はこの値をチャネル（周波数）と対応させて保持す
る。

【００３７】次に、チャネル（周波数）を変換する場合
についてのＰＬＬの動作を説明する。

【００３８】チャネル（周波数）を変更する場合は、Ｐ
ＬＬ回路が動作開始後、それまでに位相合せが完了した
チャネル（周波数）かどうかを調べ、位相合せが完了し
た経緯が無い場合は、上述の動作開始時と同じ方法で位
相合せを行なう。位相合せが完了した経緯が有るチャネ
ルの場合は、閉ループを形成する前にＤＡＣ８から出力
されるアナログ値を、メモリー装置ではなく、メモリー
装置７に保持されているデータをアナログ値に変換し
て、スイッチング回路９および１１へ出力する。

【００３９】メモリー装置７に保持されているデータ
は、ＰＬＬ回路が動作開始後、位相合せが完了した時の
位相比較器４の値を保持しているので、電源電圧，周囲
温度等の情報も含まれることになり、メモリー装置５に
保持しているデータよりも、精度良い値が得られ、位相
合せに要する時間は、さらに短かくなる。

【００４０】またこの機能を有効に働かせるためには、
本発明のＰＬＬ回路を動作開始の際に、使用する全ての
チャネル（周波数）に位相合せを完了させておけば良
い。例えば、周波数ホッピング方式に使用する場合は、
位相合せに許される時間が、１ｍｓ程度であり、使用チ
ャネル（周波数）を１００とすると、全てのチャネル
（周波数）での位相合せは、１ｍＳ×１００＝１００ｍ
Ｓであり、電源投入時の所要時間としては問題のない時
間である。これにより、全てのチャネル（周波数）にお
ける電源電圧，周囲温度等の補正ができたこととなる。

【００４１】次に、本発明の第２の実施例のＰＬＬ回路
のブロック図である図２を参照すると、この第２の実施
例のＰＬＬ回路は、電源電圧，周囲温度検出回路１４
と、データ補正回路１５以外の構成要素は第１の実施例
のＰＬＬ回路と同一であり、同一構成要素には同一参照
符号を付して図示するに留め詳細な説明は省略する。

【００４２】次に、この第２の実施例のＰＬＬ回路の動
作について説明する。ＰＬＬ回路が動作開始直後、及び
位相合せが完了した経緯の無いチャネル（周波数）を使
用する場合、ＤＡＣ８に入力するデジタル値を、メモリ
ー装置５から直接入力するのではなく、まず、電源電
圧，周囲温度検出回路１４により、電源電圧、及び周囲
温度を検出し、このデータをもとに、メモリー装置５の
データに電源電圧、及び周囲温度に関する補正を補正回
路１６において行なう。

【００４３】あらかじめ電源電圧及び周囲温度と、ＶＣ
Ｏ２，ＡＤＣ６，ＡＤＣ６，ＤＡＣ８等の関係を調べて
おけば、この補正は容易にできる。補整後のデータＤＡ
Ｃ８へ入力し、位相合せに用いることにより、メモリー
装置５１からのデータを直接ＤＡＣ８へ入力する場合よ
りも、精度よく、かつ容易に位相合せに要する時間を短
縮することができる。

【００４４】

【発明の効果】以上説明したように、本発明のＰＬＬ回
路は、初期位相合せにおいて、ＬＰＦの入力と、ＶＣＯ
の入力へチャネル（周波数）に応じた電圧値を与えると
共に、基準発振器と、可変分周回路の出力信号の位相を
合せ、また、一度ＰＬＬ回路が、ロックインした状態の
ＶＣＯの制御電圧を保持しておき、この値を初期位相合
せに用いることにより、電源電圧、温度の変化による影
響を小さくし、位相合せに要する時間を短くできる、と
いう効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の位相同期ループ回路の
ブロック図である。

【図２】本発明の第２の実施例の位相同期ループ回路の
ブロック図である。

【図３】従来例の位相同期ループ回路のブロック図であ
る。

【図４】他の従来例の位相同期ループ回路のブロック図
である。

【図５】図４に示す位相同期ループ回路のメモリ装置へ
の書き込み方法を説明するブロック図である。

【図６】さらに別の他の従来例の位相同期ループ回路の
ブロック図である。

【図７】図６に示す位相同期ループ回路の出力周波数を
変更する方法を説明するブロック図である。

【符号の説明】

１，３１，４１，６１ 基準発振器 ２，３２，４２，６２ ＶＣＯ ３，３３，４３，６３ 可変分周回路 ４，３４，４４，６４ 位相比較器 ５，７，５１ メモリー装置 ６，４６ ＡＤＣ ８，４８ ＤＡＣ ９，１１，７３ スイッチング回路 １０，３０，４０，６０ ＬＰＦ １２，７１，７４ 制御回路 １４ 電源電圧，周囲温度検出回路 １５，３５，４５，６５ 出力端子 ４７ 発振回路 ６３ 分周回路 ７２ チャージポンプ回路 ７５ 周波数同期用充放電回路 ７６ 周波数同期用スイッチング回路 Ｃ１，Ｃ２ 容量 Ｒ１，Ｒ２ 抵抗 ＢＤ１，ＢＤ２ 可変容量ダイオード ＢＴ１ 直流電源

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 基準発振器と、電圧制御発振器と、この
   電圧制御発振器の出力周波数を任意の整数比で分周する
   可変分周回路と、前記基準発振器の出力信号と前記可変
   分周回路の出力信号との位相差を比較する位相比較器
   と、初期位相合わせのためのチャネル（周波数）に対応
   した前記電圧制御発振器の制御電圧値をデジタル値で保
   持する第１のメモリー装置と、前記電圧制御発振器の制
   御電圧をデジタル値に変換するアナログ−デジタル変換
   器と、このアナログ−デジタル変換器から出力されるデ
   ジタル値を保持する第２のメモリー装置と、前記第１の
   メモリー装置または前記第２のメモリー装置から読み出
   されるデジタル値をアナログ値に変換するデジタル−ア
   ナログ変換器と、前記位相比較器の出力と前記デジタル
   −アナログ変換器の出力とを入力とし、前記位相比較器
   の出力および前記デジタル−アナログ変換器の出力のい
   ずれか一方を出力する第１のスイッチング回路と、この
   第１のスイッチング回路の出力を入力とする低域通過フ
   ィルターと、この低域通過フィルターの出力と前記デジ
   タル−アナログ変換器の出力とを入力とし、前記低域通
   過フィルターの出力および前記デジタル−アナログ変換
   器の出力のいずれか一方を前記電圧制御発振器の制御電
   圧として出力する第２のスイッチング回路と、制御回路
   とを備え、該制御回路は、前記可変分周回路に分周比を
   設定すると同時に、該分周比が以前に設定された経緯が
   ない場合には、前記第１のメモリー装置から、そして該
   分周比が以前に設定された経緯がある場合には、前記第
   ２のメモリー装置から所定データを読み出し、さらに前
   記第１及び第２のスイッチング回路に前記デジタル−ア
   ナログ変換器の出力を出力させ、その後、前記低域通過
   フィルターの出力電圧が一定になった際に、前記基準発
   振器の出力の位相を検出し、該基準発振器の出力位相と
   前記可変分周回路の出力位相とが等しくなるように、前
   記可変分周回路に対して前記リセット信号を発生させ、
   さらに、前記第１及び第２のスイッチング回路に、それ
   ぞれ前記位相比較器の出力および前記低域通過フィルタ
   ーの出力を出力させ、その後、前記デジタル−アナログ
   変換器の出力を前記第２のメモリー装置に書き込む動作
   を行うことを特徴とする位相同期ループ回路。
2. 【請求項２】 電源電圧および周囲温度を検出する電源
   電圧周囲温度検出回路と、前記電源電圧周囲温度検出回
   路の出力に基づいて、前記第１のメモリー装置の出力デ
   ータに補正を加えて、前記デジタル−アナログ変換器に
   供給する補正回路とを有する請求項１記載の位相同期ル
   ープ回路。