JP3208887B2 - Ｐｌｌシンセサイザ装置 - Google Patents
Ｐｌｌシンセサイザ装置Info
- Publication number
- JP3208887B2 JP3208887B2 JP00896293A JP896293A JP3208887B2 JP 3208887 B2 JP3208887 B2 JP 3208887B2 JP 00896293 A JP00896293 A JP 00896293A JP 896293 A JP896293 A JP 896293A JP 3208887 B2 JP3208887 B2 JP 3208887B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- oscillation
- channel
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コードレス電話装置な
どに利用し、回路部品の浮遊容量などによる発振周波数
のバラツキ補正の調整を電気的かつ自動的に行うＰＬＬ
シンセサイザ装置に関する。
どに利用し、回路部品の浮遊容量などによる発振周波数
のバラツキ補正の調整を電気的かつ自動的に行うＰＬＬ
シンセサイザ装置に関する。
【０００２】
【従来の技術】この種のコードレス電話装置は、無線チ
ャネルの設定を行うＰＬＬシンセサイザを備えている。
この無線チャネルの設定を正確に行うためにＶＣＯが所
定周波数で発振する必要がある。このようなＶＣＯ（電
圧制御発振器）は発振周波数のバラツキを調整するバリ
キャップを備える発振回路を有している。このバリキャ
ップへの印加電圧によって静電容量が変化し、所定周波
数に制御される。
ャネルの設定を行うＰＬＬシンセサイザを備えている。
この無線チャネルの設定を正確に行うためにＶＣＯが所
定周波数で発振する必要がある。このようなＶＣＯ（電
圧制御発振器）は発振周波数のバラツキを調整するバリ
キャップを備える発振回路を有している。このバリキャ
ップへの印加電圧によって静電容量が変化し、所定周波
数に制御される。
【０００３】図３はコードレス電話装置などに設けられ
るＰＬＬシンセサイザ装置の構成を示すブロック図であ
る。図３において、この例はＶＣＯ１と、このＶＣＯ１
を構成し、回路部品の浮遊容量を考慮して所定周波数に
調整を行うトリマコンデンサ２及び所定の逆電圧が印加
されて周波数を変化させるバリキャップ３と、チャネル
設定指示情報が入力されて分周情報を送出するマイクロ
コンピュータ４と、マイクロコンピュータ４からの分周
情報に基づいて分周を行う分周器５とを有している。さ
らに、この例は基準発振器６と，この基準発振器６から
の基準発振周波数と分周器５からの分周周波数との位相
を比較する位相比較器７と、位相比較器７からの位相差
信号が供給されて直流電圧をＶＣＯ１内のバリキャップ
３に印加するためのＬＰＦ８とを有している。
るＰＬＬシンセサイザ装置の構成を示すブロック図であ
る。図３において、この例はＶＣＯ１と、このＶＣＯ１
を構成し、回路部品の浮遊容量を考慮して所定周波数に
調整を行うトリマコンデンサ２及び所定の逆電圧が印加
されて周波数を変化させるバリキャップ３と、チャネル
設定指示情報が入力されて分周情報を送出するマイクロ
コンピュータ４と、マイクロコンピュータ４からの分周
情報に基づいて分周を行う分周器５とを有している。さ
らに、この例は基準発振器６と，この基準発振器６から
の基準発振周波数と分周器５からの分周周波数との位相
を比較する位相比較器７と、位相比較器７からの位相差
信号が供給されて直流電圧をＶＣＯ１内のバリキャップ
３に印加するためのＬＰＦ８とを有している。
【０００４】次に、この従来例の構成の動作について説
明する。図４は、この従来例の動作における処理手順を
示すフローチャートである。図４において、まず、複数
のチャネル中の１チャネルに設定する場合、図示しない
チャネル設定スイッチなどからのチャネル設定指示情報
の入力に基づいてマイクロコンピュータ４から１チャネ
ルに設定するための分周情報が分周器５に送出される
（ステップ（図中、Ｓと記載する）１１）。
明する。図４は、この従来例の動作における処理手順を
示すフローチャートである。図４において、まず、複数
のチャネル中の１チャネルに設定する場合、図示しない
チャネル設定スイッチなどからのチャネル設定指示情報
の入力に基づいてマイクロコンピュータ４から１チャネ
ルに設定するための分周情報が分周器５に送出される
（ステップ（図中、Ｓと記載する）１１）。
【０００５】分周器５では、ＶＣＯ１から入力される周
波数をマイクロコンピュータ４からの分周情報に基づい
て分周を行う（ステップ１２）。次に、位相比較器７は
基準発振器６からの基準発振周波数と、分周器５からの
分周周波数の位相比較を行い、その位相差信号を送出す
る（ステップ１３）。この送出後、ＬＰＦ８からＶＣＯ
１のバリキャップ３に逆電圧を印加し、この電圧に基づ
いてＶＣＯ１での発振周波数が変化する（ステップ１
４）。
波数をマイクロコンピュータ４からの分周情報に基づい
て分周を行う（ステップ１２）。次に、位相比較器７は
基準発振器６からの基準発振周波数と、分周器５からの
分周周波数の位相比較を行い、その位相差信号を送出す
る（ステップ１３）。この送出後、ＬＰＦ８からＶＣＯ
１のバリキャップ３に逆電圧を印加し、この電圧に基づ
いてＶＣＯ１での発振周波数が変化する（ステップ１
４）。
【０００６】同様にして、分周器５で分周し、位相比較
器７で位相比較を行い、この位相差信号をＬＰＦ８を通
じ、バリキャップ３に逆電圧として印加する。この閉ル
ープ制御によって、マイクロコンピュータ４が識別する
１チャネル周波数に設定される。そして１チャネル周波
数への設定を判断し、この判断で設定されたＹｅｓの場
合は、この閉ループ制御が終了し、Ｎｏの場合は、ステ
ップ１２に戻って、再度１チャネル周波数への設定を行
う（ステップ１５）。
器７で位相比較を行い、この位相差信号をＬＰＦ８を通
じ、バリキャップ３に逆電圧として印加する。この閉ル
ープ制御によって、マイクロコンピュータ４が識別する
１チャネル周波数に設定される。そして１チャネル周波
数への設定を判断し、この判断で設定されたＹｅｓの場
合は、この閉ループ制御が終了し、Ｎｏの場合は、ステ
ップ１２に戻って、再度１チャネル周波数への設定を行
う（ステップ１５）。
【０００７】このように従来のコードレス電話装置にお
けるＰＬＬシンセサイザでも、所定の無線チャネルを得
る発振周波数に設定できる。
けるＰＬＬシンセサイザでも、所定の無線チャネルを得
る発振周波数に設定できる。
【０００８】
【発明が解決しようとする課題】ところで、従来例の周
波数調整にあってＶＣＯ１は、設定チャネルに設定する
ために一定の周波数帯域で発振している必要がある。し
かしながら回路部品の浮遊容量などによって、個々のＰ
ＬＬシンセサイザ装置は発振周波数のバラツキがあり、
このバラツキを補正するためトリマコンデンサ２を調整
して、閉ループ制御が可能な周波数帯域内の周波数に調
整している。この調整はトリマコンデンサ２に設けられ
たツマミなどの凹部をドライバなどで回転させ、周波数
カウンタなどで計測して所定周波数に設定している。こ
の場合、周波数調整は人手によって行うため正確な調整
ができ難く、さらに手間がかかるという欠点がある。
波数調整にあってＶＣＯ１は、設定チャネルに設定する
ために一定の周波数帯域で発振している必要がある。し
かしながら回路部品の浮遊容量などによって、個々のＰ
ＬＬシンセサイザ装置は発振周波数のバラツキがあり、
このバラツキを補正するためトリマコンデンサ２を調整
して、閉ループ制御が可能な周波数帯域内の周波数に調
整している。この調整はトリマコンデンサ２に設けられ
たツマミなどの凹部をドライバなどで回転させ、周波数
カウンタなどで計測して所定周波数に設定している。こ
の場合、周波数調整は人手によって行うため正確な調整
ができ難く、さらに手間がかかるという欠点がある。
【０００９】本発明は、このような従来の問題を解決す
るものであり、回路部品の浮遊容量などによる発振周波
数のバラツキ補正の調整が正確、容易かつ自動的にでき
る優れたＰＬＬシンセサイザ装置の提供を目的とする。
るものであり、回路部品の浮遊容量などによる発振周波
数のバラツキ補正の調整が正確、容易かつ自動的にでき
る優れたＰＬＬシンセサイザ装置の提供を目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明のＰＬＬシンセサイザ装置は、閉ル
ープ制御による所定周波数を発振し、少なくとも電圧制
御発振手段を備えるＰＬＬシンセサイザと、電圧制御発
振手段に閉ループ制御による所定周波数で発振するため
の周波数に補正する電圧可変容量素子と、電圧可変容量
素子に印加する直流電圧を保持する電圧保持手段とを備
える構成である。
に、請求項１の発明のＰＬＬシンセサイザ装置は、閉ル
ープ制御による所定周波数を発振し、少なくとも電圧制
御発振手段を備えるＰＬＬシンセサイザと、電圧制御発
振手段に閉ループ制御による所定周波数で発振するため
の周波数に補正する電圧可変容量素子と、電圧可変容量
素子に印加する直流電圧を保持する電圧保持手段とを備
える構成である。
【００１１】請求項２の発明のＰＬＬシンセサイザ装置
は、印加される直流電圧で発振周波数を制御する二つの
電圧可変容量素子を備えて発振出力信号を送出する電圧
制御発振手段と、基準周波数を発振して出力する基準周
波数発振手段と、電圧制御発振手段からの発振周波数を
分周する分周手段と、分周手段からの分周周波数と基準
周波数とを位相比較する位相比較手段と、位相比較手段
での位相差に基づいた直流電圧を生成して電圧制御発振
手段の一方の電圧可変容量素子に供給する制御電圧生成
手段とを備えて閉ループ制御による所定周波数で発振す
るとともに、電圧制御発振手段が閉ループ制御による所
定周波数で発振するための周波数に補正する他方の電圧
可変容量素子に印加する直流電圧を保持する電圧保持手
段とを備える構成である。
は、印加される直流電圧で発振周波数を制御する二つの
電圧可変容量素子を備えて発振出力信号を送出する電圧
制御発振手段と、基準周波数を発振して出力する基準周
波数発振手段と、電圧制御発振手段からの発振周波数を
分周する分周手段と、分周手段からの分周周波数と基準
周波数とを位相比較する位相比較手段と、位相比較手段
での位相差に基づいた直流電圧を生成して電圧制御発振
手段の一方の電圧可変容量素子に供給する制御電圧生成
手段とを備えて閉ループ制御による所定周波数で発振す
るとともに、電圧制御発振手段が閉ループ制御による所
定周波数で発振するための周波数に補正する他方の電圧
可変容量素子に印加する直流電圧を保持する電圧保持手
段とを備える構成である。
【００１２】請求項３の発明のＰＬＬシンセサイザ装置
は、請求項２の構成に加えて、電圧制御発振手段の周波
数に補正時に閉ループ制御での所定周波数を得る他方の
電圧可変容量素子への印加電圧を電圧保持手段で記憶
し、かつ、印加電圧を保持するとともに、動作時には、
制御電圧生成手段からの直流電圧を一方の電圧可変容量
素子へ印加し、かつ、電圧保持手段で保持した印加電圧
を他方の電圧可変容量素子へ印加する切り替え手段を備
える構成としている。
は、請求項２の構成に加えて、電圧制御発振手段の周波
数に補正時に閉ループ制御での所定周波数を得る他方の
電圧可変容量素子への印加電圧を電圧保持手段で記憶
し、かつ、印加電圧を保持するとともに、動作時には、
制御電圧生成手段からの直流電圧を一方の電圧可変容量
素子へ印加し、かつ、電圧保持手段で保持した印加電圧
を他方の電圧可変容量素子へ印加する切り替え手段を備
える構成としている。
【００１３】
【作用】このような構成の本発明のＰＬＬシンセサイザ
装置では、閉ループ制御による所定周波数で発振するた
めの周波数、例えば、回路部品の浮遊容量などによる発
振周波数のバラツキを補正する電圧可変容量素子への印
加電圧を記憶し、この電圧を保持して動作時に電圧可変
容量素子に印加している。
装置では、閉ループ制御による所定周波数で発振するた
めの周波数、例えば、回路部品の浮遊容量などによる発
振周波数のバラツキを補正する電圧可変容量素子への印
加電圧を記憶し、この電圧を保持して動作時に電圧可変
容量素子に印加している。
【００１４】これによって、慣用的なトリマコンデンサ
を用いた回路部品の浮遊容量などによる発振周波数のバ
ラツキを補正する周波数調整に代えて、閉ループ制御時
に周波数ロックが確実に可能な周波数に電気的かつ自動
的に設定される。
を用いた回路部品の浮遊容量などによる発振周波数のバ
ラツキを補正する周波数調整に代えて、閉ループ制御時
に周波数ロックが確実に可能な周波数に電気的かつ自動
的に設定される。
【００１５】
【実施例】以下、本発明のＰＬＬシンセサイザ装置の実
施例を図面を参照して詳細に説明する。
施例を図面を参照して詳細に説明する。
【００１６】図１は本発明のＰＬＬシンセサイザ装置の
実施例の構成を示すブロック図である。図１において、
このＶＣＯ１１（請求項における電圧制御発振手段に対
応する）と、ＶＣＯ１１を構成し、回路部品の浮遊容量
を考慮して所定周波数に調整を行う調整用バリキャップ
１２（請求項における他方の電圧可変容量素子に対応す
る）及び所定の逆電圧が印加され、閉ループ制御によっ
て周波数を変化させるバリキャップ１３（請求項におけ
る一方の電圧可変容量素子に対応する）と、チャネル設
定指示情報の入力に基づいて所望のチャネルに設定する
ための分周情報を送出するマイクロコンピュータ１４
と、マイクロコンピュータ１４からの分周情報に基づい
てＶＣＯ１１からの発振周波数を分周する分周器１５と
を有している。調整用バリキャップ１２は、従前の説明
のように慣用的なＶＣＯにおける回路部品の浮遊容量を
考慮して所定周波数に調整を行うトリマコンデンサに代
えて設けられるものである。
実施例の構成を示すブロック図である。図１において、
このＶＣＯ１１（請求項における電圧制御発振手段に対
応する）と、ＶＣＯ１１を構成し、回路部品の浮遊容量
を考慮して所定周波数に調整を行う調整用バリキャップ
１２（請求項における他方の電圧可変容量素子に対応す
る）及び所定の逆電圧が印加され、閉ループ制御によっ
て周波数を変化させるバリキャップ１３（請求項におけ
る一方の電圧可変容量素子に対応する）と、チャネル設
定指示情報の入力に基づいて所望のチャネルに設定する
ための分周情報を送出するマイクロコンピュータ１４
と、マイクロコンピュータ１４からの分周情報に基づい
てＶＣＯ１１からの発振周波数を分周する分周器１５と
を有している。調整用バリキャップ１２は、従前の説明
のように慣用的なＶＣＯにおける回路部品の浮遊容量を
考慮して所定周波数に調整を行うトリマコンデンサに代
えて設けられるものである。
【００１７】さらに、この例は基準発振器１６と、この
基準発振器１６からの基準発振周波数と分周器１５から
の分周周波数との位相を比較する位相比較器１７と、位
相比較器１７からの位相差信号が供給されて直流電圧を
ＶＣＯ１１内のバリキャップ１３に印加するためのＬＰ
Ｆ１８（請求項における制御電圧生成手段に対応する）
とを有している。
基準発振器１６からの基準発振周波数と分周器１５から
の分周周波数との位相を比較する位相比較器１７と、位
相比較器１７からの位相差信号が供給されて直流電圧を
ＶＣＯ１１内のバリキャップ１３に印加するためのＬＰ
Ｆ１８（請求項における制御電圧生成手段に対応する）
とを有している。
【００１８】さらに、この例はＬＰＦ１８からの直流電
圧を調整用バリキャップ１２又はバリキャップ１３の何
れかに供給する切り替えを行うスイッチ１９と、調整用
バリキャップ１２の直流電圧を保持する電圧保持回路２
０（請求項における電圧保持手段に対応する）とを有し
ている。この電圧保持回路２０は、以降で説明するよう
に保持電圧をデジタル化して記憶するとともに、この記
憶に基づく電圧を生成して出力するものである。
圧を調整用バリキャップ１２又はバリキャップ１３の何
れかに供給する切り替えを行うスイッチ１９と、調整用
バリキャップ１２の直流電圧を保持する電圧保持回路２
０（請求項における電圧保持手段に対応する）とを有し
ている。この電圧保持回路２０は、以降で説明するよう
に保持電圧をデジタル化して記憶するとともに、この記
憶に基づく電圧を生成して出力するものである。
【００１９】スイッチ１９は、図示しない切り替え部か
ら切り替え信号が供給される実使用時に可動接点１９ｃ
が固定接点１９ａを選択してバリキャップ１３にＬＰＦ
１８からの直流電圧を印加する。
ら切り替え信号が供給される実使用時に可動接点１９ｃ
が固定接点１９ａを選択してバリキャップ１３にＬＰＦ
１８からの直流電圧を印加する。
【００２０】また、回路部品の浮遊容量などによる発振
周波数のバラツキを補正する調整時に、図示しない切り
替え部から切り替え信号が供給され、可動接点１９ｃが
固定接点１９ｂを選択して調整用バリキャップ１２にＬ
ＰＦ１８からの直流電圧を印加し、同時に電圧保持回路
２０でＬＰＦ１８からの直流電圧を記憶する。
周波数のバラツキを補正する調整時に、図示しない切り
替え部から切り替え信号が供給され、可動接点１９ｃが
固定接点１９ｂを選択して調整用バリキャップ１２にＬ
ＰＦ１８からの直流電圧を印加し、同時に電圧保持回路
２０でＬＰＦ１８からの直流電圧を記憶する。
【００２１】次に、この実施例の構成における動作につ
いて説明する。図２は、図１に示す構成に動作における
処理手順を示すフローチャートである。図２において、
調整を行う場合、スイッチ１９の可動接点１９ｃが固定
接点１９ｂを選択するように図示しない切り替え部から
切り替え信号によって切り替える（ステップ１１）。こ
の場合、バリキャップ１３には、閉ループ制御が可能な
所定の電圧を印加する。
いて説明する。図２は、図１に示す構成に動作における
処理手順を示すフローチャートである。図２において、
調整を行う場合、スイッチ１９の可動接点１９ｃが固定
接点１９ｂを選択するように図示しない切り替え部から
切り替え信号によって切り替える（ステップ１１）。こ
の場合、バリキャップ１３には、閉ループ制御が可能な
所定の電圧を印加する。
【００２２】次に、複数のチャネル中の１チャネルに設
定する場合、図示しないチャネル設定スイッチなどから
のチャネル設定指示情報の入力に基づいてマイクロコン
ピュータ１４から１チャネルに設定するための分周情報
を分周器１５に送出する（ステップ１２）。分周器１５
では、ＶＣＯ１１からの発振周波数をマイクロコンピュ
ータ１４からの分周情報に応じて分周する（ステップ１
３）。そして、位相比較器１７において基準発振器１６
からの基準周波数と分周器１５からの分周周波数の位相
比較を行う（ステップ１４）。位相比較器１７からの位
相差信号を送出し、この電圧をＬＰＦ１８で平滑して調
整用バリキャップ１２に印加する（ステップ１５）。
定する場合、図示しないチャネル設定スイッチなどから
のチャネル設定指示情報の入力に基づいてマイクロコン
ピュータ１４から１チャネルに設定するための分周情報
を分周器１５に送出する（ステップ１２）。分周器１５
では、ＶＣＯ１１からの発振周波数をマイクロコンピュ
ータ１４からの分周情報に応じて分周する（ステップ１
３）。そして、位相比較器１７において基準発振器１６
からの基準周波数と分周器１５からの分周周波数の位相
比較を行う（ステップ１４）。位相比較器１７からの位
相差信号を送出し、この電圧をＬＰＦ１８で平滑して調
整用バリキャップ１２に印加する（ステップ１５）。
【００２３】この閉ループ制御によって、マイクロコン
ピュータ１４が識別する１チャネル周波数に設定され
る。この場合、１チャネル周波数への設定を判断し、こ
の判断で１チャネル周波数に設定されたＹｅｓの場合
は、この閉ループ制御が終了し、Ｎｏの場合は、ステッ
プ１３に戻って、再度１チャネル周波数への設定を行う
（ステップ１６）。
ピュータ１４が識別する１チャネル周波数に設定され
る。この場合、１チャネル周波数への設定を判断し、こ
の判断で１チャネル周波数に設定されたＹｅｓの場合
は、この閉ループ制御が終了し、Ｎｏの場合は、ステッ
プ１３に戻って、再度１チャネル周波数への設定を行う
（ステップ１６）。
【００２４】この設定時の調整用バリキャップ１２への
印加電圧を電圧保持回路２０で記憶する（ステップ１
７）。そして、実使用時はスイッチ１９の可動接点１９
ｃを固定接点１９ａを選択するように図示しない切り替
え部から切り替え信号によって切り替える（ステップ１
８）。
印加電圧を電圧保持回路２０で記憶する（ステップ１
７）。そして、実使用時はスイッチ１９の可動接点１９
ｃを固定接点１９ａを選択するように図示しない切り替
え部から切り替え信号によって切り替える（ステップ１
８）。
【００２５】この実使用時では調整用バリキャップ１２
に調整時に際に記憶した電圧が電圧保持回路２０からの
常時印加される。したがって、回路部品の浮遊容量を考
慮して所定周波数に調整が行われることになる。すなわ
ち、慣用的なＶＣＯにおける回路部品の浮遊容量による
周波数のバラツキをトリマコンデンサで補正する調整に
代えて電気的かつ自動的に行われることになる（ステッ
プ１９）。
に調整時に際に記憶した電圧が電圧保持回路２０からの
常時印加される。したがって、回路部品の浮遊容量を考
慮して所定周波数に調整が行われることになる。すなわ
ち、慣用的なＶＣＯにおける回路部品の浮遊容量による
周波数のバラツキをトリマコンデンサで補正する調整に
代えて電気的かつ自動的に行われることになる（ステッ
プ１９）。
【００２６】このように、この実施例によれば、周波数
を調整する際に回路部品の浮遊容量を考慮して所定周波
数に調整を行うトリマコンデンサに代わる調整用バリキ
ャップ１２に回路部品の浮遊容量を補正するための印加
電圧を記憶かつ保持し、この印加電圧を実動作時に常時
印加しているため、実動作時の閉ループ制御における周
波数ロックが確実に可能な周波数に自動的に設定できる
ことになる。
を調整する際に回路部品の浮遊容量を考慮して所定周波
数に調整を行うトリマコンデンサに代わる調整用バリキ
ャップ１２に回路部品の浮遊容量を補正するための印加
電圧を記憶かつ保持し、この印加電圧を実動作時に常時
印加しているため、実動作時の閉ループ制御における周
波数ロックが確実に可能な周波数に自動的に設定できる
ことになる。
【００２７】
【発明の効果】以上の説明から明らかなように、本発明
のＰＬＬシンセサイザ装置は、閉ループ制御による所定
周波数で発振するための周波数、例えば、回路部品の浮
遊容量などによる発振周波数のバラツキを補正する電圧
可変容量素子への印加電圧を記憶し、この電圧を保持し
て動作時に電圧可変容量素子に印加しているため、慣用
的なトリマコンデンサを用いた回路部品の浮遊容量など
による発振周波数のバラツキを補正する周波数調整に代
えて、発振周波数のバラツキ補正の調整が正確、容易か
つ自動的にできるという効果を有する。
のＰＬＬシンセサイザ装置は、閉ループ制御による所定
周波数で発振するための周波数、例えば、回路部品の浮
遊容量などによる発振周波数のバラツキを補正する電圧
可変容量素子への印加電圧を記憶し、この電圧を保持し
て動作時に電圧可変容量素子に印加しているため、慣用
的なトリマコンデンサを用いた回路部品の浮遊容量など
による発振周波数のバラツキを補正する周波数調整に代
えて、発振周波数のバラツキ補正の調整が正確、容易か
つ自動的にできるという効果を有する。
【図１】本発明のＰＬＬシンセサイザ装置の実施例にお
ける構成を示すブロック図
ける構成を示すブロック図
【図２】実施例の動作における処理手順を示すフローチ
ャート
ャート
【図３】従来例のＰＬＬシンセサイザ装置の構成を示す
ブロック図
ブロック図
【図４】従来例の動作における処理手順を示すフローチ
ャート
ャート
１１ ＶＣＯ １２ 調整用バリキャップ １３ バリキャップ １４ マイクロコンピュータ １５ 分周器 １６ 基準発振器 １７ 位相比較器 １８ ＬＰＦ １９ スイッチ ２０ 電圧保持回路
フロントページの続き (56)参考文献 特開 昭57−162527（ＪＰ，Ａ) 特開 平３−169122（ＪＰ，Ａ) 特開 平１−101778（ＪＰ，Ａ) 特開 平３−159319（ＪＰ，Ａ) 特開 平３−274917（ＪＰ，Ａ) 特開 平１−305724（ＪＰ，Ａ) 特開 平４−96515（ＪＰ，Ａ) 特開 平４−252621（ＪＰ，Ａ) 特開 平５−327490（ＪＰ，Ａ) 実開 平５−53330（ＪＰ，Ｕ) 実開 平６−19327（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/18
Claims (1)
- 【請求項１】 印加される直流電圧で発振周波数を制御
する二つの電圧可変容量素子を有する発振出力信号を送
出する電圧制御発振手段と、基準周波数を発振して出力
する基準周波数発振手段と、上記電圧制御発振手段から
の発振周波数を分周する分周手段と、上記分周手段から
の分周周波数と上記基準周波数とを位相比較する位相比
較手段と、上記位相比較手段での位相差に基づいた直流
電圧を生成して上記電圧制御発振手段内のいずれか一方
の電圧可変容量素子に供給する制御電圧生成手段と、調
整時にチャネルが設定され場合上記制御電圧生成手段か
らの直流電圧を保持する電圧保持手段と、動作時には、
上記制御電圧生成手段からの直流電圧を一方の電圧可変
容量素子に印加するとともに、上記電圧保持手段で保持
した上記直流電圧を他方の電圧可変容量素子に印加する
側に切り替え、上記調整時には、チャネルが設定された
上記制御電圧生成手段からの直流電圧を上記電圧保持手
段に保持するとともに、この直流電圧を上記他方の電圧
可変容量素子に印加する側に切り替える切り替え手段
と、を備えたＰＬＬシンセサイザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00896293A JP3208887B2 (ja) | 1993-01-22 | 1993-01-22 | Ｐｌｌシンセサイザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00896293A JP3208887B2 (ja) | 1993-01-22 | 1993-01-22 | Ｐｌｌシンセサイザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224756A JPH06224756A (ja) | 1994-08-12 |
| JP3208887B2 true JP3208887B2 (ja) | 2001-09-17 |
Family
ID=11707304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00896293A Expired - Fee Related JP3208887B2 (ja) | 1993-01-22 | 1993-01-22 | Ｐｌｌシンセサイザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208887B2 (ja) |
-
1993
- 1993-01-22 JP JP00896293A patent/JP3208887B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224756A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477194A (en) | Temperature compensated PLL frequency synthesizer and high-speed frequency lock method using the same | |
| EP0202072A2 (en) | Frequency synthesizer | |
| JP2002280901A (ja) | 発振器の調整方法、および調整可能な発振器 | |
| KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
| US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
| JPS63219225A (ja) | クロック信号発生器 | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| EP0671079A1 (en) | An oscillator unit for a base station in a digital cellular radio network | |
| JP2002164786A (ja) | 端数かつ高速応答周波数シンセサイザおよび対応する周波数合成方法 | |
| JP3208887B2 (ja) | Ｐｌｌシンセサイザ装置 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH11289270A (ja) | 受信機 | |
| JP2765443B2 (ja) | 位相同期ループ回路 | |
| JPH11274951A (ja) | 小電力無線装置 | |
| JP2004080624A (ja) | 周波数シンセサイザ | |
| JPH0851336A (ja) | 自動校正可能低域通過フィルタ装置 | |
| KR950002440B1 (ko) | 전압제어발진기의 발진주파수 보상방법 | |
| JPS5823018B2 (ja) | 電子同調式受信機 | |
| JP2000323926A (ja) | 温度補償装置 | |
| KR100217418B1 (ko) | 전압제어발진기의 주파수 조정회로 | |
| JPH1070459A (ja) | 位相同期ループ・周波数シンセサイザ | |
| JPH08154050A (ja) | ゲーテッド発振器 | |
| JPH0628837Y2 (ja) | 多バンド受信機 | |
| JP2004172686A (ja) | 基準信号発生器 | |
| JPH09116429A (ja) | Ｖｃｏの発振周波数調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |