JP5145398B2 - 発振周波数制御回路 - Google Patents
発振周波数制御回路 Download PDFInfo
- Publication number
- JP5145398B2 JP5145398B2 JP2010248146A JP2010248146A JP5145398B2 JP 5145398 B2 JP5145398 B2 JP 5145398B2 JP 2010248146 A JP2010248146 A JP 2010248146A JP 2010248146 A JP2010248146 A JP 2010248146A JP 5145398 B2 JP5145398 B2 JP 5145398B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- circuit
- control voltage
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 42
- 238000001514 detection method Methods 0.000 claims description 45
- 230000032683 aging Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Description
周波数基準信号として、セシウム周波数基準発振器、ルビシウム周波数基準発振器、GPS信号による周波数同期型の基準発振器などが、放送、通信分野のシステムで利用されている。
具体的には、PLL(Phase Locked Loop)回路の位相比較のリファレンス信号、DSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)などの基準クロック信号、DA(Digital/Analog)コンバータ、AD(Analog/Digital)コンバータのサンプリングクロックとして使用される。
次に、従来のPLL回路について図6を参照しながら説明する。図6は、一般的PLL回路の構成ブロック図である。
PLL回路は、図6に示すように、外部基準信号(Fref )と1/N分周された信号を比較し、位相差信号を出力する位相比較器(Phase Comparator)32と、位相差をパルス幅の電圧で出力するチャージポンプ(Charge Pump)33と、チャージポンプ33からの出力電圧を平滑化するループフィルタ(Loop Filter)34と、ループフィルタ34からの制御電圧によって周波数を変更して希望する周波数(内部基準信号:Output Frequency)を発振出力する電圧制御機能付き水晶発振器(VCXO:Voltage Controlled Crystal Oscillator)35と、VCXO35の出力(内部基準信号)を1/Nに分周する分周器(Divider)36とを備えている。
尚、内部基準信号は、N×Fref の信号である。
PLL回路は、通信、放送装置などにおいて広く使用されている。
しかしながら、この場合、例えば、±0.5ppmの周波数安定度で動作するが、経年変化があるため、長期間性能を満足させることはできないものである。
尚、VCXOの制御電圧特性を図7に示す。図7は、電圧制御機能付き水晶発振器の制御電圧特性例を示す図である。図7において、横軸は制御電圧であり、縦軸は周波数偏差である。
図7の例のVCXOでは、制御電圧が0〜4Vであれば、動作可能であるが、4V以上では動作不能となる。
また、VCXOのフリーラン(自走)の場合の特性を図8に示す。図8は、VCXOのフリーラン特性を示す図である。
VCXOの場合でも、時間の経過に伴って、周波数偏差が上昇するため、適正な制御電圧が変化する。温度補償型の水晶発振器でも同様である。
次に、外部基準信号がルビシウムなどの高安定信号時の周波数特性を図9に示す。図9は、外部基準信号が高安定信号の場合の周波数特性を示す図である。
図9に示すように、外部基準信号がルビシウムなどの高安定信号の時は、時間が経過しても、システムで許容される周波数偏差の範囲内に収まるものである。
そして、外部基準信号が切れたときの周波数特性を図10に示す。図10は、外部基準信号が切れたときの周波数特性を示す図である。
外部基準信号が切れたときの周波数特性は、図10に示すように、接続断の時点で周波数偏差が大幅に上昇し、その後、時間経過に伴い周波数偏差が徐々に上昇し、定期校正が行われなければ、システムが許容できる周波数範囲を超えてしまうものである。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る発振周波数制御回路は、電圧制御発振器と、電圧制御発振器からの出力を分周する分周器と、外部基準信号と分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、位相比較器からの出力を平滑化して出力するループフィルタと、外部基準信号を検波する検波回路と、パルス生成の情報が入力されるとパルスを生成してループフィルタに出力するパルス生成回路と、規定の電圧情報とそれに対応するパルス生成の情報を記憶するメモリと、固定電圧を変更する調整を行う制御電圧可変回路と、位相比較器とループフィルタとの接続をオン/オフする選択スイッチと、検波回路で検出された外部基準信号のレベルが適正範囲内であれば選択スイッチをオンとし、レベルが適正範囲外であれば選択スイッチをオフとし、制御電圧可変回路からの制御電圧を選択する場合には当該制御電圧を選択する指示を、制御電圧を選択しない場合にはメモリに記憶されたパルス生成の情報をパルス生成回路に出力する制御部とを有し、選択スイッチが、制御電圧可変回路から入力される制御電圧を選択する制御信号が入力されると、位相比較器とループフィルタとの接続をオフにして当該制御電圧を選択してループフィルタに出力し、外部基準信号を選択する制御信号が入力されると、位相比較器とループフィルタとの接続をオンし、パルス生成回路からのパルスを選択する制御信号が入力されると、位相比較器とループフィルタとの接続をオフし、制御部が、検波回路で検出された外部基準信号のレベルが適正範囲内であるときに外部基準信号を選択する制御信号を出力して選択スイッチをオンとし、当該オンの状態で、レベルが適正範囲外になると、予め設定された、制御電圧可変回路からの制御電圧を選択する制御信号又はパルス生成回路からのパルスを選択する制御信号のいずれかが選択スイッチに出力可能となり、パルスを選択する制御信号に対して制御電圧を選択する制御信号を優先的に出力する発振周波数制御回路としているので、自己の周波数を補正し、高安定な基準信号の入力がなく、自走したときに、予め、外部からの固定電圧を可変にした制御電圧で発振させること、または、パルス生成回路からのパルスによる発振周波数を安定に保つようにすることの両方が利用可能となり、更に制御電圧可変回路からの制御電圧を優先できるものである。
本発明の実施の形態に係る発振周波数制御回路について図1を参照しながら説明する。図1は、本発明の実施の形態に係る発振周波数制御回路の構成ブロック図である。
本発明の実施の形態に係る発振周波数制御回路(本回路)は、図1に示すように、フィルタ11と、位相比較器12と、選択スイッチ13と、ループフィルタ14と、電圧制御発振器15と、分周器16と、検波回路17と、増幅器18と、CPU(Central Processing Unit)20と、メモリ21と、PWM(Pulse Width Modulation)回路22と、レベル検出回路23と、ADコンバータ24と、ADコンバータ25と、制御電圧可変回路26とから構成されている。
フィルタ11は、例えば、10MHzの外部基準信号を帯域制限するフィルタである。基本構成として必須ではないが、外部基準信号の高周波成分を除去する働きがある。
位相比較器12は、フィルタ11から出力された基準信号と、分周器16で分周された信号の位相を比較し、位相差信号を出力する。
尚、位相比較器12は、外部基準信号と分周信号との位相を比較して同期(ロック)を検出した場合は、CPU20にロック検出信号を出力し、非同期(アンロック)を検出した場合は、CPU20にアンロック検出信号を出力する。
CPU20は、通常、外部基準信号モード(B)となるよう切替制御信号を出力し、外部基準信号が入力されなくなった異常状態で内部電圧モード(C)を選択する切替制御信号を出力する。
電圧制御発振器15は、ループフィルタ14からの制御電圧によって周波数を変更して希望する周波数(内部基準信号)を発振出力する。
尚、電圧制御発振器(VCO)の代わりに、電圧制御付水晶発振器(VCXO)、VC−TCXO、電圧制御機能付恒温槽水晶発振器(VC−OCXO)等を用いてもよい。
検波回路17は、フィルタ11からの出力信号のレベル検波を行う。
増幅器18は、検波回路17で検波された信号を増幅する。
制御電圧情報は、レベル検出回路23で検出され、変更となった場合にメモリ21で更新され、最新の値として保持される。
ここで、電圧・PWMデューティーサイクルテーブルについて図2を参照しながら説明する。図2は、電圧・PWMデューティーサイクルテーブルの概略図である。
電圧・PWMデューティーサイクルテーブルは、図2に示すように、電圧情報に対してパルス幅を特定するためのPWMデューティーサイクル(%)が記憶されている。
従って、レベル検出回路23で検出された制御電圧情報に対応するPWMデューティーサイクルを電圧・PWMデューティーサイクルテーブルから読み取り、そのサイクルに応じたパルスをPWM回路22がループフィルタ14に出力すると、ループフィルタ14から以前と同様の制御電圧が電圧制御発振器15に出力される。
ADコンバータ24は、増幅器18から出力された外部REFの検出レベルをアナログ信号からデジタル信号に変換してCPU20に出力する。
ADコンバータ25は、レベル検出回路23からの制御電圧情報をアナログ信号からデジタル信号に変換してCPU20に入力する。
本回路における動作について説明する。
本回路は、入力部から固定電圧モード(A)選択の指示が入力されると、CPU20が、選択スイッチ13に固定電圧モード(A)選択の切替制御信号を出力して、制御電圧可変回路26からの電圧をループフィルタ14に出力する。電圧制御発振器15は、制御電圧可変回路26からの電圧を、ループフィルタ14を介して入力し、入力された電圧によって発振動作を行う。
PWM回路22は、CPU20から入力されたパルス形成の情報に従ってパルスを生成し、ループフィルタ14を介して電圧制御発振器15に制御電圧を出力する。
つまり、位相比較器12の出力に代えて、PWM回路22からの出力を用いることで、これまでの状態を引き継いで電圧制御発振器15での周波数発振を適正化できるものである。
そして、外部基準信号が得られる基地局の場合には、自己の周波数を補正し、高安定な基準信号の入力がなく、自走したときでも発振周波数を安定に保つことができ、更に、外部からの固定電圧を可変にした制御電圧で発振できる。
尚、上記本回路では、CPU20は、固定電圧モード(A)を優先的に選択するようにしているが、正常状態で外部基準信号モード(B)で選択しておき、異常状態になった場合に、予め、内部電圧モード(C)又は固定電圧モード(A)のいずれかを選択するかをCPU20若しくはメモリ21に設定しておき、異常状態で設定したいずれかのモードを選択する切替制御信号を出力するようにしてもよい。
尚、上記例では、PWM回路22から出力されるパルスを、レベル検出回路23で検出された最新の制御電圧情報に基づいて生成するようにしたが、デフォルトの電圧情報を記憶し、そのデフォルトの電圧情報に対応するPWMデューティーサイクルに基づいてパルス生成の情報を出力するようにしてもよい。
デフォルトの電圧情報を用いれば、レベル検出回路23及びADコンバータ25の部品、メモリ21内の電圧・PWMデューティーサイクルテーブルを不要とすることができる。
本回路における校正について図3を参照しながら説明する。図3は、校正時の特性を示す図である。
本回路において、図3に示すように、外部基準信号が入力されない状態で時間が経過すると、周波数偏差が徐々に上昇又は下降する。図では上昇を示している。そこで、特定のタイミングで、適正な基準信号を入力して、その後、基準信号の入力を停止すると、自走制御により周波数偏差が中心周波数に戻ってきて校正が為されるようになっている。
本回路によれば、校正時に特別な回路を接続しなくても、校正作業を行うことができる効果がある。
次に、本回路における経年変化に対する最適な制御電圧特性例を図4に示す。図4は、経年変化・制御電圧特性を示す図である。
図4に示すように、本回路においては、時間の経過と共に、最適な制御電圧が小さくなっている(但し、周波数偏差として上昇する場合を示している)。
更に、別の実施の形態(別の実施の形態2)として、本回路を上記経年変化に対応した構成とするものである。この別の実施の形態2について図5を参照しながら説明する。図5は、経年変化特性テーブルの概略図である。
本回路において、メモリ21には、電圧・PWMデューティーサイクルテーブルが格納されているが、そのテーブルの代わりに、図5の経年変化特性テーブルを利用するものである。
図5の経年変化特性テーブルは、電圧情報とPWMデューティーサイクルの関係に、更に時間のファクタを設けている。
具体的には、時間の経過に対して適正な電圧情報が設定され、更にその電圧情報に対応してPWMデューティーサイクルが設定されてテーブルとして記憶されている。
CPU20は、内部にタイマーを備え、時間の経過を測定している。
この場合、CPU20は時間経過を計測しており、校正作業のときは経年変化特性テーブルを参照して時間経過に対応した電圧値を用いて周波数制御を行う。これにより、校正作業を周波数制御回路の経年変化に対応させることができる効果がある。
Claims (2)
- 電圧制御発振器と、前記電圧制御発振器からの出力を分周する分周器と、外部基準信号と前記分周器からの出力の位相を比較し、位相差信号を出力する位相比較器と、前記位相比較器からの出力を平滑化して出力するループフィルタと、外部基準信号を検波する検波回路と、パルス生成の情報が入力されるとパルスを生成して前記ループフィルタに出力するパルス生成回路と、規定の電圧情報とそれに対応するパルス生成の情報を記憶するメモリと、固定電圧を変更する調整を行う制御電圧可変回路と、前記位相比較器と前記ループフィルタとの接続をオン/オフする選択スイッチと、前記検波回路で検出された外部基準信号のレベルが適正範囲内であれば前記選択スイッチをオンとし、前記レベルが適正範囲外であれば前記選択スイッチをオフとし、前記制御電圧可変回路からの制御電圧を選択する場合には当該制御電圧を選択する指示を、前記制御電圧を選択しない場合には前記メモリに記憶されたパルス生成の情報を前記パルス生成回路に出力する制御部とを有し、
前記選択スイッチは、前記制御電圧可変回路から入力される制御電圧を選択する制御信号が入力されると、前記位相比較器と前記ループフィルタとの接続をオフにして当該制御電圧を選択して前記ループフィルタに出力し、外部基準信号を選択する制御信号が入力されると、前記位相比較器と前記ループフィルタとの接続をオンし、前記パルス生成回路からのパルスを選択する制御信号が入力されると、前記位相比較器と前記ループフィルタとの接続をオフし、
前記制御部は、前記検波回路で検出された外部基準信号のレベルが適正範囲内であるときに前記外部基準信号を選択する制御信号を出力して前記選択スイッチをオンとし、当該オンの状態で、前記レベルが適正範囲外になると、予め設定された、前記制御電圧可変回路からの制御電圧を選択する制御信号又は前記パルス生成回路からのパルスを選択する制御信号のいずれかが前記選択スイッチに出力可能となり、前記パルスを選択する制御信号に対して前記制御電圧を選択する制御信号を優先的に出力することを特徴とする発振周波数制御回路。 - メモリに記憶された規定の電圧情報を、電圧制御発振器を制御可能な制御電圧において中心制御電圧としたことを特徴とする請求項1記載の発振周波数制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010248146A JP5145398B2 (ja) | 2010-11-05 | 2010-11-05 | 発振周波数制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010248146A JP5145398B2 (ja) | 2010-11-05 | 2010-11-05 | 発振周波数制御回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007331767A Division JP4625494B2 (ja) | 2007-12-25 | 2007-12-25 | 発振周波数制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011024274A JP2011024274A (ja) | 2011-02-03 |
JP5145398B2 true JP5145398B2 (ja) | 2013-02-13 |
Family
ID=43633826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010248146A Active JP5145398B2 (ja) | 2010-11-05 | 2010-11-05 | 発振周波数制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145398B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8446193B2 (en) * | 2011-05-02 | 2013-05-21 | National Semiconductor Corporation | Apparatus and method to hold PLL output frequency when input clock is lost |
JP5813433B2 (ja) * | 2011-09-21 | 2015-11-17 | 株式会社日立国際電気 | 無線機 |
CN105632448B (zh) * | 2016-04-01 | 2019-01-01 | 北京爱格信达科技有限公司 | 信号自动转换装置 |
CN116436459B (zh) * | 2023-06-12 | 2024-03-01 | 牛芯半导体(深圳)有限公司 | 一种校准电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60186115A (ja) * | 1984-03-06 | 1985-09-21 | Mitsubishi Electric Corp | 位相同期回路 |
JPH01307317A (ja) * | 1988-06-06 | 1989-12-12 | Mitsubishi Electric Corp | Pll回路 |
JP2644890B2 (ja) * | 1989-05-18 | 1997-08-25 | 三菱電機株式会社 | 位相同期回路 |
JPH047911A (ja) * | 1990-04-25 | 1992-01-13 | Nec Corp | 位相同期発振回路 |
JPH0470010A (ja) * | 1990-07-09 | 1992-03-05 | Nec Eng Ltd | Plo回路 |
JPH0450935U (ja) * | 1990-09-06 | 1992-04-28 | ||
JPH04343524A (ja) * | 1991-05-20 | 1992-11-30 | Casio Comput Co Ltd | Pll回路 |
JPH04369927A (ja) * | 1991-06-19 | 1992-12-22 | Hitachi Ltd | Pll発振器 |
JPH05243992A (ja) * | 1992-02-28 | 1993-09-21 | Sony Corp | Pll回路 |
JP4336014B2 (ja) * | 2000-02-15 | 2009-09-30 | 株式会社日立国際電気 | Pll発振回路 |
JP2006121171A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 周波数補正機能付きクロック供給装置 |
-
2010
- 2010-11-05 JP JP2010248146A patent/JP5145398B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011024274A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4625494B2 (ja) | 発振周波数制御回路 | |
JP4374463B2 (ja) | 発振周波数制御回路 | |
US7332979B2 (en) | Low noise reference oscillator with fast start-up | |
US8791734B1 (en) | Cascaded PLL for reducing low-frequency drift in holdover mode | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
US8698568B2 (en) | Automatic self-calibrated oscillation method and apparatus using the same | |
JP5145398B2 (ja) | 発振周波数制御回路 | |
US20160072513A1 (en) | High-reliability holdover method and topologies | |
US20070279135A1 (en) | Phase-locked loop bandwidth calibration | |
JP5027265B2 (ja) | Pll装置 | |
JP2011091583A (ja) | 周波数シンセサイザ | |
KR101364843B1 (ko) | 자동 주파수 교정회로 및 이를 포함한 주파수 합성장치 | |
JP2007295027A (ja) | スペクトラム拡散クロックジェネレータ | |
JP2004072244A (ja) | デジタルvco及びそのデジタルvcoを用いたpll回路 | |
JP4880014B2 (ja) | 周波数シンセサイザ | |
JP2004172686A (ja) | 基準信号発生器 | |
JP2000323987A (ja) | Pll回路 | |
JPH09321621A (ja) | 周波数シンセサイザ | |
JP2004179719A (ja) | 位相同期ループ装置及び位相同期ループ方法 | |
JPH1065528A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5145398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |