JP4880014B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP4880014B2 JP4880014B2 JP2009184126A JP2009184126A JP4880014B2 JP 4880014 B2 JP4880014 B2 JP 4880014B2 JP 2009184126 A JP2009184126 A JP 2009184126A JP 2009184126 A JP2009184126 A JP 2009184126A JP 4880014 B2 JP4880014 B2 JP 4880014B2
- Authority
- JP
- Japan
- Prior art keywords
- weight
- reference signal
- converter
- oscillator
- external reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 238000004260 weight control Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052792 caesium Inorganic materials 0.000 description 4
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 4
- 229910052701 rubidium Inorganic materials 0.000 description 4
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
Description
本発明は、周波数シンセサイザに係り、特に内部で使用する基準信号を電源投入直後から使用期間全体で安定化させることができる周波数シンセサイザに関する。
［先行技術の説明］
次世代移動体通信、地上デジタル放送等の基地局で用いられる周波数シンセサイザでは、基準信号に対する精度の向上や、起動特性の向上が望まれている。
基準信号源としては、セシウム（Ｃｓ）標準発振器、ルビジウム（Ｒｂ）標準発振器、ＧＰＳ信号による周波数同期型の標準発振器、恒温槽制御水晶発振器（ＯＣＸＯ）、及び温度補償水晶発振器（ＴＣＸＯ）等があり、周波数の精度が異なっている。
そのため、それぞれの用途に応じて必要な精度を満たす基準信号源が利用されている。
次世代移動体通信、地上デジタル放送等の基地局で用いられる周波数シンセサイザでは、基準信号に対する精度の向上や、起動特性の向上が望まれている。
基準信号源としては、セシウム（Ｃｓ）標準発振器、ルビジウム（Ｒｂ）標準発振器、ＧＰＳ信号による周波数同期型の標準発振器、恒温槽制御水晶発振器（ＯＣＸＯ）、及び温度補償水晶発振器（ＴＣＸＯ）等があり、周波数の精度が異なっている。
そのため、それぞれの用途に応じて必要な精度を満たす基準信号源が利用されている。
ＯＣＸＯは、温度を一定にする恒温槽を備えた水晶発振器であり、また、ＴＣＸＯは、温度による変動を補償する温度補償データをメモリに記憶しておき、温度補正を行う水晶発振器である。
［発振器の周波数安定度の目安：図６］
基準信号源として用いられる発振器の周波数安定度について図６を用いて説明する。図６は、基準信号源として用いられる発振器の周波数安定度を示す模式説明図である。
図６に示すように、一般的に、ＴＣＸＯの周波数安定度（Δｆ／ｆ）は、１０-6程度であり、ＯＣＸＯは１０-8程度、原子の共鳴現象を利用したルビジウム発振器やセシウム発振器は更に良好な周波数安定度を備えており、それぞれ１０-10、１０-12程度である。
しかし、ルビジウム発振器やセシウム発振器は高価であり、量産品に搭載することは現実的ではない。
基準信号源として用いられる発振器の周波数安定度について図６を用いて説明する。図６は、基準信号源として用いられる発振器の周波数安定度を示す模式説明図である。
図６に示すように、一般的に、ＴＣＸＯの周波数安定度（Δｆ／ｆ）は、１０-6程度であり、ＯＣＸＯは１０-8程度、原子の共鳴現象を利用したルビジウム発振器やセシウム発振器は更に良好な周波数安定度を備えており、それぞれ１０-10、１０-12程度である。
しかし、ルビジウム発振器やセシウム発振器は高価であり、量産品に搭載することは現実的ではない。
また、ＯＣＸＯは、恒温槽内部の温度が一定温度に達するまでの数分間は周波数が大きく変動してしまう。ＴＣＸＯは、安定するまでの時間が短く、立ち上がり特性は良好であるが、長期的な周波数安定度はＯＣＸＯに比べて悪い。
一方、位相雑音特性については、ＯＣＸＯのほうがＴＣＸＯよりも良好であることが知られている。
一方、位相雑音特性については、ＯＣＸＯのほうがＴＣＸＯよりも良好であることが知られている。
［関連技術］
尚、周波数シンセサイザに関する技術としては、特開平８−５６１２０号公報「基準発振器回路」（出願人：八重洲無線株式会社、特許文献１）、特開２００４−１７２６８６号公報「基準信号発生器」（出願人：日本電気エンジニアリング株式会社、特許文献２）がある。
尚、周波数シンセサイザに関する技術としては、特開平８−５６１２０号公報「基準発振器回路」（出願人：八重洲無線株式会社、特許文献１）、特開２００４−１７２６８６号公報「基準信号発生器」（出願人：日本電気エンジニアリング株式会社、特許文献２）がある。
特許文献１には、周波数シンセサイザにおいて、ＴＣＸＯとＯＣＸＯの両方を備え、それらを切り替えて基準信号として用いる基準発振器回路が記載されている。
また、特許文献２には、電圧制御型デジタル温度補償水晶発振器（ＶＣ−ＤＴＣＸＯ）と、ＯＣＸＯとを備え、それらを切り替えて基準信号として用いる基準信号発生器が記載されている。
しかしながら、特許文献１及び２は、複数の発振器からの出力についてウェイトをかけて合成したり、外部からより安定度の高い基準信号を入力する構成ではない。
また、特許文献２には、電圧制御型デジタル温度補償水晶発振器（ＶＣ−ＤＴＣＸＯ）と、ＯＣＸＯとを備え、それらを切り替えて基準信号として用いる基準信号発生器が記載されている。
しかしながら、特許文献１及び２は、複数の発振器からの出力についてウェイトをかけて合成したり、外部からより安定度の高い基準信号を入力する構成ではない。
しかしながら、従来の周波数シンセサイザでは、基準信号としてＯＣＸＯを用いた場合は立ち上がり時の安定度が悪く、ＴＣＸＯを用いた場合は立ち上がり時は早く安定するものの長期的な安定度が悪いため、電源投入直後から長期にわたる使用期間全体で良好な周波数安定度が得られないという問題点があった。
本発明は上記実状に鑑みてなされたもので、電源投入直後から長期にわたる使用期間全体で良好な周波数安定度が得られる周波数シンセサイザを提供することを目的とする。
上記従来例の問題点を解決するための本発明は、基準信号を発生する基準信号発生回路を備え、基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器と、第１及び第２のウェイト変換器からの出力を加算して基準信号として出力する加算器と、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトについて、電源投入直後は、第１のウェイトを第２のウェイトより高くして第２のウェイトを第１のウェイトより低くし、時間経過に応じて徐々に第１のウェイトを低く、第２のウェイトを高くし、一定時間経過後には、第１のウェイトを０パーセントとし、第２のウェイトを１００パーセントとするようウェイトの値を第１のウェイト変換器及び第２のウェイト変換器に出力する制御部とを有し、第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号のウェイト調整を行う第３のウェイト変換器を備え、加算器が、第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力し、制御部が、外部基準信号が入力された場合には、第１のウェイト変換器における第１のウェイト及び第２のウェイト変換器における第２のウェイトを０パーセントとするようウェイトの値を第１及び第２のウェイト変換器に出力すると共に、第３のウェイト変換器における第３のウェイトを１００パーセントとするようウェイトの値を第３のウェイト変換器に出力することを特徴としている。
また、本発明は、上記周波数シンセサイザにおいて、制御部が、外部基準信号が入力された場合に、第３のウェイト変換器における第３のウェイトを、予め設定された移行期間内に０パーセントから１００パーセントまで徐々に増加させるようウェイトの値を第３のウェイト変換器に出力すると共に、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトの和を、移行期間内に１００パーセントから０パーセントまで徐々に減少させるようウェイトの値を第１及び第２のウェイト変換器に出力することを特徴としている。
また、本発明は、上記周波数シンセサイザにおいて、電源投入からの時間に対応して、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトとを記憶する第１のテーブルと、外部基準信号の入力開始からの時間に対応して、第３のウェイト変換器における第３のウェイトと、第１のウェイトと前記第２のウェイトとの和を記憶する第２のテーブルとを備え、制御部が、外部基準信号が入力されない場合には、第１のテーブルに基づいて、第１及び第２のウェイト変換器にウェイトの値を出力し、外部基準信号が入力されると、第２のテーブルに基づいて第３のウェイト変換器にウェイトの値を出力すると共に、第２のテーブルに記憶された第１及び第２のウェイトの和を、第１のテーブルに記憶された第１のウェイトと第２のウェイトとの比に応じて分配して第１及び第２のウェイト変換器にウェイトの値を出力することを特徴としている。
また、本発明は、上記周波数シンセサイザにおいて、第１の発振器が温度補償水晶発振器であり、第２の発振器が恒温槽制御水晶発振器であることを特徴としている。
また、本発明は、基準信号を発生する基準信号発生回路を備え、基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器とを備え、第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、外部基準信号のウェイト調整を行う第３のウェイト変換器と、第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力する加算器と、電源投入時に、外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトについて、電源投入直後は、第１のウェイトを第２のウェイトより高くして第２のウェイトを第１のウェイトより低くし、時間経過に応じて徐々に第１のウェイトを低く、第２のウェイトを高くし、一定時間経過後には、第１のウェイトを０パーセントとし、第２のウェイトを１００パーセントとするようウェイトの値を第１のウェイト変換器及び第２のウェイト変換器に出力する制御部とを備えたことを特徴としている。
また、本発明は、基準信号を発生する基準信号発生回路を備え、基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器とを備え、第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、外部基準信号のウェイト調整を行う第３のウェイト変換器と、第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力する加算器と、電源投入時に、外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトについて、電源投入直後は、第１のウェイトを第２のウェイトより高くして第２のウェイトを第１のウェイトより低くし、時間経過に応じて徐々に第１のウェイトを低く、第２のウェイトを高くし、一定時間経過後には、第１のウェイトを０パーセントとし、第２のウェイトを１００パーセントとするようウェイトの値を第１のウェイト変換器及び第２のウェイト変換器に出力する制御部とを備えたことを特徴としている。
本発明によれば、基準信号を発生する基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器と、第１及び第２のウェイト変換器からの出力を加算して基準信号として出力する加算器と、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトについて、電源投入直後は、第１のウェイトを第２のウェイトより高くして第２のウェイトを第１のウェイトより低くし、時間経過に応じて徐々に第１のウェイトを低く、第２のウェイトを高くし、一定時間経過後には、第１のウェイトを０パーセントとし、第２のウェイトを１００パーセントとするようウェイトの値を第１のウェイト変換器及び第２のウェイト変換器に出力する制御部とを有し、第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号のウェイト調整を行う第３のウェイト変換器を備え、加算器が、第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力し、制御部が、外部基準信号が入力された場合には、第１のウェイト変換器における第１のウェイト及び第２のウェイト変換器における第２のウェイトを０パーセントとするようウェイトの値を第１及び第２のウェイト変換器に出力すると共に、第３のウェイト変換器における第３のウェイトを１００パーセントとするようウェイトの値を第３のウェイト変換器に出力する周波数シンセサイザとしているので、電源投入直後は第１の発振器の寄与分を大きくして短時間で周波数を安定化させると共に、第２の発振器の寄与分により第１の発振器を単独で用いるのに比べて立ち上がり時の位相雑音特性を向上させることができ、更に第２の発振器が安定する一定時間経過後は第２の発振器のみを利用することにより、電源投入直後から長期にわたる使用期間全体において安定した基準信号を供給することができ、更に、外部基準信号が入力された場合には、安定度の高い外部基準信号を最優先で出力することにより、高安定の基準信号を供給でき、ループを迅速に収束させることができる効果がある。
また、本発明によれば、制御部が、外部基準信号が入力された場合に、第３のウェイト変換器における第３のウェイトを、予め設定された移行期間内に０パーセントから１００パーセントまで徐々に増加させるようウェイトの値を第３のウェイト変換器に出力すると共に、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトの和を、移行期間内に１００パーセントから０パーセントまで徐々に減少させるようウェイトの値を第１及び第２のウェイト変換器に出力する上記周波数シンセサイザとしているので、ループが安定する前に基準信号の周波数が急激に変動して周波数シンセサイザ出力が不安定になるのを防ぐことができる効果がある。
また、本発明によれば、電源投入からの時間に対応して、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトとを記憶する第１のテーブルと、外部基準信号の入力開始からの時間に対応して、第３のウェイト変換器における第３のウェイトと、第１のウェイトと前記第２のウェイトとの和を記憶する第２のテーブルとを備え、制御部が、外部基準信号が入力されない場合には、第１のテーブルに基づいて、第１及び第２のウェイト変換器にウェイトの値を出力し、外部基準信号が入力されると、第２のテーブルに基づいて第３のウェイト変換器にウェイトの値を出力すると共に、第２のテーブルに記憶された第１及び第２のウェイトの和を、第１のテーブルに記憶された第１のウェイトと第２のウェイトとの比に応じて分配して第１及び第２のウェイト変換器にウェイトの値を出力する上記周波数シンセサイザとしているので、制御部は、簡単な処理で電源投入からの時間に応じた適切なウェイトの値を第１及び第２のウェイト変換器に出力できるとともに、外部基準信号が入力された場合には、周波数が急激に変動しない適切なウェイトの値を第１、第２、第３のウェイト変換器に容易に出力できる効果がある。
また、本発明によれば、第１の発振器が温度補償水晶発振器であり、第２の発振器が恒温槽制御水晶発振器である上記周波数シンセサイザとしているので、電源投入直後から長期にわたって基準信号の安定度が高く、位相雑音特性が良好な周波数シンセサイザを比較的安価に実現できる効果がある。
また、本発明によれば、基準信号を発生する基準信号発生回路を備え、基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器とを備え、第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、外部基準信号のウェイト調整を行う第３のウェイト変換器と、第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力する加算器と、電源投入時に、外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトについて、電源投入直後は、第１のウェイトを第２のウェイトより高くして第２のウェイトを第１のウェイトより低くし、時間経過に応じて徐々に第１のウェイトを低く、第２のウェイトを高くし、一定時間経過後には、第１のウェイトを０パーセントとし、第２のウェイトを１００パーセントとするようウェイトの値を第１のウェイト変換器及び第２のウェイト変換器に出力する制御部とを備えた周波数シンセサイザとしているので、外部基準信号の入力レベルが低い場合に、電源投入直後は第１の発振器の寄与分を大きくして短時間で周波数を安定化させると共に、第２の発振器の寄与分により第１の発振器を単独で用いるのに比べて立ち上がり時の位相雑音特性を向上させることができ、更に第２の発振器が安定する一定時間経過後は第２の発振器のみを利用することにより、電源投入直後から長期にわたる使用期間全体において安定した基準信号を供給することができる効果がある。
また、本発明によれば、基準信号を発生する基準信号発生回路を備え、基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器とを備え、第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、外部基準信号のウェイト調整を行う第３のウェイト変換器と、第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力する加算器と、電源投入時に、外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトについて、電源投入直後は、第１のウェイトを第２のウェイトより高くして第２のウェイトを第１のウェイトより低くし、時間経過に応じて徐々に第１のウェイトを低く、第２のウェイトを高くし、一定時間経過後には、第１のウェイトを０パーセントとし、第２のウェイトを１００パーセントとするようウェイトの値を第１のウェイト変換器及び第２のウェイト変換器に出力する制御部とを備えた周波数シンセサイザとしているので、外部基準信号の入力レベルが低い場合に、電源投入直後は第１の発振器の寄与分を大きくして短時間で周波数を安定化させると共に、第２の発振器の寄与分により第１の発振器を単独で用いるのに比べて立ち上がり時の位相雑音特性を向上させることができ、更に第２の発振器が安定する一定時間経過後は第２の発振器のみを利用することにより、電源投入直後から長期にわたる使用期間全体において安定した基準信号を供給することができる効果がある。
［実施の形態の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る周波数シンセサイザは、内部にＯＣＸＯとＴＣＸＯと、それぞれに対応して出力のウェイトを調整するウェイト変換器と、各ウェイト変換器からの出力を加算して基準信号としてＰＬＬ回路に出力する加算器と、各ウェイト変換器を制御する制御部とを備え、制御部が、電源投入時にはＴＣＸＯのウェイトを高くし、徐々にＯＣＸＯのウェイトを上げ、ＯＣＸＯの恒温槽が一定温度になってからはＯＣＸＯのみとするよう各ウェイト変換器を制御するものであり、電源投入時の基準信号の周波数を迅速に安定させると共に、長期的にも安定させることができるものである。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る周波数シンセサイザは、内部にＯＣＸＯとＴＣＸＯと、それぞれに対応して出力のウェイトを調整するウェイト変換器と、各ウェイト変換器からの出力を加算して基準信号としてＰＬＬ回路に出力する加算器と、各ウェイト変換器を制御する制御部とを備え、制御部が、電源投入時にはＴＣＸＯのウェイトを高くし、徐々にＯＣＸＯのウェイトを上げ、ＯＣＸＯの恒温槽が一定温度になってからはＯＣＸＯのみとするよう各ウェイト変換器を制御するものであり、電源投入時の基準信号の周波数を迅速に安定させると共に、長期的にも安定させることができるものである。
また、本発明の実施の形態に係る周波数シンセサイザは、上記構成に加えて、より安定度の高い発振器からの外部基準信号を入力可能とし、外部基準信号の出力ウェイトを調整するウェイト変換器を備え、外部基準信号が入力された場合には、制御部が、外部基準信号のウェイトを高くして優先的に出力するものであり、立ち上がり時に外部基準信号を入力すれば、精度の高い基準信号を出力でき、ＰＬＬ回路を迅速にロックさせることができるものである。
［実施の形態に係る発振器：図１］
本実施の形態に係る周波数シンセサイザの構成について図１を用いて説明する。図１は、本実施の形態に係る周波数シンセサイザ（本周波数シンセサイザ）の構成ブロック図である。
図１に示すように、本周波数シンセサイザは、基本的に、基準信号発生回路１と、位相比較器２と、ループフィルタ３と、電圧制御発振器４と、分周器５とから構成されている。
そして、位相比較器２が、基準信号発生回路１から出力される基準信号と分周器５からの分周されたシンセサイザ出力とを比較して位相差を検出して位相差信号を出力し、ループフィルタ３が位相差信号を平滑化して制御電圧を電圧制御発振器に出力し、電圧制御発振器から所定の周波数を出力させるものである。
本実施の形態に係る周波数シンセサイザの構成について図１を用いて説明する。図１は、本実施の形態に係る周波数シンセサイザ（本周波数シンセサイザ）の構成ブロック図である。
図１に示すように、本周波数シンセサイザは、基本的に、基準信号発生回路１と、位相比較器２と、ループフィルタ３と、電圧制御発振器４と、分周器５とから構成されている。
そして、位相比較器２が、基準信号発生回路１から出力される基準信号と分周器５からの分周されたシンセサイザ出力とを比較して位相差を検出して位相差信号を出力し、ループフィルタ３が位相差信号を平滑化して制御電圧を電圧制御発振器に出力し、電圧制御発振器から所定の周波数を出力させるものである。
［基準信号発生回路１：図１］
次に、本周波数シンセサイザの特徴部分である基準信号発生回路１について図１を用いて説明する。
基準信号発生回路１は、内部に恒温槽制御水晶発振器（ＯＣＸＯ）２０と、温度補償水晶発振器（ＴＣＸＯ）３０とを備え、更に外部から入力される外部基準信号をユーザの操作で入力可能とし、ＯＣＸＯ２０、ＴＣＸＯ３０、外部基準信号のウェイト比率を調整して加算し、基準信号として出力するものである。ＯＣＸＯ２０は請求項に記載した第２の発振器に相当し、ＴＣＸＯ３０は第１の発振器に相当している。
次に、本周波数シンセサイザの特徴部分である基準信号発生回路１について図１を用いて説明する。
基準信号発生回路１は、内部に恒温槽制御水晶発振器（ＯＣＸＯ）２０と、温度補償水晶発振器（ＴＣＸＯ）３０とを備え、更に外部から入力される外部基準信号をユーザの操作で入力可能とし、ＯＣＸＯ２０、ＴＣＸＯ３０、外部基準信号のウェイト比率を調整して加算し、基準信号として出力するものである。ＯＣＸＯ２０は請求項に記載した第２の発振器に相当し、ＴＣＸＯ３０は第１の発振器に相当している。
尚、内部に設けられる第１、第２の発振器は、ＴＣＸＯやＯＣＸＯに限るものではなく、第１の発振器は電源投入後に迅速に周波数偏差（Δｆ／ｆ）が安定化する特性を備え、第２の発振器は第１の発振器より安定化に時間がかかるが、電源投入後一定時間経過後は周波数安定度が第１の発振器よりも高い特性を備えている組み合わせであればよい。
ここで、外部基準信号は、例えばルビジウム発振器やセシウム発振器からの信号であり、内部に設けられているＯＣＸＯ２０，ＴＣＸＯ３０よりも高安定の発振器から出力される信号である。
また、内部のＯＣＸＯ２０，ＴＣＸＯ３０よりも高安定であれば、外部基準信号の信号源は水晶発振器であってもよい。
また、内部のＯＣＸＯ２０，ＴＣＸＯ３０よりも高安定であれば、外部基準信号の信号源は水晶発振器であってもよい。
基準信号発生回路１の構成について具体的に説明する。
図１に示すように、基準信号発生回路１は、ＣＰＵ１０と、恒温槽制御水晶発振器（ＯＣＸＯ）２０と、温度補償水晶発振器（ＴＣＸＯ）３０と、ウェイト変換器Ａ（１１）と、ウェイト変換器Ｂ（２１）と、ウェイト変換器Ｃ（３１）と、Ｄ／Ａコンバータ１２，２２，３２と、外部基準信号レベル検出回路１３と、Ａ／Ｄコンバータ１４，２４と、恒温槽温度検出部２３と、メモリ４０と、加算器４１とを備えている。
図１に示すように、基準信号発生回路１は、ＣＰＵ１０と、恒温槽制御水晶発振器（ＯＣＸＯ）２０と、温度補償水晶発振器（ＴＣＸＯ）３０と、ウェイト変換器Ａ（１１）と、ウェイト変換器Ｂ（２１）と、ウェイト変換器Ｃ（３１）と、Ｄ／Ａコンバータ１２，２２，３２と、外部基準信号レベル検出回路１３と、Ａ／Ｄコンバータ１４，２４と、恒温槽温度検出部２３と、メモリ４０と、加算器４１とを備えている。
各構成部分について説明する。
ウェイト変換器Ａ（１１）は、外部から入力される外部基準信号のウェイトをＣＰＵ１０からのウェイト値に基づいて変換して加算器４１に出力する。
ウェイト変換器Ｂ（２１）は、ＯＣＸＯ２０の出力のウェイトをＣＰＵ１０からのウェイト値に基づいて変換して加算器４１に出力する。
ウェイト変換器Ｃ（３１）は、ＴＣＸＯ３０の出力のウェイトをＣＰＵ１０からのウェイト値に基づいて変換して加算器４１に出力する。
ウェイト変換器Ａ，Ｂ，Ｃは、それぞれ、請求項に記載した第３のウェイト変換器、第２のウェイト変換器、第１のウェイト変換器に相当し、ウェイト変換器Ａ，Ｂ，Ｃにおけるウェイト値は、それぞれ、請求項の、第３、第２、第１のウェイトに相当する。
加算器４１は、ウェイト変換器Ａ，Ｂ，Ｃからの出力を加算して基準信号として位相比較器２に出力する。
ウェイト変換器Ａ（１１）は、外部から入力される外部基準信号のウェイトをＣＰＵ１０からのウェイト値に基づいて変換して加算器４１に出力する。
ウェイト変換器Ｂ（２１）は、ＯＣＸＯ２０の出力のウェイトをＣＰＵ１０からのウェイト値に基づいて変換して加算器４１に出力する。
ウェイト変換器Ｃ（３１）は、ＴＣＸＯ３０の出力のウェイトをＣＰＵ１０からのウェイト値に基づいて変換して加算器４１に出力する。
ウェイト変換器Ａ，Ｂ，Ｃは、それぞれ、請求項に記載した第３のウェイト変換器、第２のウェイト変換器、第１のウェイト変換器に相当し、ウェイト変換器Ａ，Ｂ，Ｃにおけるウェイト値は、それぞれ、請求項の、第３、第２、第１のウェイトに相当する。
加算器４１は、ウェイト変換器Ａ，Ｂ，Ｃからの出力を加算して基準信号として位相比較器２に出力する。
ＣＰＵ１０は、請求項に記載した制御部に相当し、ウェイト変換器Ａ，Ｂ，Ｃでのウェイトを制御するウェイト値を出力する。これにより、本周波数シンセサイザでは外部基準信号、ＯＣＸＯ２０、ＴＣＸＯ３０の出力を適切に重み付けして加算することにより、周波数安定度が高く、位相雑音特性の優れた基準信号を出力するものである。ＣＰＵ１０の処理については後で具体的に説明する。
Ｄ／Ａコンバータ１２，２２，３２は、ＣＰＵ１０からのウェイト値をアナログ信号に変換して、それぞれ、ウェイト変換器Ａ，Ｂ，Ｃに出力する。
外部基準信号レベル検出回路１３は、外部基準信号の入力レベル（アナログ）を検出する。尚、外部基準信号は、システムで要求される周波数安定度により、入力する場合としない場合があり、入力のオン／オフはスイッチ等によりユーザが手動で切り替えるようにしている。
Ａ／Ｄコンバータ１４は、アナログ信号の入力レベルをデジタルの入力レベルに変換する。
そして、ＣＰＵ１０は、Ａ／Ｄコンバータ１４からの外部基準信号レベルが一定レベル以上となった場合に、外部基準信号が入力されたと判断する。
外部基準信号レベル検出回路１３は、外部基準信号の入力レベル（アナログ）を検出する。尚、外部基準信号は、システムで要求される周波数安定度により、入力する場合としない場合があり、入力のオン／オフはスイッチ等によりユーザが手動で切り替えるようにしている。
Ａ／Ｄコンバータ１４は、アナログ信号の入力レベルをデジタルの入力レベルに変換する。
そして、ＣＰＵ１０は、Ａ／Ｄコンバータ１４からの外部基準信号レベルが一定レベル以上となった場合に、外部基準信号が入力されたと判断する。
恒温槽温度検出部２３は、ＯＣＸＯ２０の恒温槽の温度を検出し、Ａ／Ｄコンバータ２４にアナログ信号の温度信号を出力する。
Ａ／Ｄコンバータ２４は、アナログ信号の温度信号をデジタルの温度データに変換する。
メモリ４０は、ＣＰＵ１０におけるウェイト制御の基準となる基本ウェイトテーブルと外部基準信号ウェイトテーブルの２種類のウェイトテーブルを記憶している。ウェイトテーブルについては後で説明する。
本周波数シンセサイザでは、予めシミュレーション又は実験により求められた電源投入時からの時間とＯＣＸＯ２０及びＴＣＸＯ３０の周波数安定度の関係に基づいて基本ウェイトテーブルを生成して、メモリ４０に記憶しておく。
また、恒温槽温度検出部２３を利用したウェイト制御の応用例については後述する。
Ａ／Ｄコンバータ２４は、アナログ信号の温度信号をデジタルの温度データに変換する。
メモリ４０は、ＣＰＵ１０におけるウェイト制御の基準となる基本ウェイトテーブルと外部基準信号ウェイトテーブルの２種類のウェイトテーブルを記憶している。ウェイトテーブルについては後で説明する。
本周波数シンセサイザでは、予めシミュレーション又は実験により求められた電源投入時からの時間とＯＣＸＯ２０及びＴＣＸＯ３０の周波数安定度の関係に基づいて基本ウェイトテーブルを生成して、メモリ４０に記憶しておく。
また、恒温槽温度検出部２３を利用したウェイト制御の応用例については後述する。
［ＯＣＸＯ，ＴＣＸＯの安定度：図２］
次に、本周波数シンセサイザに用いられるＯＣＸＯ，ＴＣＸＯの周波数安定度の特性について図２を用いて説明する。図２は、ＯＣＸＯ，ＴＣＸＯの周波数安定度の特性を示す模式説明図である。
図２に示すように、電源投入時の時刻を０とすると、ＯＣＸＯは、電源投入後、しばらくの間は周波数安定度（Δｆ／ｆ）は良好ではなく、時刻ｔ2で恒温槽の温度が十分上昇して一定温度になると周波数安定度は良好となる。尚、本模式図の例では、目標とする周波数安定度（Δｆ／ｆ）を０として、全てプラス側で表している（ＯＣＸＯ、ＴＣＸＯによっては実際にはマイナス側から始まる特性を持つものもある）。ＴＣＸＯは、電源投入後、短い時間で安定するものの、時刻ｔ1以降はＯＣＸＯよりも不安定となってしまう。
次に、本周波数シンセサイザに用いられるＯＣＸＯ，ＴＣＸＯの周波数安定度の特性について図２を用いて説明する。図２は、ＯＣＸＯ，ＴＣＸＯの周波数安定度の特性を示す模式説明図である。
図２に示すように、電源投入時の時刻を０とすると、ＯＣＸＯは、電源投入後、しばらくの間は周波数安定度（Δｆ／ｆ）は良好ではなく、時刻ｔ2で恒温槽の温度が十分上昇して一定温度になると周波数安定度は良好となる。尚、本模式図の例では、目標とする周波数安定度（Δｆ／ｆ）を０として、全てプラス側で表している（ＯＣＸＯ、ＴＣＸＯによっては実際にはマイナス側から始まる特性を持つものもある）。ＴＣＸＯは、電源投入後、短い時間で安定するものの、時刻ｔ1以降はＯＣＸＯよりも不安定となってしまう。
そこで、本周波数シンセサイザでは、電源投入直後にはＴＣＸＯのウェイトを１００％として、立ち上がり時に迅速に基準信号の周波数を安定させ、徐々にＴＣＸＯのウェイトを減らしてＯＣＸＯのウェイトを増加させ、ＯＣＸＯの安定度がＴＣＸＯを上回る頃にはＯＣＸＯのウェイトを１００％とするよう、ウェイト変換器Ｂ，Ｃを制御する。
つまり、電源投入後、時刻ｔ1までのＴ1区間においては、ＴＣＸＯのウェイトを１００％から徐々に減らし、ＯＣＸＯのウェイトを０パーセントから徐々に増やして１００パーセントとし、Ｔ2区間（時刻ｔ1以降）では、そのままＯＣＸＯのウェイトを１００％とする。その結果、本実施の形態の周波数シンセサイザの基準信号は点線で示したようになる。
本周波数シンセサイザでは、後述する基本ウェイトテーブルに基づいて、電源投入後からＴ1が経過するまでは、時間に応じたウェイト制御を行う。
本周波数シンセサイザでは、後述する基本ウェイトテーブルに基づいて、電源投入後からＴ1が経過するまでは、時間に応じたウェイト制御を行う。
このように、Ｔ1区間において、ウェイト調整を行いながらＴＣＸＯとＯＣＸＯを併用することにより、ＯＣＸＯが十分安定するまでの間はＴＣＸＯの寄与分を大きくして周波数安定度を向上させつつ、ＯＣＸＯの寄与分によってＴＣＸＯ単体とした場合に比べて位相雑音特性を向上させることができるものである。
また、本周波数シンセサイザでは、Ｔ1区間において周波数安定度があまりよくない場合や、ループを早く収束させたい場合に、ユーザからの指示（手動による外部基準信号源接続）で外部基準信号を入力できるようにしている。
外部基準信号が入力された場合には、外部基準信号のウェイトを１００％とし、ＯＣＸＯ，ＴＣＸＯのウェイトはいずれも０％とする。
外部基準信号が入力された場合には、外部基準信号のウェイトを１００％とし、ＯＣＸＯ，ＴＣＸＯのウェイトはいずれも０％とする。
但し、外部基準信号入力による急激な基準周波数の変動を防ぐために、外部基準信号の入力開始から一定の微小時間が経過するまでは移行期間として、外部基準信号のウェイトを徐々に増加させるよう、ウェイト変換器Ａ，Ｂ，Ｃを制御する。ここでは、微小時間をＴ4としている。Ｔ4区間のウェイト制御については後述する外部基準信号ウェイトテーブルに基づいて行われる。
図２の例では、時刻ｔ3で外部基準信号が入力開始されると、時刻ｔ4までのＴ4区間で外部基準信号のウェイトを０％から１００％となるよう徐々に変化させる。Ｔ4区間終了後は、外部基準信号のウェイトを１００％とする。
そして、ユーザからの指示（手動による外部基準信号源接続切断）で外部信号の入力が無くなると、ＣＰＵ１０は、基本ウェイトテーブルを参照して、電源投入時からの時間に応じたウェイト制御を行うようになっている。
そして、ユーザからの指示（手動による外部基準信号源接続切断）で外部信号の入力が無くなると、ＣＰＵ１０は、基本ウェイトテーブルを参照して、電源投入時からの時間に応じたウェイト制御を行うようになっている。
［外部基準信号が入力されない場合の動作：図１，２］
ＣＰＵ１０は、電源投入後、計時を開始し、それと共に定期的にＡ／Ｄコンバータ１４からの外部基準信号レベルに基づいて、外部基準信号の入力の有無を判断する。そして、外部基準信号が入力されていなければ、基本ウェイトテーブルを参照しながら、定期的にＤ／Ａコンバータ２２にＯＣＸＯのウェイト値を出力し、Ｄ／Ａコンバータ３２にＴＣＸＯのウェイト値を出力する。
各ウェイト値は、Ｄ／Ａ変換されて、ウェイト変換器Ｂとウェイト変換器Ｃにそれぞれ入力され、ＯＣＸＯ２０及びＴＣＸＯ３０の出力がウェイト変換されて、基本ウェイトテーブルで設定されたウェイト比で加算器４１に入力され、加算されて基準信号として出力される。
ＣＰＵ１０は、電源投入後、計時を開始し、それと共に定期的にＡ／Ｄコンバータ１４からの外部基準信号レベルに基づいて、外部基準信号の入力の有無を判断する。そして、外部基準信号が入力されていなければ、基本ウェイトテーブルを参照しながら、定期的にＤ／Ａコンバータ２２にＯＣＸＯのウェイト値を出力し、Ｄ／Ａコンバータ３２にＴＣＸＯのウェイト値を出力する。
各ウェイト値は、Ｄ／Ａ変換されて、ウェイト変換器Ｂとウェイト変換器Ｃにそれぞれ入力され、ＯＣＸＯ２０及びＴＣＸＯ３０の出力がウェイト変換されて、基本ウェイトテーブルで設定されたウェイト比で加算器４１に入力され、加算されて基準信号として出力される。
［外部基準信号が入力された場合の動作：図１，２］
ＣＰＵ１０が、Ａ／Ｄコンバータ１４からの外部基準信号レベルに基づいて外部基準信号の入力を認識した場合には、外部基準信号のウェイトを徐々に増加させ、移行期間であるＴ4区間終了後に、ＯＣＸＯ及びＴＣＸＯのウェイトをいずれも０％とし、外部基準信号のウェイトを１００％とするよう、Ｄ／Ａコンバータ１２，２２，３２にウェイト値を出力する。
外部基準信号は安定度が最も高いので、外部基準信号が入力された場合にはこれを最優先して、迅速に基準周波数及びシンセサイザ出力を安定させるものである。Ｔ4区間のウェイト制御については後述する。
ＣＰＵ１０が、Ａ／Ｄコンバータ１４からの外部基準信号レベルに基づいて外部基準信号の入力を認識した場合には、外部基準信号のウェイトを徐々に増加させ、移行期間であるＴ4区間終了後に、ＯＣＸＯ及びＴＣＸＯのウェイトをいずれも０％とし、外部基準信号のウェイトを１００％とするよう、Ｄ／Ａコンバータ１２，２２，３２にウェイト値を出力する。
外部基準信号は安定度が最も高いので、外部基準信号が入力された場合にはこれを最優先して、迅速に基準周波数及びシンセサイザ出力を安定させるものである。Ｔ4区間のウェイト制御については後述する。
尚、外部基準信号の入力／切断は、ユーザの操作によって行われ、外部基準信号入力時にはまだ周波数が不安定であるため、移行期間としてＴ4区間で特別なウェイト制御を行うが、外部基準信号の入力でループが収束した後は、外部基準信号を切断してＯＣＸＯ２０とＴＣＸＯ３０の組み合わせ（又はＯＣＸＯ２０のみ）に移行しても、周波数が大きく変動してしまうことはない。
［基本ウェイトテーブル：図３］
次に、メモリ４０に記憶されているウェイトテーブルの内、基本ウェイトテーブルについて図３を用いて説明する。図３は、基本ウェイトテーブルの模式説明図である。尚、基本ウェイトテーブルは、請求項に記載した第１のテーブルに相当している。
基本ウェイトテーブルは、ウェイト制御の基準となるものであり、ＣＰＵ１０が、ＯＣＸＯ２０のウェイト調整を行うウェイト変換器Ｂ（２１）と、ＴＣＸＯ３０のウェイト調整を行うウェイト変換器Ｃ（３１）のウェイト値を記憶している。また、基本ウェイトテーブルの各数値は、ＯＣＸＯ２０が標準的な温度遷移で温度上昇した場合に合わせて決められている。ＯＣＸＯが安定するまでの時間が長い場合には、Ｔ1は大きくなる。
次に、メモリ４０に記憶されているウェイトテーブルの内、基本ウェイトテーブルについて図３を用いて説明する。図３は、基本ウェイトテーブルの模式説明図である。尚、基本ウェイトテーブルは、請求項に記載した第１のテーブルに相当している。
基本ウェイトテーブルは、ウェイト制御の基準となるものであり、ＣＰＵ１０が、ＯＣＸＯ２０のウェイト調整を行うウェイト変換器Ｂ（２１）と、ＴＣＸＯ３０のウェイト調整を行うウェイト変換器Ｃ（３１）のウェイト値を記憶している。また、基本ウェイトテーブルの各数値は、ＯＣＸＯ２０が標準的な温度遷移で温度上昇した場合に合わせて決められている。ＯＣＸＯが安定するまでの時間が長い場合には、Ｔ1は大きくなる。
図３に示すように、基本ウェイトテーブルでは、電源投入からの時間と、ＯＣＸＯ２０（ウェイト変換器Ｂ）及びＴＣＸＯ３０（ウェイト変換器Ｃ）のそれぞれのウェイト値が記憶されている。
電源投入時には、上述したようにＯＣＸＯが０％、ＴＣＸＯが１００％であり、Ｔ1ではＯＣＸＯが１００％、ＴＣＸＯが０％である。その間は、徐々に変化するように設定されている。
経過時間に応じてうウェイト制御を行うのは、基本的には電源投入後Ｔ1までであり、Ｔ1以降はＯＣＸＯが安定しているため、Ｔ1経過時のウェイトのままＯＣＸＯを１００％とする。
電源投入時には、上述したようにＯＣＸＯが０％、ＴＣＸＯが１００％であり、Ｔ1ではＯＣＸＯが１００％、ＴＣＸＯが０％である。その間は、徐々に変化するように設定されている。
経過時間に応じてうウェイト制御を行うのは、基本的には電源投入後Ｔ1までであり、Ｔ1以降はＯＣＸＯが安定しているため、Ｔ1経過時のウェイトのままＯＣＸＯを１００％とする。
［外部基準信号ウェイトテーブル：図４］
次に、メモリ４０に記憶されている外部基準信号ウェイトテーブルについて図４を用いて説明する。図４は、外部基準信号ウェイトテーブルの模式説明図である。尚、外部基準信号ウェイトテーブルは、請求項に記載した第２のテーブルに相当している。
外部基準信号ウェイトテーブルは、外部基準信号が入力された場合の移行期間であるＴ4区間におけるウェイト制御の基準となるテーブルである。
尚、移行期間Ｔ4は、外部基準信号の周波数安定度と、ＴＣＸＯ及びＯＣＸＯの周波数安定度との関係に加えて、シンセサイザとして周波数同期を行う時間（ＰＬＬループが収束する時間）により決定される。
図４に示すように、外部基準信号ウェイトテーブルは、外部基準信号の入力検出時から時間Ｔ4が経過するまでの外部基準信号（ウェイト変換器Ａ）のウェイトと、ＯＣＸＯ及びＴＣＸＯの合計のウェイトをそれぞれ記憶しているものである。
次に、メモリ４０に記憶されている外部基準信号ウェイトテーブルについて図４を用いて説明する。図４は、外部基準信号ウェイトテーブルの模式説明図である。尚、外部基準信号ウェイトテーブルは、請求項に記載した第２のテーブルに相当している。
外部基準信号ウェイトテーブルは、外部基準信号が入力された場合の移行期間であるＴ4区間におけるウェイト制御の基準となるテーブルである。
尚、移行期間Ｔ4は、外部基準信号の周波数安定度と、ＴＣＸＯ及びＯＣＸＯの周波数安定度との関係に加えて、シンセサイザとして周波数同期を行う時間（ＰＬＬループが収束する時間）により決定される。
図４に示すように、外部基準信号ウェイトテーブルは、外部基準信号の入力検出時から時間Ｔ4が経過するまでの外部基準信号（ウェイト変換器Ａ）のウェイトと、ＯＣＸＯ及びＴＣＸＯの合計のウェイトをそれぞれ記憶しているものである。
図４の例では、外部基準信号の入力検出時（時間０）は外部基準信号のウェイトを０％、ＯＣＸＯ＋ＴＣＸＯのウェイトを１００％とし、時間Ｔ4まで時刻に比例してウェイトを変化させ、徐々に外部基準信号の割合を上げていって、Ｔ4以降では外部基準信号のウェイトを１００％、ＯＣＸＯ＋ＴＣＸＯのウェイトを０％としている。
これにより、外部基準信号を入力した場合に、徐々に外部基準信号に切り替えることができ、急激な基準周波数の変動が発生するのを防ぐことができ、また、外部基準信号に移行した後は、ユーザによって切断されるまで外部基準信号を優先して基準信号として出力し続け、迅速にシンセサイザ出力を安定化させることができるものである。
Ｔ4区間のウェイト制御について具体的に説明する。
例えば、外部基準信号の入力検出からＴ4／２が経過した時点では、外部基準信号とＯＣＸＯ＋ＴＣＸＯのウェイトは共に５０％となっている。つまり、この時点では、外部基準信号のウェイトは５０％であり、ＯＣＸＯとＴＣＸＯのウェイトは合計で５０％である。ＯＣＸＯとＴＣＸＯのウェイトは、当該時点の電源投入時からの経過時間に基づいて、図３に示した基本ウェイトテーブルで設定されたウェイト比で分配される。
つまり、外部基準信号が入力された後、Ｔ4までのＯＣＸＯとＴＣＸＯのウェイトは、どちらも、外部基準信号ウェイトテーブルのウェイト値×基本ウェイトテーブルのウェイト値となる。
例えば、外部基準信号の入力検出からＴ4／２が経過した時点では、外部基準信号とＯＣＸＯ＋ＴＣＸＯのウェイトは共に５０％となっている。つまり、この時点では、外部基準信号のウェイトは５０％であり、ＯＣＸＯとＴＣＸＯのウェイトは合計で５０％である。ＯＣＸＯとＴＣＸＯのウェイトは、当該時点の電源投入時からの経過時間に基づいて、図３に示した基本ウェイトテーブルで設定されたウェイト比で分配される。
つまり、外部基準信号が入力された後、Ｔ4までのＯＣＸＯとＴＣＸＯのウェイトは、どちらも、外部基準信号ウェイトテーブルのウェイト値×基本ウェイトテーブルのウェイト値となる。
例えば、外部基準信号の入力開始が早く、外部基準信号の入力検出からＴ4／２が経過した時点が、電源投入後Ｔ1／４であった場合には、
ＯＣＸＯのウェイトは、０．５×０．１２５×１００＝６．２５％ となり、
ＴＣＸＯのウェイトは、０．５×０．８７５×１００＝４３．７５％ となる。
ＯＣＸＯのウェイトは、０．５×０．１２５×１００＝６．２５％ となり、
ＴＣＸＯのウェイトは、０．５×０．８７５×１００＝４３．７５％ となる。
また、外部基準信号の入力開始がもっと遅く、外部基準信号の入力検出からＴ4／２が経過した時点が、電源投入後Ｔ1／２であった場合には、
ＯＣＸＯのウェイトは、０．５×０．２５×１００＝１２．５％ となり、
ＴＣＸＯのウェイトは、０．５×０．７５×１００＝３７．５％ となる。
いずれの場合も、ＯＣＸＯとＴＣＸＯのウェイトの合計は５０％である。
ＯＣＸＯのウェイトは、０．５×０．２５×１００＝１２．５％ となり、
ＴＣＸＯのウェイトは、０．５×０．７５×１００＝３７．５％ となる。
いずれの場合も、ＯＣＸＯとＴＣＸＯのウェイトの合計は５０％である。
そして、外部基準信号の入力が無くなると、ＣＰＵ１０は、再び図３の基本ウェイトテーブルを参照して、その時点（電源投入時からの時間）に応じたウェイト値でＯＣＸＯとＴＣＸＯのウェイトを制御する。
［電源投入時のウェイト制御の処理：図５］
次に、ＣＰＵ１０における電源投入時のウェイト制御の処理について図５を用いて説明する。図５は、ＣＰＵ１０における電源投入時のウェイト制御の処理を示すフローチャートである。
図５に示すように、ＣＰＵ１０は、電源が投入されるとＴ1の計時を開始し（１００）、基本ウェイトテーブルを参照して、ＯＣＸＯ２０，ＴＣＸＯ３０のウェイト制御を行う（１０２）。
次に、ＣＰＵ１０における電源投入時のウェイト制御の処理について図５を用いて説明する。図５は、ＣＰＵ１０における電源投入時のウェイト制御の処理を示すフローチャートである。
図５に示すように、ＣＰＵ１０は、電源が投入されるとＴ1の計時を開始し（１００）、基本ウェイトテーブルを参照して、ＯＣＸＯ２０，ＴＣＸＯ３０のウェイト制御を行う（１０２）。
そして、ＣＰＵ１０は、Ｔ1が経過したか否かを判断し、Ｔ1が経過した場合には（Yesの場合）、その時点のウェイト（ＯＣＸＯが１００％、ＴＣＸＯが０％）を保持し、処理を終了する。
また、処理１０４でＴ1が経過していなかった場合には（Noの場合）、ＣＰＵ１０は、Ａ／Ｄコンバータ１４からの外部基準信号レベルに基づいて外部基準信号の入力が検出されたか否かを判断し（１１０）、外部基準信号の入力が検出されていなければ（Noの場合）、処理１０２に移行して基本ウェイトテーブルに基づく制御を行う。
また、処理１１０で外部基準信号の入力が検出された場合には（Yesの場合）、ＣＰＵ１０はＴ4区間の計時を開始し（１１２）、外部基準信号ウェイトテーブルと基本ウェイトテーブルの両方を参照して、外部基準信号とＯＣＸＯとＴＣＸＯのウェイト制御を行う（１１４）。
そして、ＣＰＵ１０は、Ｔ4が経過したか否かを判断し（１１６）、経過していない場合には（Noの場合）、処理１１４に移行して徐々に外部基準信号のウェイトを増加させる制御を行う。
また、処理１１６でＴ4が経過した場合には（Yesの場合）、外部基準信号のウェイトは１００％、ＯＣＸＯとＴＣＸＯは０％となっており、ＣＰＵ１０は、外部基準信号の入力が切断されたか否かを判断し（１１８）、切断されていない場合（Noの場合）には、処理１１４に移行する。つまり、Ｔ4区間が終了した後は、外部基準信号の入力が継続している限り、外部基準信号のウェイトは１００％で保持する。
処理１１８で、外部基準信号の入力が切断されている場合には（Yesの場合）、ＣＰＵ１０は、処理１０２に移行して、基本ウェイトテーブルに基づく制御を行う。
このようにして、ＣＰＵ１０における電源投入時のウェイト制御の処理が行われるものである。
また、処理１１６でＴ4が経過した場合には（Yesの場合）、外部基準信号のウェイトは１００％、ＯＣＸＯとＴＣＸＯは０％となっており、ＣＰＵ１０は、外部基準信号の入力が切断されたか否かを判断し（１１８）、切断されていない場合（Noの場合）には、処理１１４に移行する。つまり、Ｔ4区間が終了した後は、外部基準信号の入力が継続している限り、外部基準信号のウェイトは１００％で保持する。
処理１１８で、外部基準信号の入力が切断されている場合には（Yesの場合）、ＣＰＵ１０は、処理１０２に移行して、基本ウェイトテーブルに基づく制御を行う。
このようにして、ＣＰＵ１０における電源投入時のウェイト制御の処理が行われるものである。
［ウェイト制御の応用例］
次に、ウェイト制御の応用例について説明する。
応用例は、ＣＰＵ１０が、恒温槽温度検出部２３からの温度情報に基づいて、基本ウェイトテーブルの値を微調整してウェイト制御するものである。
応用例では、予め実験的に求めた電源投入からの時間と恒温槽温度との標準的な関係（標準的な温度遷移）をメモリ４０に記憶しておき、ＣＰＵ１０は、電源投入後、恒温槽温度検出部２３からの温度情報を標準的な温度遷移と比較して、ＯＣＸＯ２０の恒温槽の温度が標準より早く上昇している場合や、標準より遅い場合に、基本ウェイトテーブルのウェイト値を調整して出力するようにしている。
次に、ウェイト制御の応用例について説明する。
応用例は、ＣＰＵ１０が、恒温槽温度検出部２３からの温度情報に基づいて、基本ウェイトテーブルの値を微調整してウェイト制御するものである。
応用例では、予め実験的に求めた電源投入からの時間と恒温槽温度との標準的な関係（標準的な温度遷移）をメモリ４０に記憶しておき、ＣＰＵ１０は、電源投入後、恒温槽温度検出部２３からの温度情報を標準的な温度遷移と比較して、ＯＣＸＯ２０の恒温槽の温度が標準より早く上昇している場合や、標準より遅い場合に、基本ウェイトテーブルのウェイト値を調整して出力するようにしている。
例えば、図３の基本ウェイトテーブルでは、電源投入からＴ2／２が経過した時点のウェイトは、ＯＣＸＯのウェイトが２５％、ＴＣＸＯのウェイトが７５％となっており、ＣＰＵ１０は、恒温槽温度検出部２３で検出された温度と、標準的な温度遷移における当該時点の温度（標準温度）との差が一定範囲であれば基本ウェイトテーブルの値をそのまま出力する。
また、運用時の温度上昇が標準の温度遷移に比べて早く、恒温槽温度検出部２３で検出された温度が標準温度より高かった場合には、例えば、ＯＣＸＯのウェイトを３０％とし、ＴＣＸＯのウェイトを７０％とする。
逆に、検出された温度が標準温度より低かった場合には、例えば、ＯＣＸＯのウェイトを２０％とし、ＴＣＸＯのウェイトを８０％とすることが考えられる。
逆に、検出された温度が標準温度より低かった場合には、例えば、ＯＣＸＯのウェイトを２０％とし、ＴＣＸＯのウェイトを８０％とすることが考えられる。
ウェイト値の調整は、例えば、ＣＰＵ１０において恒温槽の温度と標準温度との差に応じた係数を算出し、当該係数を基本ウェイトテーブルのウェイト値に乗算してＯＣＸＯのウェイトを求めればよい。
このようにすれば、恒温槽の温度状態に応じてＯＣＸＯのウェイトを微調整することができ、ＯＣＸＯが早く安定した場合には早めにＯＣＸＯに移行させることができ、また、ＯＣＸＯの恒温槽の温度上昇が遅くなってしまった場合には、ＯＣＸＯへの移行を遅らせて、安定した基準信号を出力できるものである。
このようにすれば、恒温槽の温度状態に応じてＯＣＸＯのウェイトを微調整することができ、ＯＣＸＯが早く安定した場合には早めにＯＣＸＯに移行させることができ、また、ＯＣＸＯの恒温槽の温度上昇が遅くなってしまった場合には、ＯＣＸＯへの移行を遅らせて、安定した基準信号を出力できるものである。
［実施の形態の効果］
本発明の実施の形態に係る周波数シンセサイザによれば、基準信号発生回路１に、ＯＣＸＯ２０と、ＴＣＸＯ３０と、それぞれの出力に対してウェイト調整を行うウェイト変換器２１，３１と、各ウェイト変換器からの出力を加算して基準信号として出力する加算器４１を備え、ＣＰＵ１０が、電源投入時にはＴＣＸＯ３０のウェイトを１００％、ＯＣＸＯ２０のウェイトを０％とし、徐々にＯＣＸＯ２０のウェイトを上げて、予め設定された一定時間後にＴＣＸＯ３０のウェイトを０％、ＯＣＸＯ２０のウェイトを１００％とするようにウェイト変換器Ｂ，Ｃを制御する周波数シンセサイザとしているので、ＯＣＸＯ２０の恒温槽が十分加熱されるまでの間はＴＣＸＯ３０とＯＣＸＯ２０を併用して基準信号を生成でき、電源投入時に早く周波数を安定させることができ、また、恒温槽加熱後はＯＣＸＯ２０のみとして長期にわたって良好な周波数安定度を保つことができる効果がある。
本発明の実施の形態に係る周波数シンセサイザによれば、基準信号発生回路１に、ＯＣＸＯ２０と、ＴＣＸＯ３０と、それぞれの出力に対してウェイト調整を行うウェイト変換器２１，３１と、各ウェイト変換器からの出力を加算して基準信号として出力する加算器４１を備え、ＣＰＵ１０が、電源投入時にはＴＣＸＯ３０のウェイトを１００％、ＯＣＸＯ２０のウェイトを０％とし、徐々にＯＣＸＯ２０のウェイトを上げて、予め設定された一定時間後にＴＣＸＯ３０のウェイトを０％、ＯＣＸＯ２０のウェイトを１００％とするようにウェイト変換器Ｂ，Ｃを制御する周波数シンセサイザとしているので、ＯＣＸＯ２０の恒温槽が十分加熱されるまでの間はＴＣＸＯ３０とＯＣＸＯ２０を併用して基準信号を生成でき、電源投入時に早く周波数を安定させることができ、また、恒温槽加熱後はＯＣＸＯ２０のみとして長期にわたって良好な周波数安定度を保つことができる効果がある。
また、本周波数シンセサイザによれば、上記構成に加えてより安定度の高い外部基準信号を入力可能とし、外部基準信号のウェイトを調整するウェイト変換器Ａ（１１）と、外部基準信号の入力レベルを検出する外部基準信号レベル検出回路１３とを備え、ＣＰＵ１０が、外部基準信号が入力された場合には、外部基準信号のウェイトを１００％とし、ＯＣＸＯ２０とＴＣＸＯ３０のウェイトを０％とするようウェイト変換器Ａ，Ｂ，Ｃを制御する周波数シンセサイザとしているので、高精度の外部基準信号が入力された場合には、外部基準信号を優先して基準信号として出力でき、立ち上がり時に迅速に基準信号を安定化させて、ＰＬＬのループを迅速に収束させることができる効果がある。
また、本周波数シンセサイザによれば、ＣＰＵ１０が、外部基準信号の入力があった場合に、直ちに外部基準信号に切り替えるのではなく、移行期間Ｔ4の間に徐々に外部基準信号のウェイトを上げていき、Ｔ4の終わりには外部基準信号のウェイトが１００％になるよう制御しているので、周波数の急激な変動を防ぐことができる効果がある。
更に、ＣＰＵ１０が、ＴＣＸＯ３０のウェイトが０％になった場合には、ＴＣＸＯ３０及びウェイト変換器Ｃ（３１）への電源供給を停止するよう電源回路を制御するようにしてもよく、これにより消費電力を大幅に低減できるものである。
また、本周波数シンセサイザによれば、ＣＰＵ１０が、恒温槽温度検出部２３からの温度情報を、記憶されている標準の温度と比較して、差が一定範囲より大きい場合には、標準より温度が高ければＯＣＸＯのウェイト値を上げ、低ければＯＣＸＯのウェイトを下げるよう、基本ウェイトテーブルの値を調整して出力するようにしているので、恒温槽の温度状態に応じてＯＣＸＯのウェイトを微調整することができ、一層安定した基準信号を出力できるものである。
本発明は、基準信号を、電源投入直後から使用期間全体で安定させることができる周波数シンセサイザに適している。
１…基準信号発生回路、 ２…位相比較器、 ３…ループフィルタ、 ４…電圧制御発振器、 ５…分周器、 １０…ＣＰＵ、 ２０…恒温槽制御水晶発振器（ＯＣＸＯ）、 ３０…温度補償水晶発振器（ＴＣＸＯ）、 １１，２１，３１…ウェイト変換器Ａ，Ｂ，Ｃ、 １２，２２，３２…Ｄ／Ａコンバータ、 １３…外部基準信号レベル検出回路、 ２３…恒温槽温度検出部、 １４，２４…Ａ／Ｄコンバータ、 ４０…メモリ、 ４１…加算器
Claims (5)
- 基準信号を発生する基準信号発生回路を備え、前記基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、前記電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、
前記基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、
電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、
前記第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、
前記第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器と、
前記第１及び第２のウェイト変換器からの出力を加算して前記基準信号として出力する加算器と、
前記第１のウェイト変換器における第１のウェイトと前記第２のウェイト変換器における第２のウェイトについて、電源投入直後は、前記第１のウェイトを前記第２のウェイトより高くして前記第２のウェイトを前記第１のウェイトより低くし、時間経過に応じて徐々に前記第１のウェイトを低く、前記第２のウェイトを高くし、前記一定時間経過後には、前記第１のウェイトを０パーセントとし、前記第２のウェイトを１００パーセントとするようウェイトの値を前記第１のウェイト変換器及び前記第２のウェイト変換器に出力する制御部とを有し、
前記第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、
前記外部基準信号のウェイト調整を行う第３のウェイト変換器を備え、
前記加算器が、前記第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力し、
前記制御部が、前記外部基準信号が入力された場合には、前記第１のウェイト変換器における第１のウェイト及び第２のウェイト変換器における第２のウェイトを０パーセントとするようウェイトの値を前記第１及び前記第２のウェイト変換器に出力すると共に、前記第３のウェイト変換器における第３のウェイトを１００パーセントとするようウェイトの値を前記第３のウェイト変換器に出力することを特徴とする周波数シンセサイザ。 - 制御部が、外部基準信号が入力された場合に、第３のウェイト変換器における第３のウェイトを、予め設定された移行期間内に０パーセントから１００パーセントまで徐々に増加させるようウェイトの値を前記第３のウェイト変換器に出力すると共に、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトの和を、前記移行期間内に１００パーセントから０パーセントまで徐々に減少させるようウェイトの値を前記第１及び第２のウェイト変換器に出力することを特徴とする請求項１記載のシンセサイザ。
- 電源投入からの時間に対応して、第１のウェイト変換器における第１のウェイトと第２のウェイト変換器における第２のウェイトとを記憶する第１のテーブルと、
外部基準信号の入力開始からの時間に対応して、第３のウェイト変換器における第３のウェイトと、前記第１のウェイトと前記第２のウェイトとの和を記憶する第２のテーブルとを備え、
制御部が、外部基準信号が入力されない場合には、前記第１のテーブルに基づいて、前記第１及び第２のウェイト変換器にウェイトの値を出力し、外部基準信号が入力されると、前記第２のテーブルに基づいて第３のウェイト変換器にウェイトの値を出力すると共に、前記第２のテーブルに記憶された第１及び第２のウェイトの和を、前記第１のテーブルに記憶された前記第１のウェイトと前記第２のウェイトとの比に応じて分配して前記第１及び第２のウェイト変換器にウェイトの値を出力することを特徴とする請求項２記載の周波数シンセサイザ。 - 第１の発振器が温度補償水晶発振器であり、第２の発振器が恒温槽制御水晶発振器であることを特徴とする請求項１乃至３のいずれか記載の周波数シンセサイザ。
- 基準信号を発生する基準信号発生回路を備え、前記基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、前記電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、
前記基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第１の発振器と、
電源投入直後は前記第１の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第１の発振器より周波数の安定度が高い特性を備えた第２の発振器と、
前記第１の発振器からの出力のウェイト調整を行う第１のウェイト変換器と、
前記第２の発振器からの出力のウェイト調整を行う第２のウェイト変換器とを備え、
前記第１及び第２の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、
前記外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、
前記外部基準信号のウェイト調整を行う第３のウェイト変換器と、
前記第１、第２、第３のウェイト変換器からの出力を加算して基準信号として出力する加算器と、
電源投入時に、前記外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、前記第１のウェイト変換器における第１のウェイトと前記第２のウェイト変換器における第２のウェイトについて、電源投入直後は、前記第１のウェイトを前記第２のウェイトより高くして前記第２のウェイトを前記第１のウェイトより低くし、時間経過に応じて徐々に前記第１のウェイトを低く、前記第２のウェイトを高くし、前記一定時間経過後には、前記第１のウェイトを０パーセントとし、前記第２のウェイトを１００パーセントとするようウェイトの値を前記第１のウェイト変換器及び前記第２のウェイト変換器に出力する制御部とを備えたことを特徴とする周波数シンセサイザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009184126A JP4880014B2 (ja) | 2009-08-07 | 2009-08-07 | 周波数シンセサイザ |
| TW099123646A TWI452843B (zh) | 2009-08-07 | 2010-07-19 | 頻率合成器 |
| US12/805,436 US8451029B2 (en) | 2009-08-07 | 2010-07-30 | Frequency synthesizer |
| CN201010245795.4A CN101997545B (zh) | 2009-08-07 | 2010-08-05 | 频率合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009184126A JP4880014B2 (ja) | 2009-08-07 | 2009-08-07 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011040850A JP2011040850A (ja) | 2011-02-24 |
| JP4880014B2 true JP4880014B2 (ja) | 2012-02-22 |
Family
ID=43534359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009184126A Active JP4880014B2 (ja) | 2009-08-07 | 2009-08-07 | 周波数シンセサイザ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8451029B2 (ja) |
| JP (1) | JP4880014B2 (ja) |
| CN (1) | CN101997545B (ja) |
| TW (1) | TWI452843B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5033895B2 (ja) * | 2010-03-31 | 2012-09-26 | 日本電波工業株式会社 | 基準信号発振器 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936675A (ja) * | 1972-08-14 | 1974-04-05 | ||
| US3898579A (en) * | 1974-01-02 | 1975-08-05 | Motorola Inc | Frequency control circuits for phase locked loop frequency synthesizers |
| JPS575823B2 (ja) * | 1974-01-30 | 1982-02-02 | ||
| JPS53146560A (en) * | 1977-05-26 | 1978-12-20 | Pioneer Electronic Corp | Oscillator |
| JPS59194519A (ja) * | 1983-04-19 | 1984-11-05 | Toyo Commun Equip Co Ltd | 基準周波数発生方式 |
| JPH0638642B2 (ja) * | 1986-07-31 | 1994-05-18 | 日本放送協会 | 映像合成方法 |
| JP2785831B2 (ja) * | 1989-02-15 | 1998-08-13 | 富士通株式会社 | 電圧制御発振器 |
| JP3010961B2 (ja) * | 1993-03-09 | 2000-02-21 | 株式会社富士通ゼネラル | Ｐｌｌ回路 |
| JPH085612A (ja) | 1994-06-17 | 1996-01-12 | Tokyo Gas Co Ltd | リモートフィールド渦流式探傷装置及びその探傷センサ |
| JPH0856120A (ja) * | 1994-08-10 | 1996-02-27 | Yaesu Musen Co Ltd | 基準発振器回路 |
| JPH08317564A (ja) * | 1995-05-18 | 1996-11-29 | Toshiba Corp | 交直変換器の制御装置 |
| JP2002135235A (ja) * | 2000-10-18 | 2002-05-10 | Matsushita Electric Ind Co Ltd | シンボル同期回路及びシンボル同期方法 |
| JPWO2003021765A1 (ja) * | 2001-08-29 | 2004-12-24 | セイコーエプソン株式会社 | 発振器及び通信機器 |
| JP2004172686A (ja) | 2002-11-18 | 2004-06-17 | Nec Engineering Ltd | 基準信号発生器 |
| JP2005043289A (ja) * | 2003-07-24 | 2005-02-17 | Nec Engineering Ltd | 深度検出回路 |
| GB0323936D0 (en) * | 2003-10-11 | 2003-11-12 | Zarlink Semiconductor Inc | Digital phase locked loop with selectable normal or fast-locking capability |
-
2009
- 2009-08-07 JP JP2009184126A patent/JP4880014B2/ja active Active
-
2010
- 2010-07-19 TW TW099123646A patent/TWI452843B/zh active
- 2010-07-30 US US12/805,436 patent/US8451029B2/en active Active
- 2010-08-05 CN CN201010245795.4A patent/CN101997545B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI452843B (zh) | 2014-09-11 |
| TW201126913A (en) | 2011-08-01 |
| CN101997545B (zh) | 2013-04-24 |
| US8451029B2 (en) | 2013-05-28 |
| US20110032005A1 (en) | 2011-02-10 |
| CN101997545A (zh) | 2011-03-30 |
| JP2011040850A (ja) | 2011-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4625494B2 (ja) | 発振周波数制御回路 | |
| KR101077730B1 (ko) | 발진 주파수 제어 회로 | |
| JP4355350B2 (ja) | 発振周波数制御回路 | |
| JP2005532016A (ja) | 自動周波数同調位相ロックループ | |
| US8638172B2 (en) | Local oscillator | |
| JP2011259331A (ja) | Ｐｌｌ回路 | |
| JP5426316B2 (ja) | 周波数シンセサイザ | |
| JP2007251228A (ja) | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 | |
| JP2009201016A (ja) | 発振器制御装置 | |
| JP4880014B2 (ja) | 周波数シンセサイザ | |
| JP5145398B2 (ja) | 発振周波数制御回路 | |
| JP2006180349A (ja) | 位相同期ループ回路および半導体集積回路 | |
| JP2015095099A (ja) | 温度制御装置及び発振装置 | |
| JP2007259431A (ja) | Ｐｌｌ回路 | |
| JP7117119B2 (ja) | 発振装置 | |
| JP2015015572A (ja) | 発振回路、発振装置および発振方法 | |
| US11429134B2 (en) | Clock circuit portions | |
| JP2015167346A (ja) | Ｐｌｌ回路 | |
| JP2004172686A (ja) | 基準信号発生器 | |
| JP2005057458A (ja) | Ｐｌｌ回路 | |
| JP2022037573A (ja) | デジタルｐｌｌ回路 | |
| Okuno et al. | Temperature compensation using least mean squares for fast settling all-digital phase-locked loop | |
| JP2013074604A (ja) | 周波数シンセサイザ | |
| JP2018037977A (ja) | 発振器 | |
| JP2009171212A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4880014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |