JP2005057458A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2005057458A JP2005057458A JP2003285620A JP2003285620A JP2005057458A JP 2005057458 A JP2005057458 A JP 2005057458A JP 2003285620 A JP2003285620 A JP 2003285620A JP 2003285620 A JP2003285620 A JP 2003285620A JP 2005057458 A JP2005057458 A JP 2005057458A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- time
- circuit
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】タイマー回路の計測時間を一定値に設定する場合は、電圧制御発振器の発振周波数帯域の全域に亘ってPLLのロックアップタイムを最適化できず、発振周波数ごとに計測時間を変える場合は、タイマー回路の回路規模が増大したり、マイコンソフトに負担がかかったりする。
【解決手段】タイマー回路24において、電圧制御発振器11を切り替える際に、PLLループ10の周波数制御電圧が安定するまでの時間(計測時間)Tを、基準周波数信号fref を基にその周波数に対応して設定することで、PLLループの諸設定−計測時間の対応テーブルを格納するメモリを設けたり、マイコンソフトに負担をかけたりしなくても、簡単な回路構成にてPLLループの諸設定に対応した計測時間Tを設定する。そして、電圧制御発振器11の発振周波数帯域の全域に亘ってPLLループ11のロックアップタイムを最適化する。
【選択図】図1
【解決手段】タイマー回路24において、電圧制御発振器11を切り替える際に、PLLループ10の周波数制御電圧が安定するまでの時間(計測時間)Tを、基準周波数信号fref を基にその周波数に対応して設定することで、PLLループの諸設定−計測時間の対応テーブルを格納するメモリを設けたり、マイコンソフトに負担をかけたりしなくても、簡単な回路構成にてPLLループの諸設定に対応した計測時間Tを設定する。そして、電圧制御発振器11の発振周波数帯域の全域に亘ってPLLループ11のロックアップタイムを最適化する。
【選択図】図1
Description
本発明は、広い発振周波数範囲を必要とするPLL(Phase Locked Loop;位相ロックループ)回路に関する。
PLL回路、特に広い発振周波数範囲を必要とするPLL回路では、一般的に、電圧制御発振器(Voltage Controlled Oscillator;VCO)で広帯域をカバーする場合、30V等の高い制御電圧用電源を利用して1〜2バンド程度の帯域を持つ電圧制御発振器を制御するか、5V等の低い制御電圧用電源を利用して多バンドの電圧制御発振器を制御する方法が採られている。
5V等の低い制御電圧用電源を利用して多バンドの電圧制御発振器を制御する後者の方法では、各バンドの発振周波数範囲が狭くなるため、回路素子の特性ばらつきや温度特性によって発振周波数にずれが生じた場合、発振周波数と周波数制御電圧との間にずれが生じる可能性があり、発振周波数の調整が必要になることが課題として挙げられる。
その対策として、従来、電圧制御発振器の周波数制御電圧を使用して最適なVCO特性を自動的に選択する構成のPLL回路が提案されている(例えば、特許文献1参照)。この従来例に係るPLL回路は、複数のVCO特性を有し、選択されたVCO特性に基づいて周波数の出力クロックを発振する電圧制御発振器と、ウィンドウコンパレータにより誤差信号が設定範囲以上であると判定した際に、発振周波数の高いVCO特性に切り替え、誤差信号が設定範囲以下であると判定した際に、発振周波数の低いVCO特性に切り替えるVCO特性切替器とを備えた構成となっている。
上記構成の従来例に係るPLL回路では、VCO特性を切り替える際に、周波数制御電圧が安定するのを待ってから回路動作させる必要があるため、周波数制御電圧が安定するまでの時間を計測するタイマー回路が必要になる。ここで、周波数制御電圧が安定するまでの時間は、電圧制御発振器のPLLループの諸設定によって異なる。このため、タイマー回路による計測時間を設定するに当たっては、当該計測時間を一定値に設定する方法と、発振周波数ごとに計測時間を変える方法とが考えられる。
計測時間を一定値に設定する前者の方法の場合は、電圧制御発振器の発振周波数帯域内において、周波数制御電圧が安定するまでに要する最長時間に対応して計測時間を設定することになる。このため、VCO特性を切り替える際に、周波数制御電圧が安定するまでに要する時間がPLLループの諸設定によって異なるにも拘わらず、常に一定の計測時間が経過した時点で回路動作させることになるため、電圧制御発振器の発振周波数帯域の全域に亘ってPLLのロックアップタイム(周波数差が0になるまでの時間)を最適化できないという課題がある。
一方、発振周波数ごとに計測時間を変える後者の方法の場合は、PLLループの諸設定−計測時間の対応テーブルを作成する必要があるため、当該テーブルを格納するメモリを設けることによってタイマー回路の回路規模が増大したり、あるいはPLL回路全体の制御を担うマイクロコンピュータのソフトウェア(以下、マイコンソフトと略称する)に負担がかかったりするという課題がある。
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、タイマー回路の回路規模が増大させたり、マイコンソフトに負担をかけたりすることなく、PLLのロックアップタイムを電圧制御発振器の発振周波数帯域の全域に亘って最適化できるPLL回路を提供することにある。
本発明によるPLL回路は、発振周波数帯域が異なる複数の電圧制御発振器と、前記複数の電圧制御発振器のいずれか1つの電圧制御発振器から出力される発振周波数信号と基準周波数信号との位相差に応じた周波数制御電圧を発生する周波数制御電圧発生手段と、前記周波数制御電圧発生手段で発生される周波数制御電圧が第1の基準電圧よりも低いときに第1の検出信号を出力し、第2の基準電圧よりも高いときに第2の検出信号を出力する比較手段と、前記基準周波数信号に基づいて当該基準周波数信号の周波数に対応した計測時間を設定し、前記第1の検出信号または前記第2の検出信号が出力された時点から前記計測時間を計測する時間計測手段と、前記比較手段が前記第1の検出信号を出力したときは、前記複数の電圧制御発振器の中でそれまで選択していた電圧制御発振器に対して次に発振周波数帯域が高い電圧制御発振器を前記時間計測手段が前記計測時間の計測を完了した時点で選択し、前記比較手段が前記第2の検出信号を出力したときは、前記複数の電圧制御発振器の中でそれまで選択していた電圧制御発振器に対して次に発振周波数帯域が低い電圧制御発振器を前記時間計測手段が前記計測時間の計測を完了した時点で選択する選択手段とを備えた構成となっている。
上記構成のPLL回路において、時間計測手段が基準周波数信号に基づいて当該基準周波数信号の周波数に対応した計測時間を設定することで、PLLループの諸設定−計測時間の対応テーブルを格納するメモリを設けたり、マイコンソフトに負担をかけたりしなくても、例えば分周器等を用いた簡単な回路構成にてPLLループの諸設定に対応した最適な計測時間を設定できる。そして、この計測時間の計測が完了した時点で、電圧制御発振器の選択を行うことにより、周波数制御電圧が安定するまでに要する時間がPLLループの諸設定によって異なったとしても、PLLループの諸設定ごとに最適な時間が経過した時点で回路を動作させることができる。
本発明によれば、電圧制御発振器を選択する際に、基準周波数信号に基づいて当該基準周波数信号の周波数に対応したPLLループの諸設定ごとに最適な計測時間を設定できることにより、電圧制御発振器の発振周波数帯域の全域に亘ってPLLのロックアップタイムを最適化できるとともに、タイマー回路の簡略化およびマイコンソフトの負担の軽減を図ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るPLL回路の構成例を示すブロック図である。図1において、N個の電圧制御発振器(VCO)11−1〜11−N(以下、これらを総称して電圧制御発振器11と記す場合もある)は、各々異なりかつ相互に隣接する発振周波数帯域を持っており、いずれか1つの電圧制御発振器が選択されて用いられることになる。選択された電圧制御発振器から出力される発振周波数信号はそのまま本PLL回路外に導出されるとともに、可変分周器12で分周されて位相比較器14に一方の入力として与えられる。位相比較器14には、可変分周器13で分周された基準周波数信号fref が他方の入力として与えられる。
位相比較器14は、電圧制御発振器の発振周波数信号と基準周波数信号fref の位相を比較し、基準周波数信号fref に対して発振周波数信号が遅れているときには当該発振周波数信号の位相を進ませ、基準周波数信号fref に対して発振周波数信号が進んでいるときには当該発振周波数信号の位相を遅らせるための2値論理の位相差信号、即ち“UP”パルス/“DOWN”パルスを出力する。チャージポンプ回路15は、位相比較器14より出力される“UP”パルスまたは“DOWN”パルスに応じて電流の極性を切り替え、“UP”パルス/“DOWN”パルスと同じ幅の電流パルスを出力しもローパスフィルタ(LPF)16に供給する。ローパスフィルタ16は、チャージポンプ回路15から供給される電流パルスの高周波成分を除去し、電荷を積分して得られる電圧を電圧制御発振器11にその周波数制御電圧として与える。
上記構成において、位相比較器14、チャージポンプ回路15およびローパスフィルタ16は、電圧制御発振器11から出力される発振周波数信号と基準周波数信号fref との位相差に応じた周波数制御電圧を発生する周波数制御電圧発生手段を構成している。ただし、周波数制御電圧発生手段としては、チャージポンプ回路15を用いた上記の回路構成のものに限られるものではない。また、この周波数制御電圧発生手段は、電圧制御発振器11および可変分周器12,13と共にPLLループ10を形成している。
基準電圧設定回路21は、後段の電圧比較器22で用いる下限基準電圧(第1の基準電圧)V1と、それよりも高い上限基準電圧(第2の基準電圧)V2とを設定する。この電圧設定回路21の具体的な回路構成および回路動作については後述する。電圧比較器22は、下限基準電圧V1を非反転(+)入力とし、ローパスフィルタ16から出力される周波数制御電圧を反転(−)入力とするコンパレータ221と、上限基準電圧V2を反転入力とし、ローパスフィルタ16から出力される周波数制御電圧を非反転入力とするコンパレータ222とからなるウィンドウコンパレータの構成となっており、周波数制御電圧が下限基準電圧V1よりも低いときに高レベル(論理“1”)となる“UP”信号(第1の検出信号)をコンパレータ221から出力し、上限基準電圧V2よりも高いときに高レベルとなる“DOWN”信号(第2の検出信号)をコンパレータ222から出力する。
基準電圧設定回路21から出力される“UP”信号/“DOWN”信号は、VCO選択回路23に与えられる。VCO選択回路23は、タイマー回路24を内蔵している。ただし、タイマー回路24をVCO選択回路23の外に設ける構成であっても良い。タイマー回路24は、VCO選択回路23によって電圧制御発振器11を切り替え選択する際に、周波数制御電圧が安定するまでの時間を計測するためのものである。このタイマー回路24の作用により、電圧制御発振器11を切り替える際に、周波数制御電圧が安定するのを待ってからPLLループ10を回路動作させることができる。
タイマー回路24は、位相比較器14で用いる基準周波数信号fref を使用して当該基準周波数信号fref の周波数に対応した計測時間Tを設定し、VCO選択初期設定された時点から当該計測時間Tを計測する。一例として、タイマー回路24は分周器等によって構成され、基準周波数信号fref を所定の分周比で分周することによって当該基準周波数信号fref の周波数に対応した計測時間Tを設定する。これにより、タイマー回路24では、周波数制御電圧が安定するまでに要する時間が電圧制御発振器11−1〜11−Nの各発振周波数によって異なったとしても、各発振周波数ごとに最適な計測時間Tを設定できる。
VCO選択回路23は、外部から与えられる初期設定情報に基づいて、電圧制御発振器11−1〜11−Nのいずれか1つの電圧制御発振器11−i(iは1〜Nの中の任意の数)を選択する。そして、VCO選択回路23は、基準電圧設定回路21から“UP”信号または“DOWN”信号が出力されたとき、タイマー回路24が設定した計測時間の計測を完了した時点で、それまで選択していた電圧制御発振器11−iと発振周波数帯域が隣接する電圧制御発振器11−i+1または電圧制御発振器11−i−1を選択する。
具体的には、VCO選択回路23は、基準電圧設定回路21が“UP”信号を出力したときは、それまで選択していた電圧制御発振器11−iに対して次に発振周波数帯域が高い電圧制御発振器11−i+1を計測時間Tの計測が完了した時点で選択し、基準電圧設定回路21が“DOWN”信号を出力したときは、それまで選択していた電圧制御発振器11−iに対して次に発振周波数帯域が低い電圧制御発振器11−i−1を計測時間Tの計測が完了した時点で選択する。
次に、上記構成の本実施形態に係るPLL回路の回路動作について説明する。
先ず、電圧制御発振器の発振周波数と周波数制御電圧の関係を図2に示す。図2において、実線が設計上の特性カーブを示している。発振周波数f1に設定する場合、VCO2が選択され、発振周波数f1との交点がVCO2の特性カーブ(実線)上のA点となる。このとき、周波数制御電圧がVAになる。ここで、回路素子の特性ばらつき等により、特性カーブが図2の点線で示すように変化した場合、発振周波数f1との交点がVCO2の点線カーブの延長線上のB点となる。このB点は、VCO2の発振周波数帯域外に存在するため発振できないか、あるいは発振不安定領域に入ってしまうことになる。
ここで、B点の周波数制御電圧VBと下限基準電圧V1とを電圧比較器22で比較するとV1>VBとなり、電圧比較器22は“UP”信号を出力する。すると、VCO選択回路23は、タイマー回路24が計測する時間T、即ち周波数制御電圧が安定する時間Tを待ってから電圧比較器22の出力を確認し、この場合UP=H(論理“1”)を受けて、それまで選択していたVCO2に代えて、当該VCO2に対して次に発振周波数帯域が高いVCO3を選択する。これにより、発振周波数f1との交点がVCO3の点線カーブ上のC点に移動する。その結果、周波数制御電圧はVCに変化する。
逆に、周波数制御電圧が上限基準電圧V2よりも高くなり、電圧比較器22がDOWN=Hを出力した場合、VCO選択回路23は、それまで選択していたVCO2に代えて、当該VCO2に対し次に発振周波数帯域が低いVCO1を選択する。
VCO選択回路23の動作フローを図3に示す。この動作フローから明らかなように、VCO選択回路23は、先ず、VCO選択初期設定によってVCO(i)(iは1〜Nの中の任意の数)を選択し(ステップS11)、次いでタイマー回路24で基準周波数信号fref の周波数に対応して設定された計測時間Tの経過を待つ(ステップS12)。そして、計測時間Tの計測が完了した時点で、VCO選択回路23は、電圧比較器22の出力がUP=Hであるか否かを判断し(ステップS13)、UP=Hであれば、それまで選択していたVCO(i)に代えて、当該VCO(i)に対して次に発振周波数帯域が高いVCO(i+1)を選択する(ステップS14)。
ステップS13でUP≠Hであれば、VCO選択回路23は次に、電圧比較器22の出力がDOWN=Hであるか否かを判断する(ステップS15)。そして、DOWN=Hであれば、それまで選択していたVCO(i)に代えて、当該VCO(i)に対して次に発振周波数帯域が低いVCO(i−1)を選択する(ステップS16)。また、DOWN≠Hであれば、VCOの切り替えを行わずに、それまで選択していたVCO(i)を引き続き選択する。
上述したように、タイマー回路24において、電圧制御発振器11を切り替え選択する際に、PLLループ10の周波数制御電圧が安定するまでの時間(計測時間)Tを、基準周波数信号fref を基にその周波数に対応して設定することにより、PLLループの諸設定−計測時間の対応テーブルを格納するメモリを設けたり、マイコンソフトに負担をかけたりしなくても、例えば分周器を用いた簡単な回路構成にてPLLループの諸設定に対応した計測時間Tを設定できる。そして、この計測時間Tの計測が完了した時点で、電圧制御発振器11の選択を行うことで、周波数制御電圧が安定するまでに要する時間がPLLループの諸設定によって異なったとしても、PLLループの諸設定ごとに最適な時間が経過した時点で回路を動作させることができるため、電圧制御発振器11の発振周波数帯域の全域に亘ってPLLのロックアップタイムを最適化できる。
ここで、基準周波数信号fref の周波数に対応した計測時間Tを設定しかつ計測するタイマー回路24についてさらに詳細に説明する。
PLLループ10のロックアップタイム、即ち電圧制御発振器11の発振周波数信号と基準周波数信号fref との周波数差が0になるまでの時間は、位相比較器14で使用される基準周波数信号fref の値(周波数)によっても異なり、基本的に図4に示すように、基準周波数信号fref の周波数が高くなるにつれて、ロックアップタイムは早くなる傾向がみられる。したがって、基準周波数信号fref の周波数を変化させる場合において、ロックアップタイムを最適化するには、タイマー回路24の計測時間Tを基準周波数信号fref の周波数に応じて変える必要がある。
そこで、タイマー回路24では、基準周波数信号fref を使用して計測時間Tを計算することにより、回路を複雑にすること無く、またマイコンソフトにfref −Tの相関を書き込む必要も無く、例えば分周器等を用いた簡単な回路構成にて、電圧制御発振器11の各発振周波数ごとに最適な計測時間Tの設定が可能となる。計測時間Tの計算の一例として、一定の値Zを使用して、単純にT=Z*1/fref として簡単に求める方法が考えられる。
ところで、周囲温度が変化したときは、電圧制御発振器11−1〜11−Nの特性カーブが変化する場合がある。特に、図5に示すように、特性カーブの傾きが変わった場合、最適なバンド(最適な発振周波数帯域の電圧制御発振器)を選択できなくなる可能性が生じる。例えば、図5において、“T小”のように、特性カーブの傾きが設計上の傾き(図中、実線で示す特性カーブ)に比べて急峻になった場合に、VCO3からVCO2へのVCO切り替えを基準電圧V2で行うと、周波数制御電圧が下限基準電圧V1と上限基準電圧V2で決まる電圧比較器22のウィンドウ外のA点へ移動し、動作が不安定になる。ここで、VCO切り替えの上限基準電圧V2を当該基準電圧V2よりも高い基準電圧V2′へ変更すると、周波数制御電圧が電圧比較器22のウィンドウ内のB点へ移動し、安定した動作をさせることができる。
このように、周囲温度が変化し、それに伴って電圧制御発振器11−1〜11−Nの特性カーブの傾きが変化した場合に、例えば上限基準電圧V2を切り替える機能を持つのが基準電圧設定回路21である。この基準電圧設定回路21の具体的な構成および動作について説明する。
図6は、基準電圧設定回路21の具体的な構成の一例を示す回路図である。図6において、Vccラインとグランド(GND)との間に抵抗R1,R2が直列に接続され、さらに抵抗R3と例えば2つのダイオードD1,D2とが直列に接続されている。ここで、抵抗R1,R2,R3は、同じ温度特性を持っている。ダイオードD1,D2は、負の温度特性を持っている。抵抗R1と抵抗R2との共通接続点には、これら抵抗R1,R2の温度特性が同じことから、周囲温度Tによらず常に一定の電圧Vaが得られる。この電圧Vaは、電圧比較部31に基準電圧として与えられる。
一方、抵抗R3とダイオードD1との共通接続点には、ダイオードD1,D2が負の温度特性を持つことから、周囲温度Tが変化すると、その変化に応じて電圧値が変動する、具体的には周囲温度Tが高くなるにつれて電圧値が小さくなり、逆に周囲温度Tが低くなるにつれて電圧値が大きくなる電圧Vbが得られる。この電圧Vbは、電圧比較部31に比較電圧として与えられる。周囲温度Tに対する基準電圧Vaおよび比較電圧Vbの関係を図7に示す。
電圧比較部31は、一定の基準電圧Vaと周囲温度Tに応じて変化する比較電圧Vbとを比較し、周囲温度Tが基準温度T1よりも低くなり、比較電圧Vbが基準電圧Vaよりも高くなった場合に切り替え信号を出力する。この切り替え信号は、2入力の切り替えスイッチ32に与えられる。切り替えスイッチ32は、基準電圧V2とそれよりも高い基準電圧V2′とを2入力とし、通常は基準電圧V2を選択して電圧比較器22(図1参照)に供給し、電圧比較部31から切り替え信号が与えられたときは基準電圧V2′を選択して電圧比較器22に供給する。そして、周囲温度Tが基準温度T1よりも低い期間では、基準電圧V2′を選択した状態を維持する。
このように、周囲温度Tが基準温度T1よりも低くなった際に、電圧比較器22の上限基準電圧V2をそれよりも高い基準電圧V2′に切り替える、即ち当該上限基準電圧V2に温度特性を持たせることにより、周囲温度Tの変化によって電圧制御発振器11−1〜11−Nの特性カーブの傾きが変わったとしても、最適なバンド、即ち最適な発振周波数帯域の電圧制御発振器を選択できる。
なお、本例では、周囲温度Tが基準温度T1よりも低くなったときに、上限基準電圧V2をそれよりも高い基準電圧V2′に切り替えるとしたが、温度が高い方にも基準温度T1′を設定し、周囲温度Tが当該基準温度T1′よりも高くなったときに、上限基準電圧V2をそれよりも低い基準電圧V2″に切り替える構成を採ることも可能である。
また、本例では、周囲温度Tの変化によって電圧制御発振器11−1〜11−Nの特性カーブの傾きが設計上の傾きに比べて急峻になった際に、電圧比較器22の上限基準電圧V2を切り替える場合を例に挙げて説明したが、周囲温度Tの変化によって電圧制御発振器11−1〜11−Nの特性カーブの傾きが設計上の傾きに比べて緩やかになった際に、電圧比較器22の下限基準電圧V1を切り替えるようにすることも可能である。
本発明によるPLL回路は、例えば、受信機のRFフロントエンドにおける局部発振回路として用いられる。すなわち、本PLL回路によって構成される局部発振回路から出力される発振周波数信号は、RFフロントエンドのミキサー回路に供給される。すると、ミキサー回路は、入力RF信号に対して発振周波数信号を合成することにより、入力RF信号を中間周波数(IF)信号に変換する。
10…PLLループ、11−1〜11−N…電圧制御発振器(VCO)、14…位相比較器、15…チャージポンプ回路、16…ローパスフィルタ(LPF)、21…基準電圧設定回路、22…電圧比較器、23…VCO選択回路、24…タイマー回路
Claims (5)
- 発振周波数帯域が異なる複数の電圧制御発振器と、
前記複数の電圧制御発振器のいずれか1つの電圧制御発振器から出力される発振周波数信号と基準周波数信号との位相差に応じた周波数制御電圧を発生する周波数制御電圧発生手段と、
前記周波数制御電圧発生手段で発生される周波数制御電圧が第1の基準電圧よりも低いときに第1の検出信号を出力し、第2の基準電圧よりも高いときに第2の検出信号を出力する比較手段と、
前記基準周波数信号に基づいて当該基準周波数信号の周波数に対応した計測時間を設定し、前記第1の検出信号または前記第2の検出信号が出力された時点から前記計測時間を計測する時間計測手段と、
前記比較手段が前記第1の検出信号を出力したときは、前記複数の電圧制御発振器の中でそれまで選択していた電圧制御発振器に対して次に発振周波数帯域が高い電圧制御発振器を前記時間計測手段が前記計測時間の計測を完了した時点で選択し、前記比較手段が前記第2の検出信号を出力したときは、前記複数の電圧制御発振器の中でそれまで選択していた電圧制御発振器に対して次に発振周波数帯域が低い電圧制御発振器を前記時間計測手段が前記計測時間の計測を完了した時点で選択する選択手段と
を備えたことを特徴とするPLL回路。 - 前記時間計測手段は、前記基準周波数信号を所定の分周比で分周することによって前記計測時間を設定する
ことを特徴とする請求項1記載のPLL回路。 - 前記第1、第2の基準電圧を周囲温度に応じて設定する基準電圧設定手段をさらに備えた
ことを特徴とする請求項1記載のPLL回路。 - 前記基準電圧設定手段は、周囲温度が第1の基準温度よりも低くなったときに、前記第2の基準電圧を上げる
ことを特徴とする請求項3記載のPLL回路。 - 前記基準電圧設定手段はさらに、周囲温度が第1の基準温度よりも高い第2の基準温度より高くなったときに、前記第2の基準電圧を下げる
ことを特徴とする請求項4記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003285620A JP2005057458A (ja) | 2003-08-04 | 2003-08-04 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003285620A JP2005057458A (ja) | 2003-08-04 | 2003-08-04 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057458A true JP2005057458A (ja) | 2005-03-03 |
Family
ID=34365192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003285620A Pending JP2005057458A (ja) | 2003-08-04 | 2003-08-04 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057458A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302224A (ja) * | 2008-06-12 | 2009-12-24 | Nec Corp | 半導体集積回路、温度変化検出方法 |
JP2010288202A (ja) * | 2009-06-15 | 2010-12-24 | Fujitsu Ltd | Pll回路および電圧制御発振器 |
TWI697210B (zh) * | 2019-05-10 | 2020-06-21 | 國立中山大學 | 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器 |
-
2003
- 2003-08-04 JP JP2003285620A patent/JP2005057458A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302224A (ja) * | 2008-06-12 | 2009-12-24 | Nec Corp | 半導体集積回路、温度変化検出方法 |
JP2010288202A (ja) * | 2009-06-15 | 2010-12-24 | Fujitsu Ltd | Pll回路および電圧制御発振器 |
TWI697210B (zh) * | 2019-05-10 | 2020-06-21 | 國立中山大學 | 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
JP2710214B2 (ja) | フェーズロックドループ回路 | |
KR100793988B1 (ko) | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 | |
US7511579B2 (en) | Phase lock loop and operating method thereof | |
US7821350B2 (en) | Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors | |
JP2005311945A (ja) | Pll回路、無線通信装置及び発振周波数制御方法 | |
US20200313616A1 (en) | Oscillator circuit | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
JP2004260387A (ja) | Pll周波数シンセサイザ及びその発振周波数選択方法 | |
US7978013B2 (en) | Phase synchronizing circuit | |
JP2001251186A (ja) | Pll回路 | |
KR100817286B1 (ko) | 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법 | |
JP4113207B2 (ja) | 位相制御方法及び位相制御発振装置、送信用アレーアンテナ | |
JP2005057458A (ja) | Pll回路 | |
US10447253B2 (en) | High performance PLL based on PVT independent stable oscillator | |
JP2010118803A (ja) | Pll回路 | |
JP2006180349A (ja) | 位相同期ループ回路および半導体集積回路 | |
JP7373917B2 (ja) | 発振回路、半導体装置、オシレータic | |
JP4219669B2 (ja) | 定電圧発生回路及びpll回路 | |
US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
JP4244397B2 (ja) | Pll回路 | |
JP2004080624A (ja) | 周波数シンセサイザ | |
JP2001339298A (ja) | Pll回路およびその制御方法 | |
CN110999087B (zh) | 锁相环路电路 | |
KR100664867B1 (ko) | 전압제어 발진기 |