KR100793988B1 - 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 - Google Patents
자기 교정 전압 제어 발진기를 위한 시스템 및 방법 Download PDFInfo
- Publication number
- KR100793988B1 KR100793988B1 KR1020060036188A KR20060036188A KR100793988B1 KR 100793988 B1 KR100793988 B1 KR 100793988B1 KR 1020060036188 A KR1020060036188 A KR 1020060036188A KR 20060036188 A KR20060036188 A KR 20060036188A KR 100793988 B1 KR100793988 B1 KR 100793988B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- mode
- signal
- oscillation signal
- gain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000010355 oscillation Effects 0.000 claims abstract description 178
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 14
- 101100208306 Acidianus ambivalens tth1 gene Proteins 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (27)
- 자동 밴드 선택 모드, 자동 게인 튜닝 모드, 및 위상 록킹 모드를 포함하는 복수의 모드 각각에 대해, 제1 클럭 신호를 주파수 체배한 발진 신호를 생성하는 전압 제어 발진기;상기 제1 클럭 신호의 주파수와, 상기 생성된 발진 신호를 주파수 분주한 제2 클럭 신호의 주파수를 비교하여 주파수 비교 결과를 생성하는 주파수 비교기; 및상기 생성된 주파수 비교 결과로부터, 상기 발진 신호의 생성과 연관되는 상기 복수의 모드들 각각의 제어 신호를 생성하는 모드 제어부를 포함하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 삭제
- 제1 항에 있어서, 상기 자동 밴드 선택 모드에서, 상기 모드 제어부가 생성하는 밴드 조절 디지털 값에 따라 상기 발진 신호의 주파수 밴드가 조절되는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제3 항에 있어서, 상기 자동 게인 튜닝 모드에서, 상기 모드 제어부가 생성하는 게인 조절 디지털 값에 따라 상기 발진 신호의 게인이 조절되는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제4항에 있어서, 상기 위상 록킹 모드에서, 상기 모드 제어부가 가변 발진 제어 전압을 바이패스 함에 따라 상기 발진 신호가 위상 록킹되는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 삭제
- 제1 항에 있어서, 상기 주파수 비교기는,상기 제1 클럭 신호에 대한 소정 기간 동안의 제1 펄스 카운트 값을 생성하는 제1 카운터;상기 제2 클럭 신호에 대한 상기 소정 기간 동안의 제2 펄스 카운트 값을 생성하는 제2 카운터; 및상기 제1 펄스 카운트 값과 상기 제2 펄스 카운트 값 간의 차이로부터 상기 주파수 비교 결과를 생성하는 비교기를 포함하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제1 항에 있어서,상기 발진 신호를 소정 값에 의하여 주파수 분주한 신호를 상기 제2 클럭 신호로서 생성하는 분주기;상기 제1 클럭 신호와 상기 제2 클럭 신호의 위상을 비교하여 위상차 신호를 생성하는 위상/주파수 검출기; 및상기 위상차 신호에 상응하는 발진 제어 전압을 생성하는 발진 제어 전압 생성부를 더 포함하고,상기 위상 록킹 모드에서 상기 발진 제어 전압이 상기 전압 제어 발진기로 바이패스되는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제8항에 있어서, 상기 분주기는,상기 자동 밴드 선택 모드에서 제1 자연수에 의하여 상기 발진 신호를 주파수 분주하고, 상기 자동 게인 튜닝 모드 및 상기 록킹 모드에서 제2 자연수에 의하여 상기 발진 신호를 주파수 분주하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제8 항에 있어서, 상기 모드 제어부는,모드 선택 신호에 따라 상기 주파수 비교 결과의 부호를 제1 경로 및 제2 경로 중 어느 하나로 출력되도록 스위칭하는 제1 스위칭부;상기 모드 선택 신호에 따라 제1 전압, 제2 전압 및 상기 발진 제어 전압 중 어느 하나를 상기 전압 제어 발진기로 출력하는 제2 스위칭부;상기 제1 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 발진 신호의 주파수 밴드를 조절하기 위한 디지털 값을 생성하는 밴드 조절부; 및상기 제2 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 발진 신호의 게인을 조절하기 위한 디지털 값을 생성하는 게인 조절부를 포함하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제10 항에 있어서, 상기 모드 제어부는,상기 주파수 비교 결과의 값과 소정 임계치들을 비교하여 상기 모드 선택 신호를 생성하는 모드 결정부를 더 포함하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제11 항에 있어서,상기 자동 밴드 선택 모드에서 상기 주파수 비교 결과의 값이 제1 임계치 보다 작은 경우에, 상기 밴드 조절부는 상기 전압 제어 발진기의 주파수 밴드를 설정하고,상기 자동 게인 튜닝 모드에서 상기 주파수 비교 결과의 값이 제2 임계치 보다 작은 경우에, 상기 게인 조절부는 상기 전압 제어 발진기의 게인을 설정하며,상기 위상 록킹 모드에서 상기 제2 스위칭부가 상기 발진 제어 전압을 상기 전압 제어 발진기로 바이패스 함에 따라 상기 발진 신호가 위상 록킹되는 것을 특 징으로 하는 발진 신호 생성을 위한 시스템.
- 제10 항에 있어서,소정 클럭 신호의 펄스 수를 카운트한 값과 소정 기간들을 비교하여 상기 모드 선택 신호를 생성하는 카운터를 더 포함하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제13 항에 있어서,상기 자동 밴드 선택 모드에서 상기 카운트한 값이 제1 소정 시간 보다 큰 경우에, 상기 밴드 조절부는 상기 전압 제어 발진기의 주파수 밴드를 설정하고,상기 자동 게인 튜닝 모드에서 상기 카운트한 값이 제2 소정 시간 보다 큰 경우에, 상기 게인 조절부는 상기 전압 제어 발진기의 게인을 설정하며,상기 위상 록킹 모드에서 상기 제2 스위칭부가 상기 발진 제어 전압을 상기 전압 제어 발진기로 바이패스 함에 따라 상기 발진 신호가 위상 록킹되는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 제10 항에 있어서, 상기 제1 전압은 0볼트이고, 상기 제2 전압은 상기 발진 제어 전압이 스윙하는 전압 범위의 중심 전압인 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 밴드 조절 디지털 값에 따라 선택된 주파수 밴드와 게인 조절 디지털 값에 따라 선택된 게인 영역에서, 발진 제어 전압에 해당하는 발진 신호를 생성하는 전압 제어 발진기;제1 클럭 신호와 상기 발진 신호를 주파수 분주한 제2 클럭 신호 간의 주파수 비교 결과로부터, 상기 주파수 비교 결과의 값과 소정 임계치들을 비교하여 모드 선택 신호를 생성하는 모드 결정부;상기 모드 선택 신호에 따라 상기 주파수 비교 결과의 부호를 제1 경로 및 제2 경로 중 어느 하나로 출력되도록 스위칭하고, 상기 모드 선택 신호에 따라 제1 전압, 제2 전압 및 PLL 기반의 가변 전압 중 어느 하나를 상기 발진 제어 전압으로서 출력되도록 스위칭하는 스위칭부;상기 제1 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 밴드 조절 디지털 값을 생성하는 밴드 조절부; 및상기 제2 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 게인 조절 디지털 값을 생성하는 게인 조절부를 포함하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 밴드 조절 디지털 값에 따라 선택된 주파수 밴드와 게인 조절 디지털 값에 따라 선택된 게인 영역에서, 발진 제어 전압에 해당하는 발진 신호를 생성하는 전압 제어 발진기;소정 클럭 신호의 펄스 수를 카운트한 값과 소정 기간들을 비교하여 모드 선 택 신호를 생성하는 카운터;제1 클럭 신호와 상기 발진 신호를 주파수 분주한 제2 클럭 신호 간의 주파수 비교 결과의 부호를 상기 모드 선택 신호에 따라 제1 경로 및 제2 경로 중 어느 하나로 출력되도록 스위칭하고, 상기 모드 선택 신호에 따라 제1 전압, 제2 전압 및 PLL 기반의 가변 전압 중 어느 하나를 상기 발진 제어 전압으로서 출력되도록 스위칭하는 제2 스위칭부;상기 제1 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 밴드 조절 디지털 값을 생성하는 밴드 조절부; 및상기 제2 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 게인 조절 디지털 값을 생성하는 게인 조절부를 포함하는 것을 특징으로 하는 발진 신호 생성을 위한 시스템.
- 전압 제어 발진기로부터 발진 신호를 생성하는 방법에 있어서,상기 전압 제어 발진기의 동작 주파수 밴드를 선택하는 단계;상기 전압 제어 발진기의 상기 선택된 밴드 영역에서 게인을 튜닝하는 단계; 및상기 전압 제어 발진기의 상기 튜닝된 게인 영역에서 상기 발진 신호를 위상 록킹시키는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
- 제18항에 있어서, 상기 동작 주파수 밴드를 선택하는 단계는,상기 발진 신호의 주파수와 소정 에지 주파수를 비교하는 단계;상기 비교 결과에 따라 상기 발진 신호의 주파수 밴드를 조절하는 단계; 및상기 주파수 밴드의 조절에 따라 상기 발진 신호의 주파수와 상기 소정 에지 주파수 간의 차이가 일정 레벨 이하이면 상기 게인을 튜닝하는 단계로 전환하는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
- 제18항에 있어서, 상기 동작 주파수 밴드를 선택하는 단계는,상기 발진 신호의 주파수와 소정 에지 주파수를 비교하는 단계;상기 비교 결과에 따라 상기 발진 신호의 주파수 밴드를 조절하는 단계; 및상기 주파수 밴드를 조절하기 시작한 후 소정 시간 경과 후에 상기 게인을 튜닝하는 단계로 전환하는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
- 제19항 또는 제20항 중 어느 한 항에 있어서,상기 발진 신호의 주파수와 상기 소정 에지 주파수를 비교하는 단계에서,상기 발진 신호의 주파수를 획득하기 위하여 상기 발진 신호를 소정 값에 의하여 주파수 분주한 신호가 이용되는 것을 특징으로 하는 발진 신호 생성 방법.
- 제18항에 있어서, 상기 게인을 튜닝하는 단계는,상기 발진 신호의 주파수와 목표 주파수를 비교하는 단계;상기 비교 결과에 따라 상기 발진 신호의 게인을 조절하는 단계; 및상기 게인의 조절에 따라 상기 발진 신호의 주파수와 상기 목표 주파수 간의 차이가 일정 레벨 이하이면 상기 위상 록킹시키는 단계로 전환하는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
- 제18항에 있어서, 상기 게인을 튜닝하는 단계는,상기 발진 신호의 주파수와 목표 주파수를 비교하는 단계;상기 비교 결과에 따라 상기 발진 신호의 게인을 조절하는 단계; 및상기 게인을 조절하기 시작한 후 소정 시간 경과 후에 상기 위상 록킹시키는 단계로 전환하는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
- 제22항 또는 제23항 중 어느 한 항에 있어서,상기 발진 신호의 주파수와 목표 주파수를 비교하는 단계에서,상기 발진 신호의 주파수를 획득하기 위하여 상기 발진 신호를 소정 값에 의하여 주파수 분주한 신호가 이용되는 것을 특징으로 하는 발진 신호 생성 방법.
- 전압 제어 발진기를 이용하여 발진 신호를 생성하는 방법에 있어서,제1 클럭 신호와 상기 발진 신호를 주파수 분주한 제2 클럭 신호 간의 주파수 비교 결과로부터 상기 전압 제어 발진기의 자동 밴드 선택 모드, 자동 게인 튜닝 모드, 및 위상 록킹 모드 각각을 위한 제어 신호를 생성하는 단계; 및상기 제어 신호에 따라 상기 발진 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
- 전압 제어 발진기를 이용하여 밴드 조절 디지털 값에 따라 선택된 주파수 밴드와 게인 조절 디지털 값에 따라 선택된 게인 영역에서, 발진 제어 전압에 해당하는 발진 신호를 생성하는 방법에 있어서,제1 클럭 신호와 상기 발진 신호를 주파수 분주한 제2 클럭 신호 간의 주파수 비교 결과로부터, 상기 주파수 비교 결과의 값과 소정 임계치들을 비교하여 모드 선택 신호를 생성하는 단계;상기 모드 선택 신호에 따라 상기 주파수 비교 결과의 부호를 제1 경로 및 제2 경로 중 어느 하나로 스위칭하는 단계;상기 모드 선택 신호에 따라 제1 전압, 제2 전압 및 PLL 기반의 가변 전압 중 어느 하나를 상기 발진 제어 전압으로서 스위칭하는 단계;상기 제1 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 밴드 조절 디지털 값을 생성하는 단계; 및상기 제2 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 게인 조절 디지털 값을 생성하는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
- 전압 제어 발진기를 이용하여 밴드 조절 디지털 값에 따라 선택된 주파수 밴드와 게인 조절 디지털 값에 따라 선택된 게인 영역에서, 발진 제어 전압에 해당하는 발진 신호를 생성하는 방법에 있어서,소정 클럭 신호의 펄스 수를 카운트한 값과 소정 기간들을 비교하여 모드 선택 신호를 생성하는 단계;제1 클럭 신호와 상기 발진 신호를 주파수 분주한 제2 클럭 신호 간의 주파수 비교 결과의 부호를 상기 모드 선택 신호에 따라 제1 경로 및 제2 경로 중 어느 하나로 스위칭하는 단계;상기 모드 선택 신호에 따라 제1 전압, 제2 전압 및 PLL 기반의 가변 전압 중 어느 하나를 상기 발진 제어 전압으로서 스위칭하는 단계;상기 제1 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 밴드 조절 디지털 값을 생성하는 단계; 및상기 제2 경로로 출력되는 상기 주파수 비교 결과의 부호에 따라 상기 게인 조절 디지털 값을 생성하는 단계를 포함하는 것을 특징으로 하는 발진 신호 생성 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060036188A KR100793988B1 (ko) | 2006-04-21 | 2006-04-21 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
US11/586,655 US7548124B2 (en) | 2006-04-21 | 2006-10-26 | System and method for self calibrating voltage-controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060036188A KR100793988B1 (ko) | 2006-04-21 | 2006-04-21 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070104063A KR20070104063A (ko) | 2007-10-25 |
KR100793988B1 true KR100793988B1 (ko) | 2008-01-16 |
Family
ID=38620078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060036188A KR100793988B1 (ko) | 2006-04-21 | 2006-04-21 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7548124B2 (ko) |
KR (1) | KR100793988B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101209030B1 (ko) | 2010-05-18 | 2012-12-06 | 광운대학교 산학협력단 | 주파수합성기 및 이를 위한 고속 자동 보정장치 |
US9413367B2 (en) | 2014-04-07 | 2016-08-09 | Samsung Electronics Co., Ltd. | Method and apparatus for calibrating output frequency of oscillator |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8107575B2 (en) * | 2007-05-03 | 2012-01-31 | Fairchild Semiconductor Corporation | Method and circuit for changing modes without dedicated control pin |
US20090003503A1 (en) * | 2007-06-29 | 2009-01-01 | Rotem Banin | Frequency detector for VCO band selection |
US7714667B2 (en) * | 2007-11-02 | 2010-05-11 | Agere Systems Inc. | Programmable linear trimming method and system for phase locked loop circuit calibration |
US8139704B2 (en) * | 2008-01-02 | 2012-03-20 | Cisco Technology, Inc. | Phase compensated renormalizable dynamic phase locked loop |
GB2459304B (en) * | 2008-04-18 | 2013-02-20 | Nujira Ltd | Improved pulse width modulation |
US8274317B2 (en) * | 2009-12-21 | 2012-09-25 | Electronics And Telecommunications Research Institute | Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain |
US8081013B1 (en) * | 2010-07-13 | 2011-12-20 | Amlogic Co., Ltd. | Digital phase and frequency detector |
US8344817B2 (en) * | 2010-12-22 | 2013-01-01 | Atmel Corporation | Compensating DFLL with error averaging |
WO2012117295A2 (en) | 2011-02-28 | 2012-09-07 | Marvell World Trade Ltd. | Methods and devices for implementing all-digital phase locked loop |
FR2978258B1 (fr) * | 2011-07-21 | 2013-08-30 | Inside Secure | Procede et circuit d'ajustement d'une frequence d'horloge |
US8473797B2 (en) * | 2011-08-12 | 2013-06-25 | Texas Instruments Incorporated | Circuits and methods for clock malfunction detection |
US8611842B2 (en) * | 2011-11-04 | 2013-12-17 | Broadcom Corporation | Apparatus and method for fast phase locked loop (PLL) settling for cellular time-division duplex (TDD) communications systems |
TWI619351B (zh) * | 2016-05-06 | 2018-03-21 | 瑞鼎科技股份有限公司 | 頻率合成裝置及使用其之自動校正方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000004156A (ja) | 1998-06-12 | 2000-01-07 | Mitsubishi Electric Corp | Vco特性自動可変pll回路 |
KR20030084739A (ko) * | 2002-04-26 | 2003-11-01 | 가부시키가이샤 히타치세이사쿠쇼 | 통신용반도체집적회로 및 무선통신시스템 |
WO2004004126A1 (en) | 2002-06-28 | 2004-01-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
JP2005064896A (ja) | 2003-08-13 | 2005-03-10 | Renesas Technology Corp | 同期クロック発生回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6563346B2 (en) * | 2000-12-13 | 2003-05-13 | International Business Machines Corporation | Phase independent frequency comparator |
US6552618B2 (en) * | 2000-12-13 | 2003-04-22 | Agere Systems Inc. | VCO gain self-calibration for low voltage phase lock-loop applications |
US6683502B1 (en) * | 2002-03-12 | 2004-01-27 | Xilinx, Inc. | Process compensated phase locked loop |
US7230505B2 (en) * | 2005-04-04 | 2007-06-12 | Freescale Semiconductor, Inc. | Voltage controlled oscillator with gain control |
-
2006
- 2006-04-21 KR KR1020060036188A patent/KR100793988B1/ko active IP Right Grant
- 2006-10-26 US US11/586,655 patent/US7548124B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000004156A (ja) | 1998-06-12 | 2000-01-07 | Mitsubishi Electric Corp | Vco特性自動可変pll回路 |
KR20030084739A (ko) * | 2002-04-26 | 2003-11-01 | 가부시키가이샤 히타치세이사쿠쇼 | 통신용반도체집적회로 및 무선통신시스템 |
WO2004004126A1 (en) | 2002-06-28 | 2004-01-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
JP2005064896A (ja) | 2003-08-13 | 2005-03-10 | Renesas Technology Corp | 同期クロック発生回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101209030B1 (ko) | 2010-05-18 | 2012-12-06 | 광운대학교 산학협력단 | 주파수합성기 및 이를 위한 고속 자동 보정장치 |
US9413367B2 (en) | 2014-04-07 | 2016-08-09 | Samsung Electronics Co., Ltd. | Method and apparatus for calibrating output frequency of oscillator |
Also Published As
Publication number | Publication date |
---|---|
US7548124B2 (en) | 2009-06-16 |
KR20070104063A (ko) | 2007-10-25 |
US20070249293A1 (en) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100793988B1 (ko) | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 | |
US7511579B2 (en) | Phase lock loop and operating method thereof | |
US8183950B2 (en) | Auto-calibration for ring oscillator VCO | |
TWI357217B (en) | Frequency synthesizer, automatic frequency calibra | |
KR100549868B1 (ko) | 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법 | |
KR101622542B1 (ko) | 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
US8487707B2 (en) | Frequency synthesizer | |
KR101622927B1 (ko) | 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
US6351164B1 (en) | PLL circuit | |
US5661440A (en) | PLL frequency synthesizer employing plural control frequencies to minimize overshoot | |
US7023284B2 (en) | Dual loop phase locked loop | |
KR100706575B1 (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
US7352837B2 (en) | Digital phase-locked loop | |
KR100817286B1 (ko) | 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법 | |
CN112234981B (zh) | 数据与时钟恢复电路 | |
JPH0993125A (ja) | Pllシンセサイザ回路 | |
JP2010118803A (ja) | Pll回路 | |
US8502574B2 (en) | Device and method for generating a signal of parametrizable frequency | |
KR20060090909A (ko) | 듀얼 루프를 가지는 위상동조기 및 그의 제어방법 | |
US7355487B2 (en) | Method for reducing phase lock time and jittering and phase lock loop using the same | |
JP2005057458A (ja) | Pll回路 | |
WO2004015869A1 (en) | Phase-locked-loop circuit and method | |
JP2004120711A (ja) | 周波数変調装置及び周波数変調方法 | |
JP2000299636A (ja) | Pll回路 | |
JPH09326693A (ja) | Pllシンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141224 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161219 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181220 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 13 |