KR101622927B1 - 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 - Google Patents

폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 Download PDF

Info

Publication number
KR101622927B1
KR101622927B1 KR1020140011389A KR20140011389A KR101622927B1 KR 101622927 B1 KR101622927 B1 KR 101622927B1 KR 1020140011389 A KR1020140011389 A KR 1020140011389A KR 20140011389 A KR20140011389 A KR 20140011389A KR 101622927 B1 KR101622927 B1 KR 101622927B1
Authority
KR
South Korea
Prior art keywords
curve
operating
frequency
vco
curves
Prior art date
Application number
KR1020140011389A
Other languages
English (en)
Other versions
KR20140130015A (ko
Inventor
쥬인-얀 첸
웨이-강 쳉
Original Assignee
마이크렐 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크렐 인코포레이티드 filed Critical 마이크렐 인코포레이티드
Publication of KR20140130015A publication Critical patent/KR20140130015A/ko
Application granted granted Critical
Publication of KR101622927B1 publication Critical patent/KR101622927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

복수의 동작 곡선들을 갖는 다중-곡선 전압-제어 발진기(VCO)를 사용하는 위상-동기 루프 회로가 개시되고, 각 동작 곡선은 제어 전압 범위에 걸친 상이한 주파수 범위에 대응한다. 상기 위상-동기 루프 회로는, 다중-곡선 VCO 내에서 동작 곡선들 중 하나를 선택하기 위한 폐루프 곡선 검색 동작을 사용하여 곡선 선택 신호를 생성하도록 구성된 디지털 제어 회로를 포함하고, 선택된 동작 곡선은 VCO에 의해 사용되어 위상-동기 루프의 타깃 주파수와 동일하거나 타깃 주파수에 근접한 출력 주파수를 갖는 출력 신호를 생성한다. 일 실시예에 있어서, 디지털 제어 회로는 2진 점프 방법을 구현하고, 동작 곡선은, 동작 곡선이 상기 제어 전압 범위 내에서 좁은 중심의 전압 범위인 제 1 전압 범위 내에 있는 제어 전압을 갖는 상기 타깃 주파수에 부합하는 출력 주파수를 가질 때, 선택된다.

Description

폐루프 곡선 검색을 구현하는 다중-곡선 VCO를 갖는 PLL 주파수 합성기{PLL FREQUENCY SYNTHESIZER WITH MULTI-CURVE VCO IMPLEMENTING CLOSED LOOP CURVE SEARCHING}
본 발명은 폐루프 곡선 검색을 구현하는 다중-곡선 VCO를 갖는 PLL 주파수 합성기에 관한 것이다.
무선 통신의 출현은 점진적으로 복잡한 통신 규격들을 따르기 위한 무선 통신 디바이스들상의 증가하는 요구들을 초래한다. 무선 통신 디바이스는 일반적으로 하나 이상의 원격통신 기준들에 따라 변조된 무선 주파수(RF) 신호들을 송수신한다. 무선 통신 디바이스들은 일반적으로 무선 주파수(RF) 송신기 및 RF 수신기를 위한 요구되는 변조 주파수를 생성하기 위하여 주파수 합성기를 포함한다. 다수의 주파수 대역들을 담당하고, 미세한 주파수 단계 크기들의 요구에 부합하기 위하여, 분수 분주형(Fractional-N) 합성기들이 종종 사용된다. 더욱이, 무선 통신 표준들은 종종 많은 수의 채널들을 좁은 주파수 대역 내에 결합시킨다. 이들 무선 애플리케이션들을 위한 주파수 합성기는 출력 주파수 신호에 대한 낮은 지터를 보장하면서 넓은 주파수 대역을 담당할 수 있어야 한다.
위상 동기 루프(PLL)는 주파수 합성기 회로들을 위한 기초로서 널리 사용된다. 위상 동기 루프(PLL)는 발진기가 기준 신호에 대해 일정한 위상 각도를 유지하도록 발진기를 제어하는 전기 회로이다. 일반적으로, PLL은 위상 검출기, 전하 펌프, 저역 필터, 및 전압-제어 발진기(VCO)에 의해 형성된다. PLL은 입력 신호를 수신하고 VCO를 제어하도록 동작하여, VCO의 출력 발진 신호가 입력 신호와의 고정된 위상 관계를 유지하도록, VCO가 입력 신호에 의해 표시된 주파수와 동기되도록 한다.
도 1은 종래의 위상 동기 루프(PLL) 회로의 개략도이다. 도 1을 참조하면, 위상 동기 루프(PLL) 회로(10)는 발진기(11)에 의해 생성되고 입력 주파수(fin)를 갖는 입력 신호(12)를 수신하고, 출력 주파수(fout)를 갖는 출력 신호(22)를 생성하고, 출력 신호(22)는 입력 신호(12)의 위상에 대한 고정된 관계를 갖는다. PLL 회로(10)는, 입력 주파수를 예컨대 M의 분할 계수로 분할하여 기준 주파수(fref)를 갖는 기준 신호(15)를 생성하기 위한 주파수 분할기(13)를 포함할 수 있다. PLL 회로(10)는 위상 및 주파수 검출기(PFD; 14), 전하 펌프(16), 저역 필터(18) 및 전압 제어 발진기(VCO; 20)를 포함한다. 루프 필터로서도 언급되는 저역 필터(18)는 전형적으로 커패시터와 저항의 직렬 연결로 구현된다. PLL 회로(10)는 또한 음의 피드백 루프를 형성하는 피드백 주파수 분할기(30)를 포함한다. 피드백 주파수 분할기(30)는 출력 신호(22)를 수신하고, 예컨대 N의 분할 계수로 분할된 피드백 주파수(ffb)를 갖는 피드백 신호(34)를 생성한다. 피드백 신호(26)는 위상 및 주파수 검출기(14)에 결합되어 피드백 루프를 형성한다.
PLL(10)의 동작은 잘 알려져 있다. 위상 및 주파수 검출기(14)는 기준 신호(15)와 피드백 신호(34) 사이의 위상 차이를 비교한다. 위상 차이는 VCO(20)를 제어하는 제어 신호를 생성하는 전하 펌프(16)를 제어하기 위하여 사용된다. 제어 신호는 저역 필터(18)에 결합되어 고주파수 변환들을 필터링 제거함으로써 VCO(20)를 구동하기 위한 제어 전압(Vctrl)을 생성한다. VCO(20)는 입력 신호의 위상에 대한 고정된 관계를 갖는 출력 신호(22)를 생성한다. 출력 신호(22)는 피드백 주파수 분할기(30)를 통해 위상 및 주파수 검출기(14)에 피드백된다. 이와 같이 생성된 출력 주파수는 입력 주파수 및 분할 계수들(N 및 M)의 함수이고, 다음과 같이 주어진다:
Figure 112014009831819-pat00001
.
PLL의 VCO는 VCO 동작 곡선에 인가된 제어 전압(Vctrl)에 기초하여 출력 주파수를 생성한다. 넓은 주파수 대역을 갖는 출력 주파수를 생성하기 위하여, 단일-곡선의 VCO가 사용될 수 있지만, VCO는 도 2의 (a)에 도시된 바와 같이 단일 VCO 동작 곡선에서 가파른 기울기에 의해 표시되는 큰 VCO 이득을 갖는 것이 필요할 것이다. 큰 VCO 이득은 간혹 바람직하지 않은데, 왜냐하면 제어 전압(Vctrl)에서 작은 변화들이 출력 주파수에서 큰 변화를 초래하여 바람직하지 못한 지터를 초래할 것이기 때문이다. 일부 예들에 있어서, 지터링 문제는 제어 전압에서의 변동을 제어함으로써 제어된다. 다른 경우들에 있어서, 도 2의 (b)에 도시된, 다수의 VCO 동작 곡선들을 갖는 다중-곡선 VCO가 사용된다. 다중-곡선 VCO가 사용될 때, 각 VCO 동작 곡선은, 각 곡선에 대해 더 얕은 기울기로 표시된 더 작은 VCO 이득을 갖는 반면, 동작 곡선들의 세트는 원하는 넓은 주파수 범위를 담당한다.
도 3은 다중-곡선 VCO를 통합하는 종래의 분수 분주형(Fractional-N) 주파수 합성기의 개략도이다. 도 3을 참조하면, 분수 분주형 주파수 합성기(50)는 위상 및 주파수 검출기(PFD)(54), 전하 펌프(56), 저역 필터(58) 및 전압 제어 발진기(VCO; 60)를 포함하는 기본 위상-동기 루프(PLL) 구조를 사용하여 형성된다. 발진기(52)는 위상 및 주파수 검출기(54)의 입력 신호로서 기준 주파수(fref)를 생성하기 위하여 사용될 수 있다. 피드백 주파수 분할기(64)는 피드백 경로 내에서 사용된다. 피드백 주파수 분할기(64)는 분할비(N)를 갖는 다중-모듈러스 분할기로서 구현되고, 분할비는 또한 분할기(64)의 모듈러스로 언급된다. 따라서, 출력 주파수(fout)는 기준 주파수(fref)의 N배이고, fout = N*fref 로 주어진다. 분수 분주형 주파수 합성기에서, 출력 주파수(fout)는 입력 기준 주파수(fref)의 분수이고, 분할비(N)는 정수 부분과 분수 부분을 포함한다. 다중-모듈러스 분할기로서, 피드백 분할기(30)는 분할기 셀들의 체인으로서 구현되고, 주어진 분할 범위를 갖는다.
동작시, 기준 주파수(fref)는 발진기(52)로부터 생성된다. 기준 주파수(fref)는 전형적으로 높은 주파수 신호이고, 피드백 주파수 분할기(64)에 의해 출력 주파수(fout)로서 요구되는 낮은 주파수로 분할된다. 출력 주파수(fout)는 PLL을 통해 기준 주파수(fref)와 동기가 맞춰진다. 피드백 주파수 분할기(64)는 입력 소스 주파수로서 출력 주파수(fout)를 수신하고, PLL에 대한 피드백 주파수(ffb)로서 분할된 주파수를 생성한다. 출력 주파수(fout)는 피드백 주파수 분할기(64)의 분할비(N)를 변경함으로써 조절된다. 미세한 주파수 단계 크기는 주파수 분할비(N)를 예컨대 N으로부터 N-1, N+1, N-2, N+2, 등으로와 같이, 정수들 사이에서 일정하게 교환함으로써 달성될 수 있다.
피드백 주파수 분할기(64)의 분할비(N)는 변조기(68)에 의해 변조된다. 변조기(68)는 분할기(64) 내의 분할기 셀들의 분할 계수를 제어하기 위한 제어 데이터비트들을 생성하여, 원하는 분할비(N)를 구현한다. 변조기(68)는 피드백 주파수(ffb)를 수신하고, 제어 데이터비트들은 피드백 주파수(ffb)에 동기를 맞춰 생성된다. 실제, 변조기(68)는 정수들(D와 D+1) 사이에서 모듈러스의 선택을 랜덤화하여, 분수 분할비(N)를 생성한다.
주파수 합성기가 다중-곡선 VCO를 사용할 때, 제어 회로는 주어진 타깃 출력 주파수에 대한 원하는 VCO 동작 곡선을 선택하기 위하여 사용된다. VCO 동작 곡선을 선택하기 위한 동작은 간혹 "거친 제어"로 언급된다. 원하는 동작 곡선이 선택된 이후, 주파수 합성기의 PLL은, VCO를 구동하는 제어 전압(Vctrl)을 조절하여 선택된 VCO 동작 곡선을 따라 출력 주파수를 변경하기 위하여 "미세 제어"를 사용하여 동작한다. 거친 제어를 위한 종래의 방법, 즉 동작 곡선의 검색 및 선택은 다중-곡선 VCO에서 간혹 개방 루프 제어를 사용하고, 간혹 최적의 동작 곡선을 선택하지 못한다. 일부 경우들에 있어서, 종래의 검색 방법들은 VCO로 하여금 최적 이하의 동작 곡선에 고정되게 할 수 있고, 이는 주파수 합성기의 동작을 방해한다.
본 발명은, 프로세스; 장치; 시스템; 및/또는 물질의 구성을 포함하여, 다양한 방식들로 구현될 수 있다. 본 명세서에서 이들 구현들, 또는 본 발명이 취할 수 있는 임의의 다른 형태는 기술들로 언급될 수 있다. 일반적으로, 개시된 프로세스들의 단계들의 순서는 본 발명의 범주 내에서 변경될 수 있다.
본 발명의 하나 이상의 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 첨부 도면들과 함께 아래에 제공된다. 본 발명은 이러한 실시예들과 관련하여 기술되지만, 본 발명은 임의의 실시예에 국한되지 않는다. 본 발명의 범주는 오로지 청구항들에 의해 제한되고, 본 발명은 다수의 대안들, 수정들 및 등가물들을 포함한다. 본 발명의 철저한 이해를 제공하기 위하여 다수의 특정 세부사항들이 다음의 설명에서 설명된다. 이들 세부사항들은 예시를 위해 제공되고, 본 발명은 이들 특정 세부사항들의 일부 또는 전부가 없이도 청구항들에 따라 실시될 수 있다. 명확성을 위해, 본 발명에 관련된 기술 분야에서 알려진 기술 자료는 본 발명이 불필요하게 모호하게 되지 않도록 상세하게 설명되지 않았다.
본 발명의 실시예들에 따라, 다중-곡선 VCO를 사용하는 PLL 주파수 합성기는 주어진 타깃 주파수를 위해 최적의 VCO 동작 곡선을 선택하기 위한 폐루프 곡선 검색 방법을 구현하는 디지털 제어 회로를 병합한다. 일부 실시예들에 있어서, 폐루프 곡선 검색 방법은 넓은 제어 전압 범위에 걸쳐 선택된 동작 곡선을 유지하면서, 좁은 중심의 제어 전압 범위에 기초하여 동작 곡선을 검색한다. 이러한 방식으로, 곡선 검색 방법은 최적의 동작 곡선의 선택을 보장한다. 더욱이, 일부 실시예들에 있어서, 폐루프 곡선 검색 방법은, 이진 검색 알고리즘이 사용될 때 간혹 요구되는 공간을 소비하는 가산기 및 감산기 없이 디지털 제어 회로가 구현될 수 있도록, 곡선 검색 도중에 곡선 선택을 위한 이진 점프 방법을 구현한다.
일부 실시예들에 있어서, 디지털 제어 회로는 폐루프 곡선 검색 방법을 구현하고, 이러한 방법은 PLL의 전하 펌프 전류를 곡선 검색 동작 도중에 제 1 레벨로 증가시켜, 폐루프 검색이 집중하는 속도를 증가시킨다. 폐루프 곡선 검색 방법은, 곡선 선택 이후 곡선 추적을 위해 전하 펌프 전류를 제 2의 낮은 레벨로 반환한다. 곡선 검색 동작 도중에 전하 펌프 전류를 증가시킴으로써 PLL 주파수 합성기는, 더 강건한 곡선 검색을 위해 폐루프 곡선 검색 방법을 사용하는 동안, 최적의 VCO 동작 곡선에 더 빨리 집중할 수 있다.
다중-곡선 VCO를 갖는 PLL 주파수 합성기 내에서 구현된 본 발명의 디지털 제어 회로와 폐루프 곡선 검색 방법은 종래의 거친 제어 기술들에 비해 많은 장점들을 구현한다. 첫 번째로, 디지털 제어 회로와 검색 방법은 타깃 주파수를 위한 최적의 VCO 동작 곡선을 선택하도록 동작한다. 본 설명에 있어서, 최적의 VCO 동작 곡선은 VCO 제어 전압의 좁은 중심 범위에서 타깃 주파수와 교차하는 VCO 동작 곡선이다. 최적의 VCO 동작 곡선이 선택될 때, VCO는 제어 전압이 미세 제어 동안 변할 때 쉽게 포화되거나 한계에 이르지 않을 것이다.
두 번째로, 디지털 제어 회로와 곡선 검색 방법은 프로세스, 전압 및 온도 변동들에 대한 잡음에 민감하지 않다. PLL 주파수 합성기는 프로세스, 전압 및 온도 변동들에 걸쳐 최적의 동작 곡선을 선택할 수 있다.
세 번째로, 디지털 제어 회로와 곡선 검색 방법은 종래의 개방 루프 검색 방식들보다 더 강건한 폐루프 검색 알고리즘을 사용한다. 개방 루프 검색 방식에서, PLL의 피드백 루프 동작은, 제어 회로가 사용할 원하는 동작 곡선을 결정하는 동안, 해체 또는 중단된다. PLL 피드백 루프의 정상 동작은 동작 곡선이 선택된 이후 복원된다. 개방 루프 검색 방식은, 곡선 검색이 PLL의 동작 조건들과 동일한 조건들 하에서 동작하지 않으므로 바람직하지 않다. 그러므로, 개방 루프 검색 방식들은 간혹 타깃 주파수를 위한 이상적인 곡선을 선택하지 못한다. 그러나, 본 발명의 실시예들에서, 곡선 검색 동작은 폐루프에서 이루어진다. 즉, PLL의 피드백 루프가 해체되거나 중단되지 않는다. 대신에, PLL 피드백 루프는 디지털 제어 회로가 원하는 동작 곡선을 검색할 때 동작을 지속한다. 이러한 방식으로, 동작 곡선은 PLL의 정상 동작 조건들 도중에 선택된다. 폐루프 검색 방법을 사용하여 선택된 동작 곡선은 따라서 PLL 동작에 대해 더 강건하다.
네 번째로, 일부 실시예들에 있어서, 디지털 제어 회로와 곡선 검색 방법은 짧은 검색 시간 또는 빠른 검색 속도를 구현하기 위하여 증가된 전하 펌프 전류를 인가한다. 타깃 주파수가 변할 때, 폐루프 곡선 검색 방법은 증가된 전하 펌프 전류로 인해 최적의 곡선을 신속하게 검색할 수 있다.
본 발명의 다양한 실시예들은 다음의 상세한 설명 및 첨부 도면들에서 개시된다.
도 1은 종래의 위상-동기 루프(PLL) 회로의 개략도.
도 2의 (a)는 단일 곡선 VCO에 대한 예시적인 VCO 동작 곡선을 도시하는 도면.
도 2의 (b)는 다중-곡선 VCO에 대한 예시적인 VCO 동작 곡선을 도시하는 도면.
도 3은 다중-곡선 VCO를 병합한 종래의 분수 분주형 주파수 합성기의 개략도.
도 4는 본 발명의 실시예들에서 다중-곡선 VCO와 디지털 제어 회로를 병합한 종래의 분수 분주형 주파수 합성기의 개략도.
도 5는 본 발명의 실시예들에서 도 4의 분수 분주형 주파수 합성기 내의 디지털 제어 회로의 구현을 도시하는 도면.
도 6은 본 발명의 예들에서 다중-곡선 VCO의 동작 곡선들을 도시하는 도면.
도 7은 본 발명의 실시예들에서 PLL 주파수 합성기 내의 전하 펌프 회로를 도시하는 개략도.
도 8은 본 발명의 실시예들에서 타깃 주파수를 위해 동작 곡선을 선택하는 폐루프 곡선 검색 방법을 도시하는 흐름도.
도 9는 본 발명의 실시예들에 따른 디지털 제어 회로 내에서 곡선 추적 방법을 도시하는 흐름도.
도 10은 본 발명의 실시예들에서 전하 펌프 전류 변조를 사용하여 타깃 주파수에 대한 동작 곡선을 선택하는 폐루프 곡선 검색 방법을 도시하는 흐름도.
도 11은 본 발명의 실시예들에서 폐루프 곡선 검색 방법에서 사용된 이진 점프 방법의 예를 도시하는 도면.
도 12 내지 도 15는 본 발명의 일 예에서 폐루프 곡선 검색 방법을 사용하여 타깃 주파수에 대한 다중-곡선 VCO에서 최적의 동작 곡선을 선택하는 프로세스를 도시하는 도면.
도 4는 본 발명의 실시예들에서 다중-곡선 VCO 및 디지털 제어 회로를 병합하는 분수 분주형 주파수 합성기의 개략도이다. 도 4를 참조하면, 분수 분주형 주파수 합성기(100)가 위상 및 주파수 검출기(PFD;104), 전하 펌프(106), 저역 필터(108) 및 다중-곡선 전압 제어 발진기(VCO; 110)를 포함하는 위상 동기 루프(PLL) 회로를 사용하여 형성된다. 수정 발진기(102)와 같은 고도로 정확하고 안정된 주파수 소스가 위상 및 주파수 검출기(104)에 대한 입력 신호(103)로서 기준 주파수(fref)를 생성하기 위하여 사용될 수 있다. 피드백 주파수 분할기(114)는 피드백 경로 내에서 사용된다. 피드백 주파수 분할기(114)는 분할비(N)를 갖는 다중-모듈러스 분할기로서 구현되고, 분할비(N)는 또한 분할기(114)의 모듈러스로 언급된다. 따라서, 출력 주파수(fout)는 기준 주파수(fref)의 N배이고, fout = N*fref 로 주어진다. 분수 분주형 주파수 합성기에서, 출력 주파수(fout)는 입력 기준 주파수(fref)의 분수이고, 분할비(N)는 정수 부분과 분수 부분을 포함한다. 다중-모듈러스 분할기 내의 피드백 분할기(114)는 분할기 셀들의 체인으로서 구현될 수 있고, 주어진 분할 범위를 갖는다.
동작시, 기준 주파수(fref)는 발진기(102)로부터 생성된다. 기준 주파수(fref)는 전형적으로 높은 주파수 신호이고, 피드백 주파수 분할기(114)에 의해 출력 주파수(fout)로서 원하는 낮은 주파수로 분할된다. 출력 주파수(fout)는 PLL을 통해 기준 주파수(fref)에 동기가 맞춰진다. 피드백 주파수 분할기(114)는 입력 소스 주파수로서 출력 주파수(fout)를 수신하고, PLL에 대한 피드백 주파수(ffb)로서 분할된 주파수를 생성한다. 출력 주파수(fout)는 피드백 주파수 분할기(114)의 분할비(N)를 변경함으로써 조절된다. 미세한 주파수 단계 크기는 주파수 분할비(N)를 예컨대 N으로부터 N-1, N+1, N-2, N+2, 등으로와 같이, 정수들 사이에서 일정하게 교환함으로써 달성될 수 있다.
피드백 주파수 분할기(114)의 분할비(N)는 델타-시그마(Δ∑) 변조기(118)에 의해 변조된다. Δ∑ 변조기(118)는 분할기(114) 내의 분할 셀들의 분할 계수를 제어하기 위한 제어 데이터비트들(PI[n:0])을 생성하여, 원하는 분할비(N)를 구현한다. Δ∑ 변조기(118)는 피드백 주파수(ffb)를 수신하고, 제어 데이터비트들(PI[n:0])은 피드백 주파수(ffb)에 동기를 맞춰 생성된다. 실제, Δ∑ 변조기(118)는 정수들(D와 D+1) 사이에서 모듈러스의 선택을 랜덤화하여, 분수 분할비(N)를 생성한다. Δ∑ 변조기의 잡음 성형 효과는 위상 잡음을 LPF(108)에 의해 필터링 제거될 수 있는 높은 레벨로 이동시킨다.
PLL 동작은 다음과 같다. 위상 및 주파수 검출기(104)는 기준 주파수(fref)와 피드백 주파수(ffb) 사이의 위상 차이를 비교한다. 위상 차이는 VCO(110)를 제어하기 위한 제어 신호를 생성하는 전하 펌프(106)를 제어하기 위하여 사용된다. 특히, PFD(104)는 한 쌍의 전하 펌프 제어신호들(업 및 다운)을 생성하여, 전하 펌프로 하여금 전하 펌프의 출력 노드(107)로부터 전류를 소싱하거나 싱크하게 하고, 따라서 VCO를 위한 제어신호를 생성한다. 전하 펌프로부터 출력 신호는 고주파수 성분을 필터링 제거하기 위하여 저역 필터(108)에 결합된다. 필터링된 신호는 VCO(110)을 구동하기 위한 제어 전압(Vctrl)(노드(109))이다. VCO(110)는 기준 주파수(fref)의 위상에 대한 고정된 관계를 갖는 출력 주파수(fout)을 갖는 출력 신호(112)를 생성한다. 출력 주파수(fout)는 피드백 주파수 분할기(114)를 통해 위상 및 주파수 검출기(104)에 피드백되어, 제어 루프를 완성한다.
주파수 합성기(100)가 PLL 회로 내에서 다중-곡선 VCO(110)를 사용할 때, 주파수 합성기(100)는 타깃 주파수에 부합하는 출력 주파수를 생성할 수 있는 다중 VCO 동작 곡선들의 세트 중에서 하나의 VCO 동작 곡선을 선택하기 위하여 "거친 제어"를 적용한다. 본 발명의 실시예들에 있어서, PLL 주파수 합성기(100)는 타깃 주파수에 부합하는 출력 주파수를 갖는 최적의 VCO 동작 곡선을 선택하기 위한 폐루프 곡선 검색 방법을 구현하는 디지털 제어 회로(125)를 포함한다. 원하는 VCO 동작 곡선이 선택된 이후, 주파수 합성기의 PLL은 "미세 제어"를 사용하여 동작함으로써, VCO를 구동하는 제어 전압(Vctrl)(노드(109))을 조절하여, 선택된 VCO 동작 곡선에 따라 VCO의 출력 주파수를 변화시킨다.
본 발명의 실시예들에 있어서, PLL 주파수 합성기(100)는 최적의 VCO 동작 곡선을 선택할 때 거친 제어를 제공하기 위한 디지털 제어 회로를 포함한다. 동시에, 위상 및 주파수 검출기(104), 전하 펌프(106), 저역 필터(108) 및 피드백 주파수 분할기(114)를 포함하는 PLL은 제어 전압(Vctrl)을 조절하여 타깃 주파수를 추적하기 위한 미세 제어를 제공한다.
일부 실시예들에 있어서, PLL 주파수 합성기(100)는 원하는 채널 또는 원하는 타깃 주파수를 선택하기 위한 제어신호를 생성하는 프로그래밍 인터페이스(120)를 포함한다. 채널이 변경될 때, 프로그래밍 인터페이스(120)는 타깃 주파수를 변경하기 위한 제어신호를 제공한다. 프로그래밍 인터페이스(120)는 Δ∑ 변조기(118)가 피드백 주파수 분할기(114)의 분할비를 변경하기 위한 제 1 제어 신호(노드(123))를 생성한다. 분할비를 변경하는 것은 PLL의 출력 주파수(fout)를 변경시킨다. 타깃 주파수가 변할 때, PLL은 루프를 새로운 타깃 주파수에 동기를 다시 맞추는 것을 필요로 한다. 프로그래밍 인터페이스(120)는, 제어 회로를 재개시켜 새로운 VCO 동작 곡선을 선택하기 위하여, 제 2 제어 신호(노드(122))를 디지털 제어 회로(125)에 송신한다.
디지털 제어 회로(125)는 입력 신호들로서 기준 주파수(fref)와 제어 전압(Vctrl)(노드(109))을 수신한다. 기준 주파수(fref)는 디지털 제어 회로 내에서 타이머 신호를 생성하기 위한 클록 신호로서 사용된다. 제어 전압(Vctrl)은 폐루프 곡선 검색 방법을 사용하여 타깃 주파수에 대한 최적의 동작 곡선을 선택하기 위하여 사용된다. 폐루프 곡선 검색 방법이 최적의 동작 곡선을 결정할 때, 디지털 제어 회로(125)는 VCO(110)가 선택된 동작 곡선을 사용하도록, curve_sel 신호(노드(128))를 생성한다.
더 특별히, 본 발명의 실시예들에 있어서, 폐루프 곡선 검색 방법은 거친 제어 동안 좁은 중심의 제어 전압 범위 상에서 동작 곡선 사용을 검색한다. 이러한 방식으로, 곡선 검색 방법은 최적의 동작 곡선의 선택을 보장한다. 이후, PLL은 미세 제어 동안 넓은 제어 전압 범위에 걸쳐 선택된 동작 곡선을 유지한다. 더욱이, 본 발명의 실시예들에 있어서, 폐루프 곡선 검색 방법은, 이진 검색 알고리즘이 사용될 때 간혹 요구되는 공간을 소비하는 가산기 및 감산기 없이 디지털 제어 회로가 구현될 수 있도록, 곡선 검색 도중에 곡선 선택을 위한 이진 점프 방법을 구현한다.
더욱이, 일부 실시예들에 있어서, 디지털 제어 회로는 거친 제어 단계 또는 곡선 검색 단계 도중에 전하 펌프(106)에서 전하 펌프 전류를 증가시키기 위한 전하 펌프 제어 신호(cp_ctrl)(노드(126))를 생성한다. 전하 펌프 전류가 증가할 때, 제어 전압(Vctrl)은 더 빨리 안정되고, 따라서 곡선 검색 동작이 더 빠르게 완료되도록 허용한다.
도 5는 본 발명의 실시예들에서 도 4의 분수 분주형 주파수 합성기 내의 디지털 제어 회로의 구현을 도시한다. 도 4와 도 5에서 유사한 요소들은 유사 참조 번호를 갖고, 추가로 설명되지 않을 것이다. 도 5를 참조하면, 분수 분주형 주파수 합성기(100)에서, 프로그래밍 인터페이스는 출력 주파수(fout)를 위해 요구되는 채널 또는 타깃 주파수를 선택한다. 새로운 타깃 주파수를 선택하기 위하여, 프로그래밍 인터페이스(120)는 피드백 주파수 분할기(114)의 분할비를 변경하기 위하여 Δ∑ 변조기(118)에 대한 정수 및 분수 값을 나타내는 제어신호를 제공한다. 프로그래밍 인터페이스(120)는 또한 디지털 제어 회로의 상태 머신을 재개 또는 개시시키기 위하여 디지털 제어 회로(125) 내의 재개 회로(138)에 재개 제어신호(노드(124))를 제공한다. 이러한 방식으로, 디지털 제어 회로(125)는 새로 구축된 타깃 주파수에 대한 동작 곡선을 찾기 위한 폐루프 곡선 검색 방법을 개시시킨다.
디지털 제어 회로(125)는 4개의 비교기들(130)의 한 세트를 포함하고, 이들은 제어 전압(Vctrl; 109)을 수신하여 제어 전압(Vctrl; 109)을 4개의 비교기 전압들(Vcmp_0 내지 Vcmp_3)의 각각과 비교한다. 이러한 방식으로, 비교기들(130)은 제어 전압(Vctrl)을 디지털화한다. 비교 결과는 상태 머신(134)에 제공되어, 곡선 선택 신호(curve_sel; 128)를 생성한다. 본 발명의 실시예들에 있어서, 상태 머신(134)은 룩업 테이블(136)과 통신하고, 룩업 테이블은 상태 변수를 상태 머신에 제공한다. 일 실시예에 있어서, 룩업 테이블(136)은 아래에서 더 상세하게 설명되는 바와 같이, 상태 타이머 값들과 전하 펌프 전류 값들을 상태 머신(134)에 제공한다. 본 실시예에 있어서, 프로그래밍 인터페이스(120)는 룩업 테이블(136)에 저장될 상태 타이머 값들을 제공한다. 디지털 제어 회로(125)에서, 상태 머신(134), 룩업 테이블(136) 및 재개 회로(138)는 동작 조건들에 기초하여 적절한 VCO 동작 곡선을 선택하기 위한 자동-감지 회로(132)를 형성한다.
도 6은 본 발명의 예들에서 다중-곡선 VCO의 동작 곡선들을 도시한다. 도 6을 참조하면, 다중-곡선 VCO는 각 동작 곡선이 상이한 주파수 범위에 대응하는 2차 VCO 동작 곡선들의 한 세트를 포함한다. 출력 주파수를 생성하기 위한 2차 동작 곡선들 중 하나를 선택하기 위하여 곡선 선택 신호(curve_sel; n-비트 값)가 사용된다. 본 설명에서, 다중-곡선 VCO는 가장 높은 주파수로부터 가장 낮은 주파수까지 32(즉 25)개의 동작 곡선들(0 내지 31)로서 도시된다. 동작 곡선들은 본 예에서 0.5V 내지 2.1V인 제어 전압 범위에 걸쳐 확장된다. 비교기 전압들(Vcmp_0 내지 Vcmp_3)은 제어 전압 값들을 5개의 영역들(영역1 내지 영역5)로 분할하는 증가하는 전압 값들을 나타낸다. 특히, 전압들(Vcmp_0 내지 Vcmp_3)은 좁은 중심의 제어 전압 범위인 제 1 전압 범위(VR1)를 한정한다. 즉, 전압 범위(VR1)는 제어 전압의 전체 전압 범위의 중심을 나타낸다. 전압들(Vcmp_0 내지 Vcmp_3)은 전압 범위(VR1)보다 넓은 전압 범위인 제 2 전압 범위(VR2)를 한정한다. 본 예에서, 전압 범위(VR1)는 제어 전압의 중심의 대략 25%이고, 반면에 전압 범위(VR2)는 제어 전압 범위의 중심의 대략 50%이다. 본 발명의 실시예들에 있어서, 동작 곡선은 오로지 제어 전압(Vctrl)이 좁은 전압 범위(VR1) 내에서 타깃 주파수와 부합할 때 선택된다. 이러한 방식으로, 디지털 제어 회로(125)는 최적의 동작 곡선이 선택되는 것을 보장한다. 타깃 주파수에 대한 최적의 동작 곡선을 선택할 때 디지털 제어 회로(125)의 동작은 아래에서 보다 상세하게 설명될 것이다.
일부 실시예들에 있어서, 디지털 제어 회로(125)는 곡선 검색 동작의 속도를 상승시키기 위하여 전하 펌프(106)의 전하 펌프 전류를 제어한다. 이를 위해, 프로그래밍 인터페이스(120)는 공칭 전하 펌프 전류를 나타내는 신호(cp_sel; 122)를 디지털 제어 회로(125)에 제공할 수 있다. 디지털 제어 회로(125)는 전하 펌프(106)에 대한 전하 펌프 제어 신호(cp_ctrl;126)를 생성한다. 디지털 제어 회로(125)는, 전하 펌프 제어 신호(cp_ctrl)를 생성하여 곡선 검색 동작(거친 제어) 도중에 전하 펌프(106) 전류를 증가시키고, 전하 펌프 제어 신호(cp_ctrl)를 생성하여 곡선 추적 동작(미세 제어) 도중에 공칭 전하 펌프 전류를 제공한다.
도 7은 본 발명의 실시예들에서 PLL 주파수 합성기 내의 전하 펌프를 도시하는 개략도이다. 도 7을 참조하면, 전하 펌프 회로(106)는 제 1 전류 소스(140), 제 1 스위치(S1) 제 2 스위치(S2) 및 제 2 전류 소스(142)를 포함하고, 이들 모두는 전원 전압과 접지 사이에서 직렬로 연결된다. 스위치(S1)는 업 제어 신호에 의해 제어되는 반면, 스위치(S2)는 다운 제어 신호에 의해 제어되고, 두 제어 신호는 모두 기준 주파수(fref)와 피드백 주파수(ffb) 사이의 차이에 따라 위상 및 주파수 검출기(104)로부터 생성된다. 스위치(S1)를 폐쇄하기 위하여 업 제어 신호가 단정이 될 때, 제 1 전류 소스(140)로부터 전하 펌프 전류는 출력 노드(107)를 충전시킨다. 스위치(S2)를 폐쇄하기 위하여 다운 제어 신호가 단정이 될 때, 제 2 전류 소스(142)로부터 전하 펌프 전류는 제어 전압 노드(107)를 방전시킨다. 스위치들(S1 및 S2)은 동시에 턴온되지 않는다. 저항(R1)과 커패시터(C1)의 직렬 연결에 의해 형성된 저역 필터(108)는 출력 노드(107)에 결합되어, 출력 노드에서의 전압을 저역 필터링하여, 제어 전압(Vctrl)을 생성한다. 제어 전압(Vctrl)은 이후 VCO(110)를 구동하기 위하여 사용된다.
본 발명의 실시예들에 있어서, 전하 펌프 제어 신호(cp_ctrl; 126)는 전하 펌프(106)에 제공되어, 전류 소스들(140 및 142)에 의해 제공된 전류 값들을 설정한다. 큰 전류를 제공함으로써, 출력 노드(107)는 저역 필터(108)를 빠르게 충전 또는 방전시킬 수 있고, 따라서 제어 전압(Vctrl)은 PFD(104)에서 변화하는 검출 조건들에 빠르게 응답할 수 있다. 그러나, 출력 노드에서 잡음 리플이 더 커진다. 전하 펌프가 공칭 전류 레벨에서 동작할 때, 출력 노드(107)는 가능한 신속하게 응답할 수 없지만, 제어 전압에서의 잡음은 최소화된다.
최적의 동작 곡선을 선택하기 위한 PLL 주파수 합성기 내의 디지털 제어 회로(125)의 동작은 도 8 내지 도 10의 흐름도들을 참조하여 이제 설명될 것이다. 도 8은 본 발명의 실시예들에서 타깃 주파수를 위한 동작 곡선을 선택하기 위한 폐루프 곡선 검색 방법을 설명하는 흐름도이다. 도 8의 폐루프 곡선 검색 방법은 도 5의 디지털 제어 회로(125)와 도 6의 VCO 동작 곡선들을 참조하여 설명될 것이다. 폐루프 곡선 검색 방법은 또한, 곡선 검색 방법에 의해 사용되는 2진 점프 방법과 도 6의 다중-곡선 VCO에서 곡선 선택의 프로세스를 도시하는 도 11 내지 도 15를 참조하여 설명될 것이다.
도 8, 도 11 내지 도 15를 참조하면, 예컨대 프로그래밍 인터페이스(120)가 새로운 타깃 주파수를 선택하고 상태 머신(134)의 재개를 개시하는 것과 같이, VCO(110)를 위한 타깃 주파수("타깃(Fvco)")가 선택될 때, 폐루프 곡선 검색 방법(200)이 개시된다. 본 예에서, 타깃 주파수는 11 GHz이다. 202에서 주어진 타깃(Fvco)에 대해, 초기 VCO 동작 곡선은 2차 VCO 동작 곡선들로부터 선택되고, 2차 VCO 동작 곡선들에서 곡선 선택 신호는 n-비트들(curve_sel[n-1:0])을 갖는다. 예컨대, 2차 VCO 동작 곡선들의 세트 내에서 중심 곡선은 초기 VCO 곡선으로 사용될 수 있다. 본 예에서, 곡선(no.15)이 32개의 VCO 곡선들(도 12)로부터 선택되고, 곡선 선택 신호는 5개 비트들(curve_sel[4:0])을 갖는다. 도 11을 참조하면, 곡선(no.15)을 선택하기 위하여, "01111"의 값을 갖는 곡선 선택 신호(curve_sel)는 디지털 제어 회로(125)의 상태 머신(134)에 의해 VCO(110)에 제공된다. 202에서, 검색 카운터(k)의 값이 0으로 초기화된다.
선택된 초기 곡선을 통해, 방법(200)은 선택된 VCO 동작 곡선을 따라 제어 전압을 변경하여 VCO(110)의 출력 주파수를 타깃(Fvco)을 향해 조정하한다(204). 206에서, 방법(200)은 타깃(Fvco)이 발견되었고, 제어 전압(Vctrl)이 비교기 전압들(Vcmp_1과 Vcmp_2) 사이의 영역 3 내에 있는지를 결정한다. 두 조건들이 부합하면, 방법(200)은 최적 곡선이 발견되었고, 디지털 제어 회로(125)가 선택된 동작 곡선(여기에서는 초기 곡선)을 사용하여 곡선 추적 동작(208)으로 이동할 수 있다고 결정한다(도 12). 본 예에서, 곡선(no.15)은 11GHz의 타깃 주파수와 전혀 교차하지 않고, 전압(Vctrl)은 출력 주파수가 타깃 주파수에 근접할 때 영역 5 내에 있다고 결정된다. 그러므로, 206에서 조건들은 부합되지 않고, 방법(200)은 단계(210)로 진행한다.
210에서, 방법(200)은 2진 점프 방법을 수행함으로써 다음 동작 곡선을 선택한다. 2진 점프 방법 하에서, 방법(200)은 현재 선택된 곡선으로부터 떨어져 있는 2(n-2-k)인 다음 동작 곡선을 선택한다. 2(n-2-k) 증분으로 다음 동작 곡선을 선택함으로써, 디지털 제어 회로는 오로지 새로운 곡선에 대한 곡선 선택 신호를 생성하기 위하여 n-비트 곡선 선택 신호(curve_sel)에서 하나 또는 2개의 데이터비트들의 값들을 변경하는 것을 필요로 한다. 종래의 2진 검색 방식들에서 사용된 복합 가산 동작들은 필요하지 않다. 본 예에서, k=0이고 n=5이어서, 2진 점프 방법은 현재의 곡선으로 떨어져 있는 23 즉 8개의 곡선들인 한 곡선으로 점프함으로써 다음 동작 곡선을 선택할 것이다. 도 11을 참조하면, 2진 점프 방법은 곡선(no.7) 또는 곡선(no.23)을 선택할 것이다. 곡선(no.7) 또는 곡선(no.23)을 선택하기 위하여, 디지털 제어 회로(125)는 오로지 곡선 선택 신호의 최상위 비트들 중 하나 또는 두 개의 값, 즉 곡선 선택 신호(curve_sel[4:0]) 중 비트 3 또는 4를 변경하는 것을 필요로 한다. 예컨대, 곡선(no.7)을 선택하기 위하여, 디지털 제어 회로는 오로지 마지막 최상위 비트에서 두 번째 값을 변경하는 것을 필요로 한다. 즉, 곡선 선택 신호는 "01111"로부터 "00111"로 변경된다. 곡선(no.23)을 선택하기 위하여, 디지털 제어 회로는 오로지 두 개의 최상위 비트들의 값을 변경하는 것을 필요로 한다. 즉, 곡선 선택 신호는 "01111"로부터 "10111"로 변경된다. 본 발명의 곡선 검색 방법에서 사용된 2진 점프 방법은 곡선 선택 신호 내의 하나 또는 두 개의 데이터 비트들의 값들을 변경함으로써 구현된다. 이러한 2진 점프 방법은 디지털 제어 회로가 단순화된 회로를 사용하여 구현될 수 있게 한다.
디지털 제어 회로(125)는 VCO 출력 주파수가 타깃 주파수에 있거나 타깃 주파수에 가장 가까울 때 제어 값(Vctrl)에 기초하여 더 높은 VCO 주파수의 동작 곡선으로 상향 점프할지 또는 더 낮은 VCO 주파수의 동작 곡선으로 하향 점프할지를 결정한다. 더 특별하게, 방법(200)은 VCO 출력 주파수가 타깃 주파수에 있거나 타깃 주파수에 가장 가까울 때 제어 전압(Vctrl)을 4개의 비교기 전압(Vcmp_0 내지 Vcmp_3)와 비교함으로써 제어 전압(Vctrl)이 어느 영역에 놓이는지를 결정한다. 제어 전압(Vctrl)이 영역 1 또는 2에 놓인다면, 방법(200)은 더 낮은 출력 주파수(본 설명에서 더 높은 곡선 번호를 갖는)를 갖는 동작 곡선으로 하향 점프할 것이다. 제어 전압(Vctrl)이 영역 4 또는 5에 놓인다면, 방법(200)은 더 높은 출력 주파수(본 설명에서 더 낮은 곡선 번호를 갖는)를 갖는 동작 곡선으로 상향 점프할 것이다. 본 예(도 12)에서, 곡선(no.15)은 11GHz 타깃(FVCO)에 가장 가까울 때 영역 1에 있어서, 방법(200)은 더 낮은 출력 주파수(도 11 및 도 13 참조)를 갖는 동작 곡선인 곡선(23)으로 하향 점프한다. 따라서, 곡선 선택 신호(curve_sel)는 "10111"의 값을 갖는다.
다음 동작 곡선이 선택된 이후, 방법(200)은 검색 카운터(k)를 증분시키고(212), 방법(200)은 전압(Vctrl)이 선택된 VCO 곡선을 따라 타깃(FVCO)을 향해 변하는 204에서 반복한다. 도 13을 참조하면, 곡선(no.23) 상의 제어 전압(Vctrl)을 가장 높은 전압 값(영역 5)까지 변경하는 것은 여전히 타깃 주파수에 부합하지 않을 것이다. 방법(200)은 이후 다음 곡선이 선택될 210으로 진행한다. 이러한 증분에서, k는 1의 값을 갖고, 곡선 검색 방법은 곡선(no.23)으로부터 떨어져 있는 22 즉 4개의 곡선으로 점프할 것이다(도 11 참조). 전압(Vctrl)이 영역 5에 있으므로, 방법(200)은 상향 점프할 것이고, 더 높은 출력 주파수의 곡선을 선택할 것이다. 그러므로, 도 14에 도시된 바와 같이, 곡선(no.19)이 선택될 것이다. 이러한 증분에서, 곡선 선택 신호는 오로지 다음 곡선을 선택하기 위하여 하나 내지 두 개의 비트들(비트들(2 및/또는 3))을 변경하는 것을 필요로 한다. 따라서, 곡선(no.23)으로부터 곡선(no.19)으로 점프하기 위하여, 곡선 선택 신호는 "10111"로부터 "10011"로 변한다.
선택된 곡선(no.19)을 통해, 방법(200)은 검색 카운터(k=2)를 증분시키고(212), 전압(Vctrl)이 선택된 VCO 곡선을 따라 타깃(FVCO)을 향해 변하는 204에서 반복한다. 도 14을 참조하면, 곡선(no.19) 상의 제어 전압(Vctrl)을 가장 높은 전압 값(영역 5)까지 변경하는 것은 여전히 타깃 주파수에 부합하지 않을 것이지만, 이는 매우 근접한다. 방법(200)은 이후 다음 곡선이 선택될 210으로 진행한다. 이러한 증분에서, k는 2의 값을 갖고, 곡선 검색 방법은 곡선(no.19)으로부터 떨어져 있는 21 즉 2개의 곡선으로 점프할 것이다(도 11 참조). 전압(Vctrl)이 영역 5에 있으므로, 방법(200)은 상향 점프할 것이고, 더 높은 출력 주파수의 곡선을 선택할 것이다. 그러므로, 도 15에 도시된 바와 같이, 곡선(no.17)이 선택될 것이다. 이러한 증분에서, 곡선 선택 신호는 오로지 다음 곡선을 선택하기 위하여 하나 내지 두 개의 비트들(비트들(1 및/또는 2))을 변경하는 것을 필요로 한다. 따라서, 곡선(no.19)으로부터 곡선(no.17)으로 점프하기 위하여, 곡선 선택 신호는 "10011"로부터 "10001"로 변한다.
선택된 곡선(no.17)을 통해, 방법(200)은 검색 카운터(k=3)를 증분시키고(212), 전압(Vctrl)이 선택된 VCO 곡선을 따라 타깃(FVCO)을 향해 변하는 204에서 반복한다. 도 15을 참조하면, 곡선(no.17)은 좁은 중심의 영역(3)에서 제어 전압(Vctrl)을 통해 타깃 주파수 11GHz와 교차한다. 206에서의 조건들은 부합되고, 곡선(no.17)은 최적의 동작 곡선으로 선택되고, 곡선 추적 동작이 시작할 수 있다(208). 곡선(no.17)이 제어 전압 범위의 중심 영역에서 타깃(FVCO)과 교차하여 다른 VCO 곡선이 선택되는 것을 필요로 하지 않고 출력 주파수를 조절하기 위하여 제어 전압의 넓은 변동이 허용되므로, 곡선(no.17)은 PLL 주파수 합성기를 위한 최적의 동작 곡선이다.
도 9는 본 발명의 실시예들에 따른 디지털 제어 회로 내의 곡선 추적 방법을 도시하는 흐름도이다. 도 9를 참조하면, VCO 동작 곡선이 선택된 이후, 디지털 제어 회로(125) 내의 곡선 추적 방법(250)은 프로세스, 온도 및 전압 변동들에 걸쳐 타깃 주파수를 유지하도록 제어 전압(Vctrl)을 선택된 VCO 곡선을 따라 변경한다(252). 동시에, 방법(250)은 제어 전압(Vctrl)이 제어 전압 범위의 경계 밖으로 구동되었는지를 결정한다(254). 즉, 디지털 제어 회로(125)는 제어 전압(Vctrl)이 비교기 전압(Vcmp_0)보다 작은지, 또는 비교기 전압(Vcmp_3)보다 큰지를 결정한다(예컨대, 도 15를 참조). 즉, 방법(250)은 제어 전압(Vctrl)이 영역들(2 내지 4) 내에 있는지 또는 영역들(2 내지 4) 밖에 있는지를 결정한다.
제어 전압(Vctrl)이 제어 전압 범위의 영역들(2 내지 4) 내에 있을 때(254), 방법(250)은 선택된 곡선상에서 잔류함으로써 타깃 주파수를 유지할 수 있다. 곡선 추적 방법(250)은 제어 전압의 감시를 지속한다. 제어 전압(Vctrl)이 제어 전압 범위의 영역들(2 내지 4) 밖에 있다면, 방법(250)은 이웃 VCO 동작 곡선을 선택하도록 진행한다(258). 제어 전압이 영역 5 내에 있다면, 방법(250)은 현재 곡선으로부터 위로(곡선 no. 감소) 다음 동작 곡선을 선택할 것이다. 제어 전압이 영역 1에 있다면, 방법(250)은 현재의 곡선으로부터 아래로 (곡선 no. 증가) 동작 곡선을 선택할 것이다. 방법(250)은 제어 전압(Vctrl)을 감시하기 위하여 252로 되돌아간다. 이러한 방식으로, 동작 곡선이 일단 선택되면, 곡선 추적 방법은 선택된 곡선상에서 타깃 주파수를 유지하거나, 또는 한 번에 한 곡선씩 다른 곡선으로 이동한다.
본 발명의 일부 실시예들에 따라, 디지털 제어 회로는 곡선 검색 동작의 속도를 증가시키기 위하여 전하 펌프 전류 변조를 갖는 폐루프 곡선 검색 방법을 구현한다. 도 10은 본 발명의 실시예들에서 전하 펌프 전류 변조를 사용하여 타깃 주파수를 위한 동작 곡선을 선택하는 폐루프 곡선 검색 방법을 도시하는 흐름도이다. 도 10의 폐루프 곡선 검색 방법은 도 5의 디지털 제어 회로(125) 및 도 6의 VCO 동작 곡선들을 참조하여 기술될 것이다.
도 5, 도 6 및 도 10을 참조하면, 예컨대 프로그래밍 인터페이스(120)가 새로운 타깃 주파수를 선택하고 상태 머신(134)의 재개를 개시하는 것과 같이, VCO(110)를 위한 타깃 주파수("타깃(Fvco)")가 선택될 때, 폐루프 곡선 검색 방법(300)이 개시된다. 302에서 주어진 타깃(Fvco)에 대해, 초기 VCO 동작 곡선은 2차 VCO 동작 곡선들로부터 선택되고, 2차 VCO 동작 곡선들에서 곡선 선택 신호는 n-비트들(curve_sel[n-1:0])을 갖는다. 예컨대, 2차 VCO 동작 곡선들의 세트 내에서 중심 곡선은 초기 VCO 곡선으로 사용될 수 있다. 202에서, 검색 카운터(k)의 값이 0으로 초기화된다.
304에서, 방법(300)은 전하 펌프 전류를 증가시키기 위하여 전하 펌프에 대한 신호를 생성한다. 초기 곡선이 선택되고, 증가된 전하 펌프 전류가 구축되는 상태에서, 방법(300)은 VCO(110)의 출력 주파수를 타깃(Fvco)을 향해 조정하기 위하여 선택된 VCO 동작 곡선을 따라 제어 전압을 변경한다(306). 308에서, 방법(300)은 타깃(Fvco)이 발견되었는지 및 제어 전압(Vctrl)이 비교기 전압들(Vcmp_1과 Vcmp_2) 사이의 영역 3 내에 있는지를 결정한다. 두 조건들이 부합하면, 방법(300)은 최적 곡선이 발견되었고, 디지털 제어 회로(125)가 선택된 동작 곡선(여기에서는 초기 곡선)을 사용하여 곡선 추적 동작(310)으로 이동할 수 있다고 결정한다. 방법(300)은 추가로 전하 펌프 전류를 공칭 값으로 감소시키기 위한 신호를 생성한다(312).
다른 한 편으로, 308에서의 조건들이 부합되지 않으면, 방법(300)은 2진 점프 방법을 수행함으로써 다음 동작 곡선을 선택하기 위하여 단계(314)로 진행한다. 2진 점프 방법 하에서, 방법(300)은 현재 선택된 곡선으로부터 떨어져 있는 2(n-2-k)인 다음 동작 곡선을 선택한다. 디지털 제어 회로(125)는 VCO 출력 주파수가 타깃 주파수에 있거나 타깃 주파수에 가장 가까울 때 제어 값(Vctrl)에 기초하여 더 높은 VCO 주파수의 동작 곡선으로 상향 점프할지 또는 더 낮은 VCO 주파수의 동작 곡선으로 하향 점프할지를 결정한다. 제어 전압(Vctrl)이 영역 1 또는 2에 놓인다면, 방법(300)은 더 낮은 출력 주파수(본 설명에서 더 높은 곡선 번호를 갖는)를 갖는 동작 곡선으로 하향 점프할 것이다. 제어 전압(Vctrl)이 영역 4 또는 5에 놓인다면, 방법(300)은 더 높은 출력 주파수(본 설명에서 더 낮은 곡선 번호를 갖는)를 갖는 동작 곡선으로 상향 점프할 것이다. 다음 동작 곡선이 선택된 이후, 방법(300)은 검색 카운터(k)를 증분시키고(312), 방법(300)은 전압(Vctrl)이 선택된 VCO 곡선을 따라 타깃(FVCO)을 향해 변하는 306에서 반복한다. 방법(300)이 곡선 검색 모드에 남아있는 동안, 전하 펌프 전류는 제어 전압의 응답 시간을 증가시키기 위하여 증가된 전류 레벨로 유지된다.
본 발명의 실시예들에 따라, 디지털 제어 회로(125)는 상태 타이머 값들을 저장하기 위하여 룩업 테이블(136)을 사용한다. 상태 타이머 값들은 안정 시간을 줄이고, 곡선 검색 동작을 위한 속도를 높이기 위하여 사용될 수 있다. 일부 실시예들에 있어서, 룩업 테이블(136)은 상태 머신의 상이한 동작 상태들을 위한 상태 타이머 값들을 저장한다. 본 설명에 있어서, 상태 타이머 값들은 비교기들(130)의 출력에서 측정이 취해지기 전에 제어 전압의 안정 시간 또는 상태 머신(134)의 대기 시간을 언급한다. 상이한 상태 타이머 값들이 룩업 테이블(136) 내에서 제공될 때, 상태 머신(134)은 곡선 검색 방법이 타깃 주파수에 근접하여 집중할 때 더 짧은 상태 시간 값들을 사용한다. 이러한 방식으로, 곡선 검색이 타깃 주파수로 집중될 때 비교기 출력 신호들에 액세스하기 위한 대기 시간은 감소된다. 곡선 검색 방법의 속도는 상승할 수 있다. 예컨대, 검색 카운터(k)가 0 또는 1과 같이 작을 때, 더 큰 상태 타이머 값이 사용될 수 있다. 검색 카운터(k)가 2 또는 3과 같은 더 큰 값으로 증분될 때, 더 작은 상태 타이머 값이 사용될 수 있다.
다른 실시예들에 있어서, 디지털 제어 회로(125)는 전하 펌프 전류 값들을 저장하기 위하여 룩업 테이블(136)을 사용한다. 전하 펌프 전류 값들은 곡선 검색 동작을 위한 속도를 증가시키기 위하여 사용될 수 있다. 일부 실시예들에 있어서, 룩업 테이블(136)은 상태 머신의 상이한 동작 상태들에 대한 전하 펌프 전류 값들을 저장한다. 예컨대, 더 큰 전하 펌프 전류 값은 초기 검색 상태들 도중에 사용될 수 있고, 공칭 전하 펌프 전류 값에 근접한 더 작은 전하 펌프 전류 값은 곡선 검색 방법이 타깃 주파수에 근접하게 집중될 때 사용될 수 있다. 이러한 방식으로, 증가된 전하 펌프 전류는 곡선 검색 동작의 속도를 높이기 위하여 사용될 수 있다. 더 큰 전하 펌프 전류는 PLL이 룩 필터를 더 빠르게 충전 또는 방전시키는 것을 도울 수 있어서, 제어 전압은 더 빠르게 변할 수 있지만, 제어 전압은 더 큰 리플들을 가질 수 있다. 곡선 검색 방법이 중심 영역 3에서 타깃 주파수에 근접하여 도달할 때, 전하 펌프 전류는 감소되어 제어 전압(Vctrl) 상의 링잉을 감소시키고, 이에 의해 정확한 제어 전압 측정이 더 짧은 안정 시간을 갖고 얻어질 수 있다. 예컨대, 검색 카운터(k)가 0 또는 1과 같이 작을 때, 더 큰 전하 펌프 전류가 사용될 수 있다. 검색 카운터(k)가 2 또는 3과 같은 더 큰 값으로 증분될 때, 더 작은 전하 펌프 전류가 사용될 수 있다.
도 11을 참조하면, 본 발명의 폐루프 검색 방법 내에서 구현된 2진 펌프 방법은, 현재의 단계로부터 다음 단계를 결정하기 위하여 합산이나 감산이 전혀 사용되지 않는다는 점에서, 종래의 2진 검색 방법과 구별될 수 있다. 예컨대, 종래의 2진 검색 방법에서 곡선(no.15)이 선택될 때, 곡선(no.15)은 7의 단계 크기에 도달하기 위하여 절반으로 분할될 것이고, 이후 값 7은 값 15로부터 합산 또는 감산된다. 합산 및 감산 회로들은 공간 소모적이다. 본 발명의 실시예들에 있어서, 2진 점프 방법은 곡선 선택 신호의 n-비트를 추구하고, 비트들의 하나의 하위세트만을 동작시킨다. 예컨대, 위의 실시예들에 있어서, 2진 점프 방법은 n-비트 곡선 선택 신호 중 2개 비트들에 대해 동작한다. 다른 실시예들에 있어서, 2진 점프 방법은 곡선 선택 신호 중 임의의 q개의 비트들에 대해 동작할 수 있다.
2진 점프 방법에 있어서, 곡선 검색의 각 상태에서 2진 점프 방법은 곡선 선택 신호 중 q개의 비트들을 취하고, 다음 곡선 위치를 결정하기 위하여 q개의 비트들 중 하나 이상을 반전시킨다. 예컨대, 곡선 15로부터 제 2 최상위 비트를 반전시키는 것은 8개 단계의 상향 점프를 야기하고, 제 1 및 제 2 최상위 비트들을 반전시키는 것은 8개 단계의 하향 점프를 야기한다.
제 1 검색 단계에서, q개의 최상위 비트들은 다음 곡선 위치를 결정하기 위하여 사용된다. 다음 검색 단계에서, 더 작은 단계 변화를 얻기 위하여 n-1개의 비트들 중 q개의 최상위 비트들이 사용된다. q개의 비트들은 곡선 선택 신호의 최상위 비트들로부터 최하위 비트들로 점진적으로 적용되어, 2진 점프는 큰 점프 단계(거친)에서 시작하지만, 점진적으로 더 미세한 점프 단계들로 감소된다. 2진 점프를 사용하는 곡선 검색 방법은 q개의 최하위 비트들이 사용될 때까지 지속된다.
상술된 예들에 있어서, 다중-곡선 VCO는 32개의 동작 곡선들을 갖는다. 실제, 다중-곡선 VCO는 각 곡선이 n-비트의 곡선 선택 신호로 식별되는 2n개의 곡선들을 가질 수 있다.
상술한 실시예들이 명확한 이해를 위해 일부 상세하게 기술되었지만, 본 발명은 제공된 세부사항들로 국한되지 않는다. 본 발명을 구현하는 많은 대안 방식들이 존재한다. 개시된 실시예들은 예시적이고, 제한하는 것은 아니다.

Claims (16)

  1. 복수의 동작 곡선들을 갖는 다중-곡선 전압-제어 발진기(VCO)를 사용하는 위상-동기 루프 회로로서, 각 동작 곡선은 제어 전압 범위에 걸친 상이한 주파수 범위에 대응하고, 상기 위상-동기 루프는 기준 주파수를 갖는 입력 신호를 수신하여 제어 전압을 생성하도록 구성되고, 상기 제어 전압은 상기 다중-곡선 VCO가 상기 복수의 동작 곡선들 중 하나를 사용하여 출력 신호를 생성하도록 제어하고, 상기 출력 신호는 상기 입력 신호의 위상에 대해 고정된 관계를 갖는, 위상-동기 루프 회로에 있어서,
    상기 다중-곡선 VCO 내에서 상기 복수의 동작 곡선들 중 하나를 선택하기 위한 폐루프 곡선 검색 동작을 사용하여 n-비트 곡선 선택 신호를 생성하도록 구성된 디지털 제어 회로로서, 복수의 동작 곡선들은 2n 동작 곡선들을 갖고 n은 0 보다 큰 정수이고, 선택된 동작 곡선은 상기 VCO에 의해 사용되어 상기 위상-동기 루프의 타깃 주파수와 동일하거나 타깃 주파수에 근접한 출력 주파수를 갖는 출력 신호를 생성하는, 디지털 제어 회로를 포함하고,
    상기 디지털 제어 회로는 상기 선택된 동작 곡선을 검색하기 위해 상기 복수의 동작 곡선들로부터 하나 이상의 동작 곡선들을 선택하기 위한 2진 점프 방법을 구현하고, 상기 디지털 제어 회로는, 상기 동작 곡선이 상기 제어 전압 범위 내에서 좁은 중심의 전압 범위인 제 1 전압 범위 내에 있는 제어 전압을 통해 상기 타깃 주파수에 부합하는 출력 주파수를 가질 때, 상기 선택된 동작 곡선으로서 상기 하나 이상의 동작 곡선들 중 하나를 선택하기 위한 상기 곡선 선택 신호를 생성하고,
    상기 디지털 제어 회로는 상기 n-비트 곡선 선택 신호의 q 비트들의 서브세트의 논리 상태를 변경하여 하나 이상의 동작 곡선들을 선택하기 위한 2진 점프 방법을 실행하고, q는 1과 n-1 미만 사이의 정수이고, 곡선 선택 신호의 q 비트들의 서브세트는 상기 n-비트 곡선 선택 신호의 n-비트 곡선 선택 신호의 최상위 비트로부터 시작해 n-비트 곡선 선택 신호의 최하위 비트까지 2진 점프 방법을 사용하는 연속적 검색을 통해 선택되는, 위상-동기 루프 회로.
  2. 제 1항에 있어서,
    상기 디지털 제어 회로는 상기 곡선 선택 신호의 적어도 하나의 비트의 로직 상태를 변경함으로써 상기 하나 이상의 동작 곡선들을 선택하기 위한 상기 2진 점프 방법을 구현하고, 상기 곡선 선택 신호 중 상기 적어도 하나의 비트는 상기 n-비트 곡선 선택 신호의 최상위 비트로부터 시작해 최하위 비트까지 2진 점프 방법을 사용하는 연속적 검색을 통해 선택되는, 위상-동기 루프 회로.
  3. 제 2항에 있어서,
    상기 디지털 제어 회로는 상기 곡선 선택 신호의 최대한 두 개의 비트들의 로직 상태를 변경함으로써 상기 하나 이상의 동작 곡선들을 선택하기 위한 상기 2진 점프 방법을 구현하고, 상기 곡선 선택 신호 중 상기 최대한 두 개의 비트들은 상기 곡선 선택 신호의 최상위 비트로부터 최하위 비트까지 2진 점프 방법을 사용하는 연속적 검색을 통해 선택되는, 위상-동기 루프 회로.
  4. 제 1항에 있어서,
    상기 제 1 전압 범위는 25%이고 상기 제어 전압 범위에 대해 중심의 전압 범위를 포함하는, 위상-동기 루프 회로.
  5. 제 1항에 있어서,
    상기 디지털 제어 회로는 상기 제어 전압을 제 1 및 제 2 비교기 전압들의 각각과 비교하도록 구성된 비교기 회로를 포함하고, 상기 제 1 및 제 2 비교기 전압들은 상기 제어 전압 범위 내에서 상기 제 1 전압 범위의 상한과 하한을 한정하는, 위상-동기 루프 회로.
  6. 제 1항에 있어서,
    상기 디지털 제어 회로는 상기 제어 전압이 상기 제 1 전압 범위보다 높은 제 2 전압 범위 내에 있을 때 상기 선택된 동작 곡선을 사용하여 상기 타깃 주파수를 추적하도록 구성되는, 위상-동기 루프 회로.
  7. 제 6항에 있어서,
    상기 디지털 제어 회로는 상기 제어 전압을 복수의 비교기 전압들의 각각과 비교하도록 구성된 비교기 회로를 포함하고, 상기 복수의 비교기 전압들은 상기 제어 전압 범위 내의 상기 제 1 전압 범위를 한정하는 제 1 및 제 2 비교기 전압들, 및 상기 제어 전압 범위 내의 상기 제 2 전압 범위를 한정하는 제 3 및 제 4 비교기 전압들을 포함하고, 상기 디지털 제어 회로는 상기 제어 전압이 상기 제 1 전압 범위 또는 상기 제 2 전압 범위 내에 있을 때를 결정하기 위하여 상기 제어 전압을 상기 복수의 비교기 전압들과 비교하는, 위상-동기 루프 회로.
  8. 제 1항에 있어서,
    상기 디지털 제어 회로는 복수의 상태 타이머 값들을 저장하도록 구성된 룩업 테이블을 더 포함하고, 상기 상태 타이머 값들은 상기 제어 전압에 액세스하기 전에 대기 시간을 결정하기 위하여 상기 폐루프 곡선 검색 방법에 의해 사용되고, 상기 디지털 제어 회로는 상기 동작 곡선들이 상기 타깃 주파수로부터 떨어져 있을 때 더 큰 상태 타이머 값을 적용하고, 상기 동작 곡선들이 상기 타깃 주파수에 근접할 때 더 작은 상태 타이머 값을 적용하는, 위상-동기 루프 회로.
  9. 제 1항에 있어서,
    상기 위상-동기 루프 회로는 위상 및 주파수 검출기를 더 포함하고, 상기 위상 및 주파수 검출기는 상기 입력 신호와 피드백 신호를 수신하여 상기 입력 신호와 상기 피드백 신호 사이의 위상 차이에 응답하여 전하 펌프를 제어하기 위한 하나 이상의 제어 신호들을 생성하도록 구성되고, 상기 전하 펌프는 제어 전압 노드를 구동하여 상기 제어 전압을 생성하기 위한 전하 펌프 전류를 제공하고, 상기 디지털 제어 회로는 상기 다중-곡선 VCO 내에서 상기 복수의 동작 곡선들 중 하나를 선택하기 위하여 상기 폐루프 곡선 검색 동작 도중에 상기 전하 펌프 전류를 공칭 전류 값 위로 증가시키도록 구성되는, 위상-동기 루프 회로.
  10. 제 9항에 있어서,
    상기 디지털 제어 회로는 복수의 전하 펌프 전류 값들을 저장하도록 구성된 룩업 테이블을 더 포함하고, 상기 전하 펌프 전류 값들은 상기 폐루프 곡선 검색 동작 도중에 상기 디지털 제어 회로에 의해 사용되는 제 1 전하 펌프 전류 값과 상기 폐루프 곡선 검색 동작 이후에 상기 디지털 제어 회로에 의해 사용되는 제 2 전하 펌프 전류 값을 포함하는, 위상-동기 루프 회로.
  11. 제어 전압 범위에 걸친 상이한 주파수 범위에 대응하는 복수의 동작 곡선들을 갖는 다중-곡선 전압-제어 발진기(VCO)를 사용하는 위상-동기 루프 회로를 동작시키는 방법으로서,
    기준 주파수를 갖는 입력 신호를 수신하여 상기 다중-곡선 VCO가 상기 복수의 동작 곡선들 중 하나를 사용하여 출력 신호를 생성하도록 제어하기 위한 제어 전압을 생성하는, 입력 신호를 수신하는 단계로서, 복수의 동작 곡선들은 2n 동작 곡선들을 갖고 n은 0 보다 큰 정수이고, 상기 출력 신호는 상기 입력 신호의 위상에 대해 고정된 관계를 갖는, 입력 신호를 수신하는 단계;
    폐루프 곡선 검색 동작을 사용하여 상기 복수의 동작 곡선들로부터 하나의 동작 곡선을 선택하기 위한 n-비트 곡선 선택 신호를 생성하는 단계; 및
    상기 위상-동기 루프의 타깃 주파수와 동일하거나 타깃 주파수에 근접한 출력 주파수를 갖는 출력 신호를 생성하기 위하여 상기 선택된 동작 곡선을 사용하는 단계;를 포함하고,
    상기 폐루프 곡선 검색 동작은,
    2진 점프 방법을 사용하여, 상기 선택된 동작 곡선을 검색하기 위하여 상기 복수의 동작 곡선들로부터 하나 이상의 동작 곡선들을 선택하는 단계;
    각각의 선택된 동작 곡선에 대해, 현재 선택된 동작 곡선을 사용하여 상기 VCO로부터 출력 신호를 생성하기 위하여 상기 제어 전압을 변경하는 단계;
    각각의 선택된 동작 곡선에 대해, 상기 출력 신호가 상기 제어 전압 범위 내에서 좁은 중심의 전압 범위인 제 1 전압 범위 내에 있는 제어 전압을 갖는 상기 타깃 주파수에 부합하는 출력 주파수를 갖는지를 결정하는 단계;
    상기 제어 전압을 갖는 상기 타깃 주파수에 부합하는 출력 주파수를 갖는 제 1 동작 곡선이 상기 제 1 전압 범위 내에 있는 것에 응답하여, 상기 제 1 동작 곡선을 선택하기 위한 상기 곡선 선택 신호를 생성하는 단계로서, 상기 선택된 동작 곡선은 출력 신호를 생성하기 위하여 상기 VCO에 의해 사용되는, 곡선 선택 신호를 생성하는 단계;를 포함하고,
    상기 2진 점프 방법은,
    n-비트 곡선 선택 신호를 사용하여 각 동작 곡선을 식별하는 단계; 및
    상기 n-비트 곡선 선택 신호의 q 비트들의 서브세트의 논리 상태를 변경하여 하나 이상의 동작 곡선들을 선택하는 단계로서, q는 1과 n-1 미만 사이의 정수이고, 곡선 선택 신호의 q 비트들의 서브세트는 상기 n-비트 곡선 선택 신호의 최상위 비트로부터 시작해 n-비트 곡선 선택 신호의 최하위 비트까지 2진 점프 방법을 사용하는 연속적 검색을 통해 선택되는, 상기 하나 이상의 동작 곡선들을 선택하는 단계를 포함하는, 위상-동기 루프 회로를 동작시키는 방법.
  12. 제 11항에 있어서,
    2진 점프 방법을 사용하여, 상기 선택된 동작 곡선을 검색하기 위하여 상기 복수의 동작 곡선들로부터 하나 이상의 동작 곡선들을 선택하는 단계는,
    상기 곡선 선택 신호의 적어도 하나의 비트의 로직 상태를 변경함으로써 상기 하나 이상의 동작 곡선들을 선택하는 단계로서, 상기 곡선 선택 신호 중 상기 적어도 하나의 비트는 상기 n-비트 곡선 선택 신호의 최상위 비트로부터 시작해 최하위 비트까지 2진 점프 방법을 사용하는 연속적 검색을 통해 선택되는, 상기 곡선 선택 신호의 적어도 하나의 비트의 로직 상태를 변경함으로써 상기 하나 이상의 동작 곡선들을 선택하는 단계를 포함하는, 위상-동기 루프 회로를 동작시키는 방법.
  13. 제 12항에 있어서,
    상기 곡선 선택 신호의 적어도 하나의 비트의 로직 상태를 변경함으로써 상기 하나 이상의 동작 곡선들을 선택하는 단계는, 상기 곡선 선택 신호의 최대한 두 개의 비트들의 로직 상태를 변경함으로써 상기 하나 이상의 동작 곡선들을 선택하는 단계를 포함하는, 위상-동기 루프 회로를 동작시키는 방법.
  14. 제 11항에 있어서,
    상기 제 1 전압 범위는 25%이고 상기 제어 전압 범위에 대해 중심 전압 범위를 포함하는, 위상-동기 루프 회로를 동작시키는 방법.
  15. 제 11항에 있어서,
    각각의 선택된 동작 곡선에 대해, 상기 출력 신호가 제 1 전압 범위 내에 있는 제어 전압을 갖는 상기 타깃 주파수에 부합하는 출력 주파수를 갖는지를 결정하는 단계는, 상기 제어 전압을 제 1 비교기 전압 및 제 2 비교기 전압과 비교하는 단계를 포함하고, 상기 제 1 및 제 2 비교기 전압들은 상기 제어 전압 범위 내에서 상기 제 1 전압 범위를 한정하는, 위상-동기 루프 회로를 동작시키는 방법.
  16. 제 11항에 있어서,
    상기 폐루프 곡선 검색 동작 도중에 전하 펌프 전류를 공칭 레벨 위로 증가시키는 단계를 더 포함하는, 위상-동기 루프 회로를 동작시키는 방법.
KR1020140011389A 2013-04-30 2014-01-29 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 KR101622927B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/874,229 US9030241B2 (en) 2013-04-30 2013-04-30 PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
US13/874,229 2013-04-30

Publications (2)

Publication Number Publication Date
KR20140130015A KR20140130015A (ko) 2014-11-07
KR101622927B1 true KR101622927B1 (ko) 2016-05-20

Family

ID=51788739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140011389A KR101622927B1 (ko) 2013-04-30 2014-01-29 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기

Country Status (2)

Country Link
US (2) US9030241B2 (ko)
KR (1) KR101622927B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160352B1 (en) * 2014-05-27 2015-10-13 United Microelectronics Corp. Phase-locked loop and method for controlling the same
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统
US9484859B2 (en) * 2014-11-05 2016-11-01 Mediatek Inc. Modulation circuit and operating method thereof
EP3190704B1 (en) * 2016-01-06 2018-08-01 Nxp B.V. Digital phase locked loops
US9954543B1 (en) 2017-02-08 2018-04-24 Hong Kong Applied Science and Technology Research Institute Company, Limited Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
US10044357B1 (en) * 2017-08-03 2018-08-07 Novatek Microelectronics Corp. Clock recovery device and method
US11303283B2 (en) * 2020-01-13 2022-04-12 Artilux, Inc. Clock and data recovery circuitry with asymmetrical charge pump
EP3996270A1 (de) * 2020-11-10 2022-05-11 Wobben Properties GmbH Verfahren zum steuern eines stromrichters

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110080196A1 (en) 2009-10-02 2011-04-07 Mstar Semiconductor, Inc. VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369376A (en) 1991-11-29 1994-11-29 Standard Microsystems, Inc. Programmable phase locked loop circuit and method of programming same
US5625325A (en) 1995-12-22 1997-04-29 Microtune, Inc. System and method for phase lock loop gain stabilization
US5942949A (en) 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
US6137372A (en) 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
JP3488180B2 (ja) 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US6496075B2 (en) * 2001-03-14 2002-12-17 Ericsson Inc. Automatic tuning of VCO
US6583675B2 (en) 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US6778024B2 (en) * 2002-11-14 2004-08-17 Gennum Corporation Dynamically trimmed voltage controlled oscillator
US7047146B2 (en) 2003-12-19 2006-05-16 Airoha Technology Corp Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration
US7026879B2 (en) 2004-03-30 2006-04-11 Agere Systems Inc. Loop filter for use in a phase-locked loop
US7019569B2 (en) * 2004-07-09 2006-03-28 Faraday Technology Corp. Method of implementing multi-transfer curve phase lock loop
TWI296464B (en) 2005-06-20 2008-05-01 Airoha Tech Corp Phase lock loop and operating method thereof
TWI323560B (en) * 2006-11-01 2010-04-11 Princeton Technology Corp Loop system capable of auto-calibrating oscillating frequency range and related method
US8674771B2 (en) 2008-01-29 2014-03-18 Broadcom Corporation Fixed bandwidth LO-GEN
KR101180144B1 (ko) 2009-02-24 2012-09-05 광운대학교 산학협력단 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
KR101209030B1 (ko) 2010-05-18 2012-12-06 광운대학교 산학협력단 주파수합성기 및 이를 위한 고속 자동 보정장치
US8008956B1 (en) 2010-05-18 2011-08-30 Kwangwoon University Industry-Academic Collaboration Foundation Frequency synthesizer and high-speed automatic calibration device therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110080196A1 (en) 2009-10-02 2011-04-07 Mstar Semiconductor, Inc. VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL

Also Published As

Publication number Publication date
US9240796B2 (en) 2016-01-19
US20140320184A1 (en) 2014-10-30
US20150222279A1 (en) 2015-08-06
KR20140130015A (ko) 2014-11-07
US9030241B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
KR101622542B1 (ko) 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기
KR101622927B1 (ko) 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기
TWI357217B (en) Frequency synthesizer, automatic frequency calibra
KR101012510B1 (ko) 자동적인 주파수 동조를 구비한 위상 고정 루프
US9819351B2 (en) PLL circuit and operation method
KR100793988B1 (ko) 자기 교정 전압 제어 발진기를 위한 시스템 및 방법
US7511579B2 (en) Phase lock loop and operating method thereof
US6919744B2 (en) Spectrum profile control for a PLL and the like
US8487707B2 (en) Frequency synthesizer
KR20060063039A (ko) 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
JP2010252289A (ja) 電圧制御発振器のための補償回路
TW201214978A (en) VCO frequency temperature compensation system and method for locking frequency of PLL by compensating control voltage of VCO
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
US7023283B2 (en) Wide lock range phase locked loop and method of operation
US20040109521A1 (en) Phase locked loop frequency synthesizer where frequency gain variation controlled oscillator is compensated
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US8629728B2 (en) VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
JP2001016103A (ja) Ｐｌｌシンセサイザ
JP4427428B2 (ja) Ｐｌｌ回路
KR102059630B1 (ko) 전압 제어 발진기의 출력 주파수 제어 방법 및 장치
US20050266816A1 (en) PLL synthesizer
JP2010233060A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 4