JP2010233060A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2010233060A JP2010233060A JP2009079678A JP2009079678A JP2010233060A JP 2010233060 A JP2010233060 A JP 2010233060A JP 2009079678 A JP2009079678 A JP 2009079678A JP 2009079678 A JP2009079678 A JP 2009079678A JP 2010233060 A JP2010233060 A JP 2010233060A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- reference value
- oscillation frequency
- frequency band
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】VCOを切り替えて使用するPLL回路において、位相雑音を減らすことである。
【解決手段】複数のVCO22a〜22nの内の1つを選択する際に、選択可能な複数のVCO内で、発振周波数帯域の最も低いVCOを選択する。これにより、位相雑音の小さいVCOを使用することができる。
【選択図】図1
【解決手段】複数のVCO22a〜22nの内の1つを選択する際に、選択可能な複数のVCO内で、発振周波数帯域の最も低いVCOを選択する。これにより、位相雑音の小さいVCOを使用することができる。
【選択図】図1
Description
本発明は、複数のVCOを有するPLL回路に関する。
テレビ等の広い周波数範囲の信号を受信するチューナでは、周波数範囲をカバーするために発振周波数帯域の異なる複数の電圧制御発振器(VCO:Voltage Controlled Oscillator)を切り替えて使用している。
特許文献1には、VCOの出力の周波数を分周した信号を出力する第1の分周器と、基準信号の周波数を分周する第2の分周器を有するPLL回路において、第1の分周器の出力と第2の分周器の出力の周波数誤差を検出し、その検出結果に応じてVCOのキャパシタ又はインダクタの値を変化させることが記載されている。
発振回路の位相雑音は、以下のLeesonの式で表すことができる。
Lv=10*Log((Fv/(2*Q*f)))2*Fn*k*T/Po)
上記の式で、Lvは位相雑音、Fvは発振周波数、Qは共振回路のQ値、fは離調周波数、Fnは雑音指数、kはボルツマン係数、Tは温度、Poは共振回路の消費電力を表している。
Lv=10*Log((Fv/(2*Q*f)))2*Fn*k*T/Po)
上記の式で、Lvは位相雑音、Fvは発振周波数、Qは共振回路のQ値、fは離調周波数、Fnは雑音指数、kはボルツマン係数、Tは温度、Poは共振回路の消費電力を表している。
上記の式から共振回路のQ値が大きいほど発振回路の位相雑音は小さくなる。
本発明の課題は、PLL回路のVCOの位相雑音を抑制することである。
本発明のPLL回路は、発振周波数帯域の異なる複数のVCOと、位相比較器と、チャージポンプと、ループフィルタと、前記ループフィルタから出力される、前記VCOの発振周波数を制御する制御電圧が、第1の基準値より大きいか、前記第1の基準値より小さい第2の基準値未満か、前記第2の基準値以上でかつ前記第1の基準値以下か否かを判定し、前記制御電圧が、前記第1の基準値より大きいときには、現在の発振周波数帯域より一段上の発振周波数帯域を有するVCOに切り替え、前記第2の基準値未満のときには、現在の発振周波数帯域より一段低い発振周波数帯域を有するVCOに切り替え、前記第2の基準値以上でかつ前記第1の基準値以下のときには、現在の発振周波数帯域より一段低い発振周波数帯域を有するVCOに切り替え、前記VCOを切り替えた後の前記制御電圧が前記第2の基準値未満か、前記第2の基準値以上で、かつ前記第1の基準値以下か否か判定し、前記制御電圧が、前記第2の基準値以上で、かつ前記第1の基準値以下のときには、発振周波数帯域が一段低いVCOに切り替え、前記第2の基準値未満のときには、発振周波数帯域が一段高いVCOに切り替えてVCO切り替え動作を終了するVCO選択回路とを備える。
この発明によれば、目的とする周波数を含むVCOに切り替えるときに、所望の周波数制御電圧範囲を有し、発振周波数帯域の最も低いVCOを選択することができる。これによりPLL回路の位相雑音を減らすことができる。
上記のPLL回路において、前記チャージポンプは、出力電流を可変することができる可変チャージポンプであり、前記VCO選択回路は、前記VCOを切り替えるときに、前記可変チャージポンプの出力電流値をロック時より大きな値に切り替え、前記PLL回路がロック状態となったとき、前記可変チャージポンプの出力電流値をロック時の値に戻す。
このように構成することで、PLL回路のロックアップタイムを短縮できる。
上記のPLL回路において、前記PLL回路は、外部から与えられる分周比を決めるデータに基づいて、前記複数のVCOの内の選択されたVCOの出力信号を所望の分周比で分周して前記位相比較器に出力するプログラマブル分周器を有し、前記VCO選択回路は、分周比を決める前記データに基づいて前記複数のVCOの内の1つを選択する。
上記のPLL回路において、前記PLL回路は、外部から与えられる分周比を決めるデータに基づいて、前記複数のVCOの内の選択されたVCOの出力信号を所望の分周比で分周して前記位相比較器に出力するプログラマブル分周器を有し、前記VCO選択回路は、分周比を決める前記データに基づいて前記複数のVCOの内の1つを選択する。
このように構成することで、分周比を決めるデータに基づいて、好適な発振周波数帯域を有するVCOを選択することができる。
本発明によれば、複数のVCOを有するPLL回路において、目的とする周波数を含むVCOに切り替えるときに、所望の周波数制御電圧範囲を有し、発振周波数帯域の最も低いVCOを選択することができる。これによりPLL回路の位相雑音を減らすことができる。
以下、本発明の好適な実施の形態について説明する。図1は、第1の実施の形態のPLL回路構成を示すブロック図である。
このPLL回路11は、例えば、テレビチューナ用ICに搭載され、発振周波数帯域の異なる複数のVCOの中から、受信したい放送局の周波数に適した発振周波数帯域のVCOを選択して使用する。
このPLL回路11は、例えば、テレビチューナ用ICに搭載され、発振周波数帯域の異なる複数のVCOの中から、受信したい放送局の周波数に適した発振周波数帯域のVCOを選択して使用する。
図1において、テレビチューナ用ICの外部の制御部(プロセッサ)12は、ユーザが受信を希望する放送局の周波数に対応するデータ(プログラマブル分周器14の分周比を指定するデータ)を、テレビチューナ用ICのインターフェイス回路13に出力する。
インターフェイス回路13は、制御部12から受信したデータ(プログラマブル分周器14のデータ)をプログラマブル分周器14とVCO選択回路15に出力する。
VCO選択回路15は、プログラマブル分周器14のデータに基づいて複数のVCO22a〜22nの内の1つを選択するVCO選択信号を出力する。
VCO選択回路15は、プログラマブル分周器14のデータに基づいて複数のVCO22a〜22nの内の1つを選択するVCO選択信号を出力する。
プログラマブル分周器14は、VCO出力回路16から出力される発振信号を、プログラマブル分周器14のデータで指定される分周比で分周して位相比較器17に出力する。
プログラマブル分周器14の分周比は、VCOの発振周波数と、PLL回路の比較周波数(クロック信号の周波数)から決めることができる。実施の形態では、位相比較器17に入力するクロック信号の周波数は一定であるので、そのクロック信号の周波数とプログラマブル分周器14のデータに基づいて、放送局の周波数に対して好適な発振周波数帯域を有するVCOを予め決めておくことができる。従って、VCO選択回路15は、プログラマブル分周器14のデータに基づいて、受信しようとする放送局の周波数を含む発振周波数帯域のVCOを選択する信号を生成することができる。
プログラマブル分周器14の分周比は、VCOの発振周波数と、PLL回路の比較周波数(クロック信号の周波数)から決めることができる。実施の形態では、位相比較器17に入力するクロック信号の周波数は一定であるので、そのクロック信号の周波数とプログラマブル分周器14のデータに基づいて、放送局の周波数に対して好適な発振周波数帯域を有するVCOを予め決めておくことができる。従って、VCO選択回路15は、プログラマブル分周器14のデータに基づいて、受信しようとする放送局の周波数を含む発振周波数帯域のVCOを選択する信号を生成することができる。
なお、プログラマブル分周器14の前段に別の分周器を設け、VCO出力回路16から出力される発振信号をその分周器で分周した後、プログラマブル分周器14でさらに分周しても良い。分周器を複数段使用することで、発振周波数が高い場合でもプログラマブル分周器14の分周比をそれほど大きくせずに対応できる。
基準クロック発生器19は、水晶振動子等から基準クロック信号を生成する回路である。基準クロック分周器18は、基準クロック発生器19から出力される基準クロック信号を、予め定められた分周比で分周して特定の周波数のクロック信号を位相比較器17に出力する。
位相比較器17は、プログラマブル分周器14の出力信号と、基準クロック分周器18から出力されるクロック信号の位相を比較し、位相差に応じた信号をチャージポンプ20に出力する。
チャージポンプ20は、位相比較器17から出力されるアップ信号またはダウン信号に従って、電源側または接地(または負電位側)のトランジスタをオンしてループフィルタ21のキャパシタの充電または放電を行う。
ループフィルタ21は、チャージポンプ20の出力電流を平滑してVCO22a〜22nの発振周波数を制御する周波数制御電圧として出力する。
VCO22a〜22nは、それぞれ発振周波数帯域の異なる電圧制御発振器であり、これらのVCO22a〜22nの発振信号の内の1つがVCO出力回路16により選択されプログラマブル分周器14及び図示しない他の回路に出力される。
VCO22a〜22nは、それぞれ発振周波数帯域の異なる電圧制御発振器であり、これらのVCO22a〜22nの発振信号の内の1つがVCO出力回路16により選択されプログラマブル分周器14及び図示しない他の回路に出力される。
上記のプログラマブル分周器14、位相比較器17、チャージポンプ20、ループフィルタ21、VCO22a〜22n等でPLL回路を構成している。
比較器23は、ループフィルタ21から出力されるアナログの周波数制御電圧と、基準電圧回路24から出力されるアナログの基準電圧を比較して、アナログの周波数制御電圧をデジタル値に変換する。
比較器23は、ループフィルタ21から出力されるアナログの周波数制御電圧と、基準電圧回路24から出力されるアナログの基準電圧を比較して、アナログの周波数制御電圧をデジタル値に変換する。
図2(A)は、VCOの発振周波数及びプログラマブル分周器14のデータと周波数制御電圧の関係を示す図であり、図2(B)は、プログラマブル分周器14のデータとVCOの対応関係を示す図である。
図2(A)の左側の図は、VCOの発振周波数と周波数制御電圧の関係を示し、右側の図は、プログラマブル分周器14のデータN0〜Nn−1と周波数制御電圧の関係を示している。
プログラマブル分周器14のデータN、PLL回路の比較周波数(クロック信号の周波数)frefとすると、VCOの発振周波数fvcoは、以下の式で表せる。
fvco=fref×N
PLL回路の比較周波数frefが一定であるとすると、上記の式から、受信する放送局の周波数が決まればプログラマブル分周器14のデータNの値が決まるので、プログラマブル分周器14のデータNと特定の発振周波数帯域を有するVCOを対応付けることができる。
fvco=fref×N
PLL回路の比較周波数frefが一定であるとすると、上記の式から、受信する放送局の周波数が決まればプログラマブル分周器14のデータNの値が決まるので、プログラマブル分周器14のデータNと特定の発振周波数帯域を有するVCOを対応付けることができる。
図2(A)において、発振周波数帯域が最も低いVCOをVCO0(図1のVCO22aに対応する)、発振周波数帯域が2番目に低いVCOをVCO1(図1のVCO22bに対応する)・・・発振周波数帯域が2番目に高いVCOをVCOn−1(図1のVCO22n−1に対応する)、発振周波数帯域が最も高いVCOをVCOn(図1のVCO22nに対応する)とする。
例えば、発振周波数帯域が最も低いVCO0の周波数制御電圧が上限値である基準値Aとほぼ等しくなるときのプログラマブル分周器14のデータNの値がN0、発振周波数帯域が2番目に低いVCO1の周波数制御電圧が基準値Aとほぼ等しくなるときのプログラマブル分周器14のデータNの値がN1・・・発振周波数帯域が2番目に高いVCOn−1の周波数制御電圧が基準値Aとほぼ等しくなるときのプログラマブル分周器14のデータNの値がNn−1である。
本実施の形態では、上記のプログラマブル分周器14のデータNの値N0〜Nn−1用いて、図2(B)に示すプログラマブル分周器14のデータNの範囲と、そのとき選択するVCOの対応関係を決めている。図2(A)に示す例では、VCOの発振周波数帯域が各VCOで一部重複しているので、重複している周波数範囲などを考慮してプログラマブル分周器14のデータNの範囲を決めている。
次に、図1のPLL回路11の動作を、図3のフローチャートを参照して説明する。
プログラマブル分周器14に、受信する周波数に対応するデータ(プログラマブル分周器14のデータ)をセットする(S11)。
プログラマブル分周器14に、受信する周波数に対応するデータ(プログラマブル分周器14のデータ)をセットする(S11)。
次に、VCO選択回路15は、プログラマブル分周器14に設定する上記のデータに対応するVCOを選択するVCO選択信号を出力する(S12)。
次のステップS13において、周波数制御電圧が安定するまで一定時間待つ。一定時間経過したなら、周波数制御電圧のデジタル値が、基準値A(第1の基準値に相当)より大きいか、基準値B(第2の基準値に相当)より小さいか、それとも基準値B以上で、かつ基準値A以下か否かを判定する(S14)。基準値Aと基準値Bは、基準値A>基準値Bの関係を有する。ステップS14の機能は、例えば、周波数制御電圧と基準値A、Bを比較して判定する比較回路又は判定回路等により実現できる。
次のステップS13において、周波数制御電圧が安定するまで一定時間待つ。一定時間経過したなら、周波数制御電圧のデジタル値が、基準値A(第1の基準値に相当)より大きいか、基準値B(第2の基準値に相当)より小さいか、それとも基準値B以上で、かつ基準値A以下か否かを判定する(S14)。基準値Aと基準値Bは、基準値A>基準値Bの関係を有する。ステップS14の機能は、例えば、周波数制御電圧と基準値A、Bを比較して判定する比較回路又は判定回路等により実現できる。
ステップS14において、周波数制御電圧のデジタル値が、基準値Aより大きいと判定されたときには、ステップS15に進み、現在のVCOの発振周波数帯域より一段高い発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。その後、ステップS13に戻る。
ステップS14において、周波数制御電圧のデジタル値が、基準値B未満と判定されたときには、ステップS16に進み、現在のVCOの発振周波数帯域より一段低い発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。その後、ステップS13に戻る。
ステップS14において、周波数制御電圧のデジタル値が、基準値B以上で、かつ基準値A以下と判定されたときには、ステップS17に進み、現在のVCOの発振周波数帯域より一段低い発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。
上記のステップS15〜S17の機能は、例えば、ステップS14の判定結果に基づいて、複数のVCOの内の1つを選択する選択信号を出力するセレクタ等の選択回路により実現できる。
ステップS17の次にステップS18に進み、周波数制御電圧が安定するまで一定時間まつ。一定時間経過したなら、ステップS19に進み、周波数制御電圧のデジタル値が、基準値B以上で、かつ基準値A以下か、それとも基準値B未満かを判定する。
ステップS19において、周波数制御電圧のデジタル値が、基準値B以上で、かつ基準値A以下と判定されたときには、ステップS17に戻り、発振周波数が一段低いVCOを選択する。
ステップS19において、基準値Aより大きいと判断されたときには、ステップS13に戻り、一定時間待つ。
ステップS19において、周波数制御電圧が基準値B未満と判定されたときには、ステップS20に進み、発振周波数が一段高いVCOを選択して、VCOの切り替え動作を終了する。ステップS20の処理により、VCOを切り替えた結果、目的とする周波数範囲に対してそのVCOの発振周波数帯域が低すぎる場合には、発振周波数帯域が1つ上のVCOに変更することができる。ステップS19及びS20の機能は、例えば、比較回路又は判定回路、選択回路により実現できる。
ステップS19において、周波数制御電圧が基準値B未満と判定されたときには、ステップS20に進み、発振周波数が一段高いVCOを選択して、VCOの切り替え動作を終了する。ステップS20の処理により、VCOを切り替えた結果、目的とする周波数範囲に対してそのVCOの発振周波数帯域が低すぎる場合には、発振周波数帯域が1つ上のVCOに変更することができる。ステップS19及びS20の機能は、例えば、比較回路又は判定回路、選択回路により実現できる。
上記のステップS17〜S20の処理により、発振周波数帯域のより低いVCOに切り替えることができる。発振周波数帯域の低いVCOは、インダクタの値が大きくなり、共振回路のQ値が大きくなるので前述したLeesonの式から位相雑音を減らすことができる。
上述した第1の実施の形態は、発振周波数帯域の低いVCOに切り替える際に、発振周波数帯域が一段低いVCOに切り替え、VCOを切り替えた後の周波数制御電圧が、所定の範囲(例えば、基準値B以上で、基準値A以下の範囲)に入るか否かを判定する。そして、周波数制御電圧が所定の範囲に入る場合には、さらに次に発振周波数帯域の低いVCOに切り替える。このとき、周波数制御電圧が基準値B未満となったなら、1つ上の発振周波数帯域を有するVCOに切り替えてVCOの切り替え動作を終了する。上記のようなVCOの切り替え制御を行うことで、目的とする周波数を含む所望の周波数範囲を有し、かつ発振周波数帯域が最も低いVCOを選択することができる。発振周波数帯域が低いVCOは共振回路のQが大きいので、PLL回路11の位相雑音を減らすことができる。
次に、図4は、第2の実施の形態のPLL回路25の回路図である。図4のPLL回路25は、基本的には図1のPLL回路11と同じであり、異なる点は、可変チャージポンプ27を有する点である。以下の説明では、図1と同じブロックには同じ符号を付け、それらの説明は省略する。
図4において、VCO選択回路26は、外部の制御部12から与えられるデータ(プログラマブル分周器14の分周比を決めるデータ)に基づいて、複数のVCO22a〜22nの内の1つを選択するVCO選択信号と、VCOを切り替える際に、可変チャージポンプ27の出力電流を通常(ロック時)より大きな値に変更する切替信号を出力する。
可変チャージポンプ27は、位相比較器17から出力されるアップ信号又はダウン信号に従って、ループフィルタ21のキャパシタ(図示せず)を充電又は放電する電流を出力する。また、可変チャージポンプ27は、VCO選択回路26から出力される切替信号に基づいて出力電流値を変化させる。
図5は、可変チャージポンプ27の一例を示す図である。可変チャージポンプ27は、正の電源VDDに接続される可変電流源31と、MOSトランジスタ等で構成されるスイッチ32、33と、負電源VSSまたは接地に接続される可変電流源34とを有する。
可変電流源31、34には、VCO選択回路26から電流の切替信号が与えられる。VCO選択回路26から、電流値をロック時より大きな値に変更する切替信号が与えられたときには、可変電流源31、34の出力電流が増加する。また、VCO選択回路26から、電流値を小さな値に変更する切替信号が与えられたときには、可変電流源31、34の電流が減少する。すなわち、可変チャージポンプ27は、VCOを切替えるとき、ロック時より大きな電流を出力し、VCOを切り替えた後、PLL回路25がロック状態となると、VCOの切り替え時より小さな電流を出力する。
スイッチ32、33には、位相比較器17からそれぞれアップ信号またはダウン信号が与えられる。アップ信号が与えられたときには、スイッチ32がオン、スイッチ33がオフ状態となり、可変電流源31の出力電流がループフィルタ21のキャパシタに供給される。他方、ダウン信号が与えられたときには、スイッチ32がオフ、スイッチ33がオン状態となり、ループフィルタ21のキャパシタに蓄積された電荷が可変電流源34を介して放出される。
上述した第2の実施の形態によれば、発振周波数帯域の低いVCOに切り替える際に、目的とする周波数を含む所望の周波数範囲を有し、発振周波数帯域が最も低いVCOを選択することができる。発振周波数帯域が低いVCOは共振回路のQ値が大きいので、PLL回路25の位相雑音を減らすことができる。
さらに、VCOを切り替える際に、可変チャージポンプ27の出力電流を大きくすることでロックアップタイムを短縮することができる。
また、環境温度、その他の条件が変化して周波数制御電圧が変動した場合に、変動後の条件に適した発振周波数帯域を持つVCOに切り替えることができる。
また、環境温度、その他の条件が変化して周波数制御電圧が変動した場合に、変動後の条件に適した発振周波数帯域を持つVCOに切り替えることができる。
11、25 PLL回路
14 プログラマブル分周器
15、26 VCO選択回路
17 位相比較器
18 基準クロック分周器
19 基準クロック発生器
20 チャージポンプ
21 ループフィルタ
22a〜22n VCO
27 可変チャージポンプ
14 プログラマブル分周器
15、26 VCO選択回路
17 位相比較器
18 基準クロック分周器
19 基準クロック発生器
20 チャージポンプ
21 ループフィルタ
22a〜22n VCO
27 可変チャージポンプ
Claims (3)
- 発振周波数帯域の異なる複数のVCOと、
位相比較器と、
チャージポンプと、
ループフィルタと、
前記ループフィルタから出力される前記VCOの発振周波数を制御する制御電圧が、第1の基準値より大きいか、前記第1の基準値より小さい第2の基準値未満か、前記第2の基準値以上でかつ前記第1の基準値以下か否かを判定し、前記制御電圧が、前記第1の基準値より大きいときには現在の発振周波数帯域より一段上の発振周波数帯域を有するVCOに切り替え、前記第2の基準値未満のときには現在の発振周波数帯域より一段低い発振周波数帯域を有するVCOに切り替え、前記第2の基準値以上でかつ前記第1の基準値以下のときには、現在の発振周波数帯域より一段低い発振周波数帯域を有するVCOに切り替え、前記VCOを切り替えた後の前記制御電圧が前記第2の基準値未満か、前記第2の基準値以上でかつ前記第1の基準値以下か否か判定し、前記制御電圧が、前記第2の基準値以上でかつ前記第1の基準値以下のときには発振周波数帯域が一段低いVCOに切り替え、前記第2の基準値未満のときには、発振周波数帯域が一段高いVCOに切り替えてVCO切り替え動作を終了するVCO選択回路と、を備えるPLL回路。 - 前記チャージポンプは、出力電流を可変することができる可変チャージポンプであり、
前記VCO選択回路は、前記VCOを切り替えるときに、前記可変チャージポンプの出力電流値をロック時より大きな値に切り替え、前記PLL回路がロック状態となったとき、前記可変チャージポンプの出力電流値をロック時の値に戻す請求項1記載のPLL回路。 - 前記PLL回路は、外部から与えられる分周比を決めるデータに基づいて、前記複数のVCOの内の選択されたVCOの出力信号を所望の分周比で分周して前記位相比較器に出力するプログラマブル分周器を有し、
前記VCO選択回路は、分周比を決める前記データに基づいて前記複数のVCOの内の1つを選択する請求項1又は2記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009079678A JP2010233060A (ja) | 2009-03-27 | 2009-03-27 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009079678A JP2010233060A (ja) | 2009-03-27 | 2009-03-27 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010233060A true JP2010233060A (ja) | 2010-10-14 |
Family
ID=43048446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009079678A Withdrawn JP2010233060A (ja) | 2009-03-27 | 2009-03-27 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010233060A (ja) |
-
2009
- 2009-03-27 JP JP2009079678A patent/JP2010233060A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486146B2 (en) | Loop system capable of auto-calibrating oscillating frequency range and related method | |
US7511579B2 (en) | Phase lock loop and operating method thereof | |
US8350608B2 (en) | Phase locked loop circuit including automatic frequency control circuit and operating method thereof | |
US8487707B2 (en) | Frequency synthesizer | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
US7834705B2 (en) | Frequency synthesizer having multi-band voltage controlled oscillator | |
KR101622927B1 (ko) | 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
US20140320183A1 (en) | Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching using charge pump current modulation | |
CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
KR100706575B1 (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
JP2004260387A (ja) | Pll周波数シンセサイザ及びその発振周波数選択方法 | |
US7446595B2 (en) | Charge pump circuit with power management | |
JP2010118803A (ja) | Pll回路 | |
JP2006157927A (ja) | キャパシタンスを変化させる方法及び装置 | |
JP2001016103A (ja) | Pllシンセサイザ | |
KR100806506B1 (ko) | 위상 동기 루프 및 무선 전기 신호 수신 장치 | |
JPH0993125A (ja) | Pllシンセサイザ回路 | |
JP4288425B2 (ja) | Pll回路 | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
US20110260760A1 (en) | Voltage control oscillator and control method thereof | |
JP2010233060A (ja) | Pll回路 | |
JP2009232072A (ja) | Pll回路 | |
JP2010166119A (ja) | Pll回路 | |
JP2005311594A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |