JP2009232072A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2009232072A JP2009232072A JP2008073853A JP2008073853A JP2009232072A JP 2009232072 A JP2009232072 A JP 2009232072A JP 2008073853 A JP2008073853 A JP 2008073853A JP 2008073853 A JP2008073853 A JP 2008073853A JP 2009232072 A JP2009232072 A JP 2009232072A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- signal
- circuit
- output
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】VCO22−1〜22−8と、VCO出力回路16と、プログラマブル分周器14と、位相比較器17と、チャージポンプ20と、ループフィルタ21と、VCO22−1〜22−8からそれぞれ出力される発振信号が順次選択されるようにVCO選択信号を出力するとともに、VtuneがVCO選択判定用の所定範囲に入ると、VCO選択信号を固定するVCO選択回路15とを備えてPLL回路11を構成し、VtuneがVCO切り替え判定用の所定範囲に入らなくなると、VtuneがVCO選択判定用の所定範囲に入るように、VCO選択信号を切り替える。
【選択図】図1
Description
すなわち、本発明のPLL回路は、それぞれ互いに異なる発振周波数帯域を有し、VCO制御電圧に応じた周波数で発振する複数のVCOと、前記複数のVCOが順次選択されるようにVCO選択信号を出力するとともに、前記VCO制御電圧のデジタル変換値がVCO選択判定用の所定範囲に入ると前記VCO選択信号を固定するVCO選択回路と、前記VCO選択信号により選択されたVCOの発振信号を出力するVCO出力回路と、前記VCO出力回路から出力される前記選択されたVCOの発振信号を、分周データで決まる分周比で分周するプログラマブル分周回路と、前記プログラマブル分周回路から出力される分周された信号と基準クロック信号との位相を比較し、その位相差に応じた位相差信号を出力する位相比較器と、前記位相比較器から出力される位相差信号に応じた電流を出力するチャージポンプと、前記チャージポンプから出力される電流に応じた前記VCO制御電圧を出力するループフィルタとを備え、前記VCO制御電圧のデジタル変換値がVCO切り替え判定用の所定範囲から外れた場合、前記VCO制御電圧のデジタル変換値が前記VCO選択判定用の所定範囲に入るように、前記VCO選択信号を切り替える構成とした。
図1は、本発明の実施形態のPLL回路を示す図である。
図1に示すPLL回路11は、インターフェイス回路13と、プログラマブル分周器14と、VCO選択回路15と、VCO出力回路16と、位相比較器17と、基準クロック分周器18と、基準クロック発生器19と、チャージポンプ20と、ループフィルタ21と、VCO22−1〜22−8と、比較器23と、基準電圧回路24とを備えて構成されている。
上記プログラマブル分周器14は、VCO出力回路16から出力される発振信号を、分周データで指定される分周比で分周して位相比較器17に出力する。
上記基準クロック分周器18は、基準クロック発生器19から出力される基準クロック信号を、予め決められた分周比で分周して所定周波数の基準クロック信号を出力する。
上記ループフィルタ21は、チャージポンプ20から出力される電流を平滑してVCO22−1〜22−8からそれぞれ出力される発振信号の周波数を制御するためのVCO制御電圧を出力する。
例えば、図2に示すように、ユーザが受信を希望する放送局の周波数がxである場合、始め、VCO22−1から出力される発振信号に対応するVtuneはVDD(Vtune>b)になり、VCO22−2から出力される発振信号が選択される。次に、VCO22−2から出力される発振信号に対応するVtuneもVDD(Vtune>b)になり、VCO22−3から出力される発振信号が選択される。そして、VCO22−3から出力される発振信号に対応するVtuneがVCO選択判定用の所定範囲に入り、VCO22−3から出力される発振信号が固定される。
まず、制御回路12は、インターフェイス回路13を介してVCO選択回路15で生成されるVCO選択信号を読み取る(S1)。
次に、制御回路12は、S2で読み取ったVtuneがVCO切り替え判定用の所定範囲に入るか否かを判断する(S3)。
一方、VtuneがVCO切り替え判定用の所定範囲に入らないと判断した場合(S3がNo)、制御回路12は、Vtuneが基準値Aより小さいか(Vtune<A)否かを判断する(S5)。
VtuneがVCO選択判定用の所定範囲に入ると判断した場合(S12がYes)、制御回路12は、「インターフェイス回路13を介してVCO選択回路15にVCO選択信号の切替指示を出しマニュアルでVCO選択信号を切り替えるモード」から「インターフェイス回路13を介してVCO選択信号が自動でVCO選択信号を切り替えるモード」に変更し(S13)、終了する。
VtuneがVCO選択判定用の所定範囲に入らないと判断した場合(S20がNo)、制御回路12は、S14に戻る。
このように、本実施形態のPLL回路11では、VtuneがVCO切り替え判定用の所定範囲に入らなくなり発振信号の周波数のロックが外れそうになることを判断すると、ロックが外れないように(すなわち、VtuneがVCO選択判定用の所定範囲に入るように)、VCO選択信号を切り替える。そのため、発振信号の周波数がアンロック状態になる時間をVCOの切り替え時のみの短い時間にすることができる。
まず、制御回路12は、インターフェイス回路13を介して比較器23からVCO選択回路15に出力されるVtuneを読み取る(ST1)。
制御電圧VtuneがVCO切り替え判定用の所定範囲に入ると判断した場合(ST2がYes)、制御回路12は、一定時間待った後(ST3)、ST1に戻る。
12 制御回路
13 インターフェイス回路
14 プログラマブル分周器
15 VCO選択回路
16 VCO出力回路
17 位相比較器
18 基準クロック分周器
19 基準クロック発生器
20 チャージポンプ
21 ループフィルタ
22−1〜22−8 VCO
23 比較器
24 基準電圧回路
Claims (3)
- それぞれ互いに異なる発振周波数帯域を有し、VCO制御電圧に応じた周波数で発振する複数のVCOと、
前記複数のVCOが順次選択されるようにVCO選択信号を出力するとともに、前記VCO制御電圧のデジタル変換値がVCO選択判定用の所定範囲に入ると前記VCO選択信号を固定するVCO選択回路と、
前記VCO選択信号により選択されたVCOの発振信号を出力するVCO出力回路と、
前記VCO出力回路から出力される前記選択されたVCOの発振信号を、分周データで決まる分周比で分周するプログラマブル分周回路と、
前記プログラマブル分周回路から出力される分周された信号と基準クロック信号との位相を比較し、その位相差に応じた位相差信号を出力する位相比較器と、
前記位相比較器から出力される位相差信号に応じた電流を出力するチャージポンプと、
前記チャージポンプから出力される電流に応じた前記VCO制御電圧を出力するループフィルタと、
を備え、
前記VCO制御電圧のデジタル変換値がVCO切り替え判定用の所定範囲から外れた場合、前記VCO制御電圧のデジタル変換値が前記VCO選択判定用の所定範囲に入るように、前記VCO選択信号を切り替える構成とした、
ことを特徴とするPLL回路。 - 請求項1に記載のPLL回路であって、
前記VCO制御電圧のデジタル変換値が前記VCO切り替え判定用の所定範囲から外れた場合、前記VCO制御電圧のデジタル変換値が前記VCO選択判定用の所定範囲に入るまで、前記VCO選択回路から出力される前記VCO選択信号を切り替え、前記VCO出力回路により出力されているVCOの発振信号の発振周波数帯域よりも一段高い発振周波数帯域を有するVCO又は一段低い発振周波数帯域を有するVCOに切り替える構成とした、
ことを特徴とするPLL回路。 - 請求項1に記載のPLL回路であって、
前記VCO制御電圧のデジタル変換値が前記VCO切り替え判定用の所定範囲から外れた場合、前記VCO選択回路を再度動作させて前記VCO選択信号を切り替える構成とした、
ことを特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073853A JP2009232072A (ja) | 2008-03-21 | 2008-03-21 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073853A JP2009232072A (ja) | 2008-03-21 | 2008-03-21 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009232072A true JP2009232072A (ja) | 2009-10-08 |
Family
ID=41247000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073853A Pending JP2009232072A (ja) | 2008-03-21 | 2008-03-21 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009232072A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109450445A (zh) * | 2018-10-26 | 2019-03-08 | 中国电子科技集团公司第四十研究所 | 一种可变环路带宽频率合成装置、系统及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162730A (ja) * | 1995-11-29 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Pll回路 |
JP2002261607A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | Vco自動切換回路 |
JP2004304251A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu General Ltd | 位相同期発振器のロック判別回路 |
JP2005101956A (ja) * | 2003-09-25 | 2005-04-14 | Mitsubishi Electric Corp | Pll周波数シンセサイザ |
JP2005210629A (ja) * | 2004-01-26 | 2005-08-04 | Sharp Corp | Pll周波数シンセサイザ、半導体集積回路、チューナ、および受信機 |
JP2005303483A (ja) * | 2004-04-08 | 2005-10-27 | Mitsubishi Electric Corp | 周波数自動補正pll回路 |
JP2006042071A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Pll回路 |
-
2008
- 2008-03-21 JP JP2008073853A patent/JP2009232072A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162730A (ja) * | 1995-11-29 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Pll回路 |
JP2002261607A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | Vco自動切換回路 |
JP2004304251A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu General Ltd | 位相同期発振器のロック判別回路 |
JP2005101956A (ja) * | 2003-09-25 | 2005-04-14 | Mitsubishi Electric Corp | Pll周波数シンセサイザ |
JP2005210629A (ja) * | 2004-01-26 | 2005-08-04 | Sharp Corp | Pll周波数シンセサイザ、半導体集積回路、チューナ、および受信機 |
JP2005303483A (ja) * | 2004-04-08 | 2005-10-27 | Mitsubishi Electric Corp | 周波数自動補正pll回路 |
JP2006042071A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Pll回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109450445A (zh) * | 2018-10-26 | 2019-03-08 | 中国电子科技集团公司第四十研究所 | 一种可变环路带宽频率合成装置、系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573303B1 (en) | Digitally controlled system on-chip (SOC) clock generator | |
US7180375B2 (en) | PLL circuit | |
JP5420641B2 (ja) | デジタル位相ロックループ(dpll)における電力消費を制御するシステム及び方法 | |
JP4650554B2 (ja) | 無線受信機 | |
US8648632B2 (en) | Digital PLL circuit, semiconductor integrated circuit, and display apparatus | |
JPH08242165A (ja) | 分数n分周器およびこれを用いた分数n周波数シンセサイザ | |
JP2009105651A (ja) | Pll回路及び無線通信システム | |
US8004320B2 (en) | Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof | |
JPH11225072A (ja) | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルnシンセサイザ | |
JP2004236141A (ja) | 位相同期ループ回路及び雑音成分除去方法 | |
JP2010118803A (ja) | Pll回路 | |
JP2009232072A (ja) | Pll回路 | |
JP4288425B2 (ja) | Pll回路 | |
US7084712B2 (en) | Clock generation system | |
KR100806506B1 (ko) | 위상 동기 루프 및 무선 전기 신호 수신 장치 | |
US8274337B2 (en) | Digital phase locked loop | |
JP2008118522A (ja) | Fm受信機 | |
JP2004120215A (ja) | 電圧制御発振器、pll周波数シンセサイザ、および、集積回路 | |
US20070178848A1 (en) | Generation of wideband frequencies in integrated frequency synthesizer | |
JP2010233060A (ja) | Pll回路 | |
KR101048303B1 (ko) | Dtv 수신기용 주파수 합성기, 그 합성기를 포함하는 dtv 수신장치, 및 dtv 수신용 국부 발진기 신호 생성방법 | |
JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
JP2009171212A (ja) | Pll回路 | |
JP2003347931A (ja) | Pllを搭載した半導体集積回路 | |
KR101543379B1 (ko) | 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |