JP2009171212A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2009171212A JP2009171212A JP2008006852A JP2008006852A JP2009171212A JP 2009171212 A JP2009171212 A JP 2009171212A JP 2008006852 A JP2008006852 A JP 2008006852A JP 2008006852 A JP2008006852 A JP 2008006852A JP 2009171212 A JP2009171212 A JP 2009171212A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- frequency
- reference value
- circuit
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】PLL回路のロックアップ時間を短縮することである。
【解決手段】VCO選択回路15は、プログラマブル分周器14に設定される分周データに基づいて複数のVCOの内の1つを指定するVCO選択信号を出力する。また、VCO選択回路15は、VCOに与えられる周波数制御電圧と上限の基準値A及び下限の基準値Bを比較し、周波数制御電圧が基準値Aより大きいときには、発振周波数帯域が1つ上のVCOを選択する信号を出力し、基準値Bより小さいときには、1つ下のVCOを選択する信号を出力する。
【選択図】 図1
【解決手段】VCO選択回路15は、プログラマブル分周器14に設定される分周データに基づいて複数のVCOの内の1つを指定するVCO選択信号を出力する。また、VCO選択回路15は、VCOに与えられる周波数制御電圧と上限の基準値A及び下限の基準値Bを比較し、周波数制御電圧が基準値Aより大きいときには、発振周波数帯域が1つ上のVCOを選択する信号を出力し、基準値Bより小さいときには、1つ下のVCOを選択する信号を出力する。
【選択図】 図1
Description
本発明は、発振周波数帯域の異なる複数のVCOの内の1つを選択するPLL回路に関する。
テレビ等の広い周波数範囲の信号を受信するチューナでは、周波数範囲をカバーするために発振周波数帯域の異なる複数の電圧制御発振器(VCO:Voltage Controlled Oscillator)を切り替えて使用している。
特許文献1には、電圧制御発振器の出力信号と、基準信号の位相差を検出する位相比較手段と、電圧制御発振器の出力信号のパルス数を計数する計数手段と、その計数手段により計数されたパルス数と所望の発振周波数に対応するパルス数を比較すると共に、比較結果に基づいて複数の電圧制御発振器の内の1つを選択する選択信号を生成する演算手段を有するPLL周波数シンセサイザについて記載されている。
特許文献2には、PLL回路の出力周波数に対応する最適なVCOとの対応関係を示す情報を記憶回路に記憶しておき、PLL回路の出力周波数が変化したときに、記憶回路に記憶されている情報を用いて、そのときの出力周波数に最適な発振帯域を有するVCOを決定することが記載されている。
ところで、異なる発振周波数帯域を持つ複数のVCOを切り替えて使用する場合に、例えば、順次探索でターゲットの周波数と一致するようにVCOを切り替えると、PLL回路がロック状態になるまでに多くの時間がかかるという問題点があった。
特開2004−260387号公報
特開2006−42071号公報
本発明の課題は、PLL回路のロックアップ時間を短縮することである。
本発明のPLL回路は、発振周波数帯域の異なる複数のVCOと、プログラマブル分周器の分周比を決める分周データに基づいて前記複数のVCOの1つを選択するVCO選択回路を備える。
この発明によれば、分周データに基づいてVCOを選択することで、目的とする周波数に近いVCOを選択することができるので、PLL回路のロックアップタイムを短縮することができる。
本発明の他の態様のPLL回路は、発振周波数帯域の異なる複数のVCOと、プログラマブル分周器の分周比を決める分周データと、前記PLL回路の比較周波数を決めるデータに基づいて、前記複数のVCOの内の1つを選択する。
この発明によれば、分周データとPLL回路の比較周波数を決めるデータに基づいて、目的とする周波数に近いVCOを選択することができる。
上記の発明のPLL回路において、前記VCOの発振周波数を制御するための制御電圧と第1の基準値及び第2の基準値を比較し、前記制御電圧が前記第1の基準値以上で、かつ前記第2の基準値以下と判定したときには、現在選択されているVCOを選択し、前記制御電圧が前記第2の基準値より大きいと判定したときには、現在選択されているVCOより発振周波数帯域が一段高いVCOを選択する信号を出力し、前記制御電圧が前記第1の基準値未満であると判定したときには、現在選択されているVCOより発振周波数帯域が一段低いVCOを選択する信号を出力する判定回路を有する。
上記の発明のPLL回路において、前記VCOの発振周波数を制御するための制御電圧と第1の基準値及び第2の基準値を比較し、前記制御電圧が前記第1の基準値以上で、かつ前記第2の基準値以下と判定したときには、現在選択されているVCOを選択し、前記制御電圧が前記第2の基準値より大きいと判定したときには、現在選択されているVCOより発振周波数帯域が一段高いVCOを選択する信号を出力し、前記制御電圧が前記第1の基準値未満であると判定したときには、現在選択されているVCOより発振周波数帯域が一段低いVCOを選択する信号を出力する判定回路を有する。
このように構成することで、VCOの発振周波数を制御する制御電圧が変動した場合に、好適な発振周波数帯域を有するVCOに切り替えることができる。
上記の発明のPLL回路において、VCOの制御電圧と第1の基準値及び第2の基準値を比較し、前記制御電圧が前記第1の基準値以上で、かつ前記第2の基準値以下と判定したときには、現在選択されているVCOを選択し、前記制御電圧が前記第2の基準値より大きいと判定したときには、現在選択されているVCOより発振周波数帯域が一段高いVCOを選択する信号を出力し、前記制御電圧が前記第1の基準値未満であると判定したときには、現在選択されているVCOより発振周波数帯域が一段低いVCOを選択する信号を出力する判定回路と、発振周波数を制御する制御部から指示されたとき、または分周データの変更タイミングで、前記選択回路を最初に選択し、それ以降前記判定回路を選択するセレクタとを備える。
上記の発明のPLL回路において、VCOの制御電圧と第1の基準値及び第2の基準値を比較し、前記制御電圧が前記第1の基準値以上で、かつ前記第2の基準値以下と判定したときには、現在選択されているVCOを選択し、前記制御電圧が前記第2の基準値より大きいと判定したときには、現在選択されているVCOより発振周波数帯域が一段高いVCOを選択する信号を出力し、前記制御電圧が前記第1の基準値未満であると判定したときには、現在選択されているVCOより発振周波数帯域が一段低いVCOを選択する信号を出力する判定回路と、発振周波数を制御する制御部から指示されたとき、または分周データの変更タイミングで、前記選択回路を最初に選択し、それ以降前記判定回路を選択するセレクタとを備える。
このように構成することで、VCOの制御電圧が変動したときに、好適な発振周波数帯域を有するVCOに切り替えることができる。さらに、変更後の分周データにより、目的とする周波数に近いVCOを選択することができる。
上記のPLL回路において、前記制御電圧をデジタル値に変換するA/D変換回路を有し、前記判定回路は、前記A/D変換回路で変換された前記制御電圧のデジタル値が、第1の基準値以上か否か、第2の基準値以下か否かを判定する。
このように構成することで、制御電圧のデジタル値に基づいて好適なVCOを選択することができる。
上記のPLL回路において、前記判定回路が判定動作を行うタイミングを決める判定タイミング信号を前記判定回路に供給する判定タイミング生成回路を有する。
上記のPLL回路において、前記判定回路が判定動作を行うタイミングを決める判定タイミング信号を前記判定回路に供給する判定タイミング生成回路を有する。
このように構成することで、特定のタイミングで判定回路による周波数制御電圧の判定動作を行わせることができる。
本発明によれば、プログラマブル分周器の分周データに応じて好適な、もしくは近接したVCOを選択することができるので、PLL回路のロックアップ時間を短縮できる。
以下、本発明の好適な実施の形態について説明する。図1は、第1の実施の形態のPLL回路構成を示すブロック図である。
第1の実施の形態のPLL回路11は、例えば、テレビチューナ用ICに搭載され、複数のVCOの中から、受信したい放送局の周波数に適した周波数帯域のVCOを選択するための回路である。
第1の実施の形態のPLL回路11は、例えば、テレビチューナ用ICに搭載され、複数のVCOの中から、受信したい放送局の周波数に適した周波数帯域のVCOを選択するための回路である。
図1において、テレビチューナ用ICの外部の制御部(プロセッサ)12は、ユーザが受信を希望する放送局の周波数に対応する分周データ(プログラマブル分周器14の分周比を指定するデータ)を、テレビチューナ用ICのインターフェイス回路13に出力する。
インターフェイス回路13は、制御部12から受信した分周データをプログラマブル分周器14とVCO選択回路15に出力する。
プログラマブル分周器14は、VCO出力回路16から出力される発振信号を、分周データで指定される分周比で分周して位相比較器17に出力する。位相比較器17は、プログラマブル分周器14の出力信号と、基準クロック分周器18から出力されるクロック信号の位相を比較し、位相差に応じた信号をチャージポンプ20に出力する。
プログラマブル分周器14は、VCO出力回路16から出力される発振信号を、分周データで指定される分周比で分周して位相比較器17に出力する。位相比較器17は、プログラマブル分周器14の出力信号と、基準クロック分周器18から出力されるクロック信号の位相を比較し、位相差に応じた信号をチャージポンプ20に出力する。
なお、プログラマブル分周器14の前段に別の分周器を設け、VCO出力回路16から出力される発振信号をその分周器で分周した後、プログラマブル分周器14で分周しても
良い。分周器を複数段使用することで、発振周波数が高い場合でもプログラマブル分周器14の分周比をそれほど大きくせずに対応できる。
良い。分周器を複数段使用することで、発振周波数が高い場合でもプログラマブル分周器14の分周比をそれほど大きくせずに対応できる。
基準クロック発生器19は、水晶振動子等から基準クロック信号を生成する回路である。基準クロック分周器18は、基準クロック発生器19から出力される基準クロック信号を、予め定められた分周比で分周して特定の周波数のクロック信号を出力する。
チャージポンプ20は、位相比較器17の出力信号に応じて出力電流をループフィルタ21に出力する。ループフィルタ21は、チャージポンプ20の出力電流を平滑してVCO22a〜22nの発振周波数を制御する周波数制御電圧として出力する。
VCO22a〜22nは、それぞれ発振周波数帯域の異なる電圧制御発振器であり、これらのVCO22a〜22nの発振信号の内の1つがVCO出力回路16により選択されプログラマブル分周器14及び図示しない他の回路に出力される。
上記のプログラマブル分周器14、位相比較器17、チャージポンプ20、ループフィルタ21、VCO22a〜22n等でPLL回路を構成している。
比較器23は、ループフィルタ21から出力されるアナログの周波数制御電圧と、基準電圧回路24から出力されるアナログの基準電圧を比較して、アナログの周波数制御電圧をデジタル値に変換する。比較器23と基準電圧回路24は、A/D変換回路に対応する。
比較器23は、ループフィルタ21から出力されるアナログの周波数制御電圧と、基準電圧回路24から出力されるアナログの基準電圧を比較して、アナログの周波数制御電圧をデジタル値に変換する。比較器23と基準電圧回路24は、A/D変換回路に対応する。
VCO選択回路15は、分周データに基づいて複数のVCO22a〜22nの内の1つを選択するVCO選択信号を出力する。プログラマブル分周器14の分周比は、VCOの発振周波数と、PLL回路の比較周波数(クロック信号の周波数)から決めることができる。この第1の実施の形態では、位相比較器17に入力するクロック信号の周波数は一定であるので、そのクロック信号の周波数と分周データに基づいて、放送局の周波数に対して好適な発振周波数帯域を有するVCOを予め決めておくことができる。よって、VCO選択回路15は、分周データに基づいて、好適な発振周波数帯域のVCOを選択する信号を生成することができる。
また、VCO選択回路15は、比較器23から出力される周波数制御電圧のデジタル値が、基準値Bと基準値Aで定まる範囲内(基準値B≦デジタル値≦基準値A)か、基準値B未満か、それとも基準値Aより大きいかを判定し、その判定結果に基づいて、現在選択されているVCOを選択し、あるいは現在のVCOの発振周波数帯域より一段高い発振周波数帯域のVCOを選択するVCO選択信号を出力し、あるいは現在のVCOの発振周波数帯域より一段低い発振周波数帯域のVCOを選択するVCO選択信号を出力する。
図2は、VCO選択回路15の構成の一例を示す図である。VCO選択回路15は、判定タイミング生成回路31と判定回路32と比較器33とセレクタ34からなる。
判定タイミング生成回路31は、判定回路32が判定動作を行うタイミングを決める信号を生成して判定回路32に出力する。
判定タイミング生成回路31は、判定回路32が判定動作を行うタイミングを決める信号を生成して判定回路32に出力する。
判定回路32は、判定タイミング生成回路31から出力される信号をトリガとして、以下の判定動作を行う。判定回路32は、比較器23から出力される周波数制御電圧のデジタル値が、基準値B(第1の基準値に対応する)以上で、かつ基準値A(第2の基準値に対応する)以下と判定したときには、現在選択されているVCOの選択を維持する。また、判定回路32は、周波数制御電圧のデジタル値が基準値Aより大きいと判定したときには、現在選択されているVCOの発振周波数帯域より1つ上の発振周波数帯域を持つVCOを選択するVCO選択信号を出力する。また、判定回路32は、周波数制御電圧のデジタル値が基準値B未満と判定したときには、現在選択されているVCOの発振周波数帯域の1つ下の発振周波数帯域を持つVCOを選択するVCO選択信号を出力する。基準値A、Bは、一定の環境温度範囲等の条件でVCOの発振が安定して行える周波数制御電圧の上限値と下限値に基づいて設定している。
比較器33は、外部の制御部12から与えられる分周データに基づいて、複数のVCOの内の1つのVCOを選択するVCO選択信号を出力する。
セレクタ34は、制御部12から指示されたとき、または分周データが変更されたとき比較器33から出力されるVCO選択信号を最初に選択し、それ以降は、判定回路32から出力されるVCO選択信号を選択する。
セレクタ34は、制御部12から指示されたとき、または分周データが変更されたとき比較器33から出力されるVCO選択信号を最初に選択し、それ以降は、判定回路32から出力されるVCO選択信号を選択する。
セレクタ34から出力されるVCO選択信号により複数のVCO22a〜22nの内の1つのVCOが選択されて発振動作が行われる。VCO選択信号は、VCO出力回路16に選択信号として与えられており、VCO出力回路16は、VCO選択信号により指定されるVCOの出力を選択してプログラマブル分周器14に出力する。
図3(A)は、VCOの発振周波数及び分周データと周波数制御電圧の関係を示す図であり、図3(B)は、分周データの条件とVCOの対応関係を示す図である。
図3(A)の左側の図は、VCOの発振周波数と周波数制御電圧の関係を示し、右側の図は、分周データの値N0〜Nn-1と周波数制御電圧の関係を示している。
図3(A)の左側の図は、VCOの発振周波数と周波数制御電圧の関係を示し、右側の図は、分周データの値N0〜Nn-1と周波数制御電圧の関係を示している。
分周データN、PLL回路の比較周波数(クロック信号の周波数)frefとすると、VCOの発振周波数fvcoは、以下の式で表せる。
fvco=fref×N
PLL回路の比較周波数frefが一定であるとすると、上記の式から、受信する放送局の周波数が決まれば分周データNの値が決まるので、分周データNと特定の発振周波数帯域を有するVCOを対応付けることができる。
fvco=fref×N
PLL回路の比較周波数frefが一定であるとすると、上記の式から、受信する放送局の周波数が決まれば分周データNの値が決まるので、分周データNと特定の発振周波数帯域を有するVCOを対応付けることができる。
図3(A)において、発振周波数帯域が最も低いVCOをVCO0(図1のVCO22aに対応する)、発振周波数帯域が2番目に低いVCOをVCO1(図1のVCO22bに対応する)・・・発振周波数帯域が2番目に高いVCOをVCOn-1(図1のVCO22n-1に対応する)、発振周波数帯域が最も高いVCOをVCOn(図1のVCO22nに対応する)とする。
例えば、発振周波数帯域が最も低いVCO0の周波数制御電圧が上限値である基準値Aとほぼ等しくなるときの分周データNの値がN0、発振周波数帯域が2番目に低いVCO1の周波数制御電圧が基準値Aとほぼ等しくなるときの分周データNの値がN1・・・発振周波数帯域が2番目に高いVCOn-1の周波数制御電圧が基準値Aとほぼ等しくなるときの分周データNの値がNn-1である。
本実施の形態では、上記の分周データNの値N0〜Nn-1用いて、図3(B)に示す分周データNの範囲と、そのとき選択するVCOの対応関係を決めている。図3(A)に示す例では、VCOの発振周波数帯域が各VCOで一部重複しているので、重複している周波数範囲などを考慮して分周データNの範囲を決めている。
以下、図2のVCO選択回路15の動作を、図3(A)、(B)を参照して説明する。プログラマブル分周器14に設定される分周データNが、N≦N0の条件(図3(B)に示す条件、以下同様)を満たすときには、比較器33は、発振周波数帯域の最も低いVCO0(図3(A)参照、以下同様)を選択するVCO選択信号を出力する。
分周データNが、N0<N≦N1の条件を満たすときには、比較器33は、発振周波数帯域が2番目に低いVCO1を選択するVCO選択信号を出力する。分周データNが、N1<N≦N2の条件を満たすときには、比較器33は、発振周波数帯域が3番目に低いVCO2を選択するVCO選択信号を出力する。
分周データNの値が、Nn-2<N≦Nn-1の条件を満たすときには、比較器33は、発振周波数帯域が2番目に高いVCOn-1を選択するVCOを選択信号を出力する。さらに、分周データNが、Nn-1<Nの条件を満たすときには、比較器33は、発振周波数帯域が最も高いVCOnを選択するVCOを選択信号を出力する。
次に、判定回路32の動作を説明する。判定回路32は、周波数制御電圧のデジタル値と基準値A、Bを比較する。例えば、VCO1が選択されているときに、周波数制御電圧のデジタル値が、下限値である基準値B以上で、かつ上限値である基準値A以下であると判定したときには、判定回路32は、そのとき選択されているVCO1の選択を維持する。
また、周波数制御電圧のデジタル値が、基準値Aより大きいと判定したときには、判定回路32は、発振周波数帯域が現在選択されているVCO1より1つ上のVCO2を選択するVCO選択信号を出力する。
周波数制御電圧のデジタル値が、基準値Bより小さいと判定したときには、判定回路32は、発振周波数帯域が現在選択されているVCO1より1つ下のVCO0を選択するVCO選択信号を出力する。
この第1の実施の形態では、発振周波数帯域の低いVCO1を指定するデータとして、例えば、N0<N≦N1の値が設定されており、周波数制御電圧のデジタル値が基準値B以上、基準値A以下の範囲にあるときには、判定回路32は、「現在選択されているVCOの値」を維持する。また、周波数制御電圧のデジタル値が、基準値Aより大きいと判定したときには、「現在選択されているVCOの値+1」をVCO選択信号として出力する。周波数制御電圧のデジタル値が、基準値Bより小さいと判定したときには、「現在選択されているVCOの値−1」をVCO選択信号として出力する。判定回路32は、例えば、デコーダと比較器等で構成することができる。
VCO選択信号として、「現在選択されているVCOの値+1」が出力されると、現在選択されているVCOが発振動作を停止し、発振周波数帯域が1つ上のVCOが発振動作を開始する。VCOを切り替える回路は、例えば、スイッチ回路等により実現できる。図1において、各VCO22a〜22nに入力するVCO選択信号は、VCO選択信号により制御されるスイッチ回路の機能を模式的に示したものである。
セレクタ34は、制御部12から指示されたとき、または分周データが変更されたとき、比較器33から出力されるVCO選択信号を最初に選択してVCO22a〜22nとVCO出力回路16に出力して、特定のVCOを動作させる。そして、それ以降は、判定回路32から出力されるVCO選択信号(例えば、選択されているVCOの値に「1」を加算した値、または「1」を減算した値)を出力する。
これにより、分周データに対応する発振周波数帯域を有するVCOを選択する信号が出力され、さらに、周波数制御電圧が基準値Bより小さいまたは基準値Aより大きい場合には、発振周波数帯域が1つ上のVCO、または1つ下のVCOが選択される。
次に、図1のPLL回路11の動作を、図4の動作フローチャートを参照して説明する。
プログラマブル分周器14に受信する周波数に対応する分周データをセットする(図4、S11)。次に、VCO選択回路15は、プログラマブル分周器14に設定する分周データに対応するVCOを選択するVCO選択信号を出力する(S12)。
プログラマブル分周器14に受信する周波数に対応する分周データをセットする(図4、S11)。次に、VCO選択回路15は、プログラマブル分周器14に設定する分周データに対応するVCOを選択するVCO選択信号を出力する(S12)。
周波数制御電圧が安定するまで一定時間待つ(S13)。一定時間経過したなら、周波数制御電圧のデジタル値が、基準値B以上で、かつ基準値A以下か否か、基準値Aより大きいか、あるいは基準値B未満か否かを判定する(S14)。
周波数制御電圧のデジタル値が、基準値B≦周波数制御電圧のデジタル値≦基準値Aの条件を満たすときには、ステップS15に進み、VCO選択回路15は、現在選択しているVCOを選択する。
ステップS14において、周波数制御電圧のデジタル値が、基準値Aより大きいと判定されたときには、ステップS16に進み、現在のVCOの発振周波数帯域より1つ上の発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。その後、ステップS13に戻る。
ステップS14において、周波数制御電圧のデジタル値が、基準値B未満と判定されたときには、ステップS17に進み、現在のVCOの発振周波数帯域より1つ下の発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。その後、ステップS13に戻る。
上記のステップS12〜S17は、VCO選択回路15の動作を示すものである。
上述した第1の実施の形態によれば、受信を希望する放送局に対応する分周データに基づいて、複数のVCOの中から発振周波数帯域が好適なVCOを選択するVCO選択信号を出力することができる。
上述した第1の実施の形態によれば、受信を希望する放送局に対応する分周データに基づいて、複数のVCOの中から発振周波数帯域が好適なVCOを選択するVCO選択信号を出力することができる。
さらに、VCOの発振周波数を制御する周波数制御電圧のデジタル値が、一定範囲にあるときには、現在選択されているVCOの選択を維持し、そのデジタル値が上限の基準値Aより大きいときには、発振周波数帯域が1つ上のVCOに切り替えるVCO選択信号を出力する。また、周波数制御電圧のデジタル値が、下限の基準値B未満のときには、発振周波数帯域が1つ下のVCOに切り替えるVCO選択信号を出力する。
このように構成することで、受信しようとする放送局の周波数に近い発振周波数のVCOを選択することができるので、PLL回路のロックアップ時間を短縮できる。
また、環境温度、その他の条件が変化して周波数制御電圧が変動した場合に、変動後の条件に適した発振周波数帯域を持つVCOに切り替えることができる。
また、環境温度、その他の条件が変化して周波数制御電圧が変動した場合に、変動後の条件に適した発振周波数帯域を持つVCOに切り替えることができる。
図5は、第2の実施の形態のPLL回路41の構成を示すブロック図である。この第2の実施の形態は、制御部12から基準クロック分周器18の分周比とプログラマブル分周器14の分周比を変更できる場合に、プログラマブル分周器14の分周比を決める分周データと、PLLの比較周波数を決めるデータに基づいて好適な発振周波数帯域のVCOを選択できるようにするものである。例えば、基準クロック分周器18の分周比を変更してPLLの比較周波数のクロック信号が複数可変できる場合である。以下、図1と同じ回路ブロックには同じ符号を付けてそれらの説明は省略する。
図5において、制御部12からインターフェイス回路13を介して与えられる分周データは、プログラマブル分周器14とVCO選択回路42に出力される。同様に、制御部12から与えられるPLLの比較周波数のデータが、基準クロック分周器18とVCO選択回路42に出力される。基準クロック分周器18は、インターフェイス回路13から出力されるPLLの比較周波数のデータにより決まる分周比で基準クロック信号(基準クロック発生器19から出力される信号)を分周し、分周したクロック信号を位相比較器17に出力する。
図6は、VCO選択回路42の構成の一例を示す図である。以下、図2と同じ回路ブロックには同じ符号を付けてそれらの説明は省略する。
VCO選択回路42は、判定タイミング生成回路31と、判定回路32と、掛算器43と、比較器44とセレクタ34からなる。
VCO選択回路42は、判定タイミング生成回路31と、判定回路32と、掛算器43と、比較器44とセレクタ34からなる。
掛算器43は、外部の制御部12から与えられる分周データNと、基準クロック分周器18の分周比を決めるPLLの比較周波数のデータαに「1」を加算した値の掛け算を行い、演算結果を比較器44に出力する。なお、掛算器43において、α+1を乗算しているのは、本実施の形態でαの最小値を「0」に設定しているためである。PLLの比較周波数のデータαは任意の値が設定可能であり、掛算器43で乗算する値は、設定したαの値に応じて決めれば良い。
比較器44は、掛算器43の演算結果に基づいて、好適な発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。
セレクタ34は、制御部12から指示されたとき、または分周データが変更されたとき、比較器44から出力されるVCO選択信号を最初に選択し、それ以降は、判定回路32から出力されるVCO選択信号を選択して出力する。
セレクタ34は、制御部12から指示されたとき、または分周データが変更されたとき、比較器44から出力されるVCO選択信号を最初に選択し、それ以降は、判定回路32から出力されるVCO選択信号を選択して出力する。
このセレクタ34から出力されるVCO選択信号により複数のVCO22a〜22nの内の1つのVCOが選択されて発振動作を行う。また、VCO選択信号は、VCO出力回路16に選択信号として与えられており、VCO出力回路16は、VCO選択信号により指定されるVCOの出力を選択してプログラマブル分周器14及び図示しない他の回路に出力する。
図7(A)の左側の図は、各VCOの発振周波数と周波数制御電圧の関係を示す図であり、右側の図は、PLLの比較周波数を決めるデータαがα=0のときのプログラマブル分周器14のデータNと周波数制御電圧の関係を示す図である。各VCOの発振周波数帯域と基準値A、Bの関係は、図3(A)と同じである。
PLLの比較周波数が複数選択できる場合には、プログラマブル分周器14のデータNとPLLの比較周波数から、VCOの発振周波数fvcoは、以下の式で表せる。
fvco=fref×N
この第2の実施の形態においては、PLLの比較周波数のデータαは、「0」、「1」、「2」、「3」の内の1つの値が設定可能である。データαとPLLの比較周波数frefの関係は、α=0のとき、比較周波数fref=1×fref'、α=1のとき、fref=2×fref'、α=2のとき、fref=3×fref'、α=3のとき、fref=4×fref'、の関係がある。fref’はα=0のときの比較周波数である。このとき、VCOの発振周波数fvcoは、以下の式で表せる。
fvco=fref×N
この第2の実施の形態においては、PLLの比較周波数のデータαは、「0」、「1」、「2」、「3」の内の1つの値が設定可能である。データαとPLLの比較周波数frefの関係は、α=0のとき、比較周波数fref=1×fref'、α=1のとき、fref=2×fref'、α=2のとき、fref=3×fref'、α=3のとき、fref=4×fref'、の関係がある。fref’はα=0のときの比較周波数である。このとき、VCOの発振周波数fvcoは、以下の式で表せる。
fvco=(α+1)×fref'×N
図7(A)の右側の図の縦軸は、PLLの比較周波数を決めるデータαが、α=0のときに、各VCOの周波数制御電圧が上限値である基準値Aとほぼ等しくなるときの分周データNの値N0、N1・・・を示している。なお、PLLの比較周波数のデータαは任意の値が設定可能であるが、プリセット時に特定の値が設定され、以後のその値が保持される。
図7(A)の右側の図の縦軸は、PLLの比較周波数を決めるデータαが、α=0のときに、各VCOの周波数制御電圧が上限値である基準値Aとほぼ等しくなるときの分周データNの値N0、N1・・・を示している。なお、PLLの比較周波数のデータαは任意の値が設定可能であるが、プリセット時に特定の値が設定され、以後のその値が保持される。
例えば、発振周波数帯域が最も低いVCO0の周波数制御電圧が、上限値である基準値Aとほぼ等しくなるときの分周データNの値が「N0」、発振周波数帯域が2番目に低いVCO1の周波数制御電圧が基準値Aとほぼ等しくなるときの分周データNの値が「N1」・・・発振周波数帯域が2番目に高いVCOn-1の周波数制御電圧が基準値Aとほぼ等しくなるときの分周データNの値が「Nn-1」である。
上記の周波数制御電圧が基準値Aとほぼ等しくなるときの分周データNの値を用いて、図7(B)に示すプログラマブル分周器14の分周データNの範囲とVCOの対応関係を決めることができる。
プログラマブル分周器14に設定される分周データNに「α+1」を乗算した値が、N×(α+1)≦N0の条件(図7(B))に示す条件、以下同様)を満たすときには、比較器44は、発振周波数帯域の最も低いVCO0(図7(A)参照、以下同様)を選択するVCO選択信号を出力する。
分周データNに「α+1」を乗算した値が、N0<N×(α+1)≦N1の条件を満たすときには、比較器44は、発振周波数帯域が2番目に低いVCO1を選択するVCO選択信号を出力する。
分周データNに「α+1」を乗算した値が、N1<N×(α+1)≦N2の条件を満たすときには、比較器44は、発振周波数帯域が3番目に低いVCO2を選択するVCO選択信号を出力する。
分周データNに「α+1」を乗算した値が、(Nn-2)<N×(α+1)≦(Nn-1)の条件を満たすときには、比較器44は、発振周波数帯域が2番目に高いVCOn-1を選択するVCO選択信号を出力する。さらに、分周データNに「α+1」を乗算した値が、(Nn-1)<N×(α+1)の条件を満たすときには、比較器44は、発振周波数帯域が最も高いVCOnを選択するVCO選択信号を出力する。
なお、上記の例は、PLLの比較周波数を決めるデータの最小値を「0」に設定した場合の例であり、αの値は任意の値に設定可能である。例えば、αの最小値を「1」に設定した場合には、N×αが上記の条件を満たすか否かを判定すれば良い。
次に、図5のPLL回路41の動作を、図8の動作フローチャートを参照して説明する。
プログラマブル分周器14に受信する放送局に対応する分周データをセットする(図8、S21)。次に、VCO選択回路42は、プログラマブル分周器14のデータとPLLの比較周波数のデータに基づいてVCO選択信号を出力する(S22)。
プログラマブル分周器14に受信する放送局に対応する分周データをセットする(図8、S21)。次に、VCO選択回路42は、プログラマブル分周器14のデータとPLLの比較周波数のデータに基づいてVCO選択信号を出力する(S22)。
周波数制御電圧が安定するまで一定時間待つ(S23)。一定時間経過したなら、周波数制御電圧のデジタル値が、基準値B以上で、かつ基準値A以下か、基準値Aより大きいか、あるいは基準値B未満か否かを判定する(S24)。
周波数制御電圧のデジタル値が、基準値B≦周波数制御電圧のデジタル値≦基準値Aの条件を満たすときには、ステップS25に進み、VCO選択回路42は、現在選択しているVCOを選択する。
ステップS24において、周波数制御電圧のデジタル値が、基準値Aより大きいと判定されたときには、ステップS26に進み、現在のVCOの発振周波数帯域より1つ上の発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。その後、ステップ23に戻る。
ステップS24において、周波数制御電圧のデジタル値が、基準値B未満と判定されたときには、ステップS27に進み、現在のVCOの発振周波数帯域より1つ下の発振周波数帯域を有するVCOを選択するVCO選択信号を出力する。その後ステップ23に戻る。
上記のステップS22〜S27は、VCO選択回路42の動作を示すものである。
上述した第2の実施の形態によれば、基準クロック分周器18の分周比を可変可能な場合に、受信を希望する放送局により定まる分周データと、PLLの比較周波数のデータに基づいて、複数のVCOの中から発振周波数帯域が好適なVCOを選択することができる。
上述した第2の実施の形態によれば、基準クロック分周器18の分周比を可変可能な場合に、受信を希望する放送局により定まる分周データと、PLLの比較周波数のデータに基づいて、複数のVCOの中から発振周波数帯域が好適なVCOを選択することができる。
さらに、VCOの発振周波数を制御する周波数制御電圧のデジタル値が、一定範囲にあるときには、現在選択されているVCOの選択を維持し、周波数制御電圧のデジタル値が上限の基準値Aより大きいときには、発振周波数帯域が1つ上のVCOに切り替え、周波数制御電圧のデジタル値が、下限の基準値B未満のときには、発振周波数帯域が1つ下のVCOに切り替える。
このように構成することで、受信しようとする放送局の周波数に近い発振周波数のVCOを選択することができるので、PLL回路のロックアップ時間を短縮できる。
また環境温度、その他の条件が変化して周波数制御電圧が変動した場合でも、変動後の条件に適した発振周波数帯域を持つVCOに切り替えることができる。
また環境温度、その他の条件が変化して周波数制御電圧が変動した場合でも、変動後の条件に適した発振周波数帯域を持つVCOに切り替えることができる。
本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
(1)実施の形態は、判定回路32と比較器33(または比較器44)の出力の一方をセレクタ34で選択するようにしたが、判定回路32と比較器33(または比較器44)を1つの回路で構成し、分周データに基づくVCO選択信号の生成と、基準値A、Bとの比較を1つの回路で行うようにしても良い。
(1)実施の形態は、判定回路32と比較器33(または比較器44)の出力の一方をセレクタ34で選択するようにしたが、判定回路32と比較器33(または比較器44)を1つの回路で構成し、分周データに基づくVCO選択信号の生成と、基準値A、Bとの比較を1つの回路で行うようにしても良い。
また、判定回路32と比較器33(判定回路32と比較器44)とセレクタ34を1つの回路にまとめても良い。
(2)実施の形態では、判定タイミング生成回路31から出力される信号に従って、判定回路32が判定動作を行うようにしたが、判定タイミング生成回路31を用いずに、判定回路32が、一定時間毎に判定動作を行うようにしても良い。
(2)実施の形態では、判定タイミング生成回路31から出力される信号に従って、判定回路32が判定動作を行うようにしたが、判定タイミング生成回路31を用いずに、判定回路32が、一定時間毎に判定動作を行うようにしても良い。
11、41 PLL回路
12 制御部
14 プログラマブル分周器
15、42 VCO選択回路
18 基準クロック分周器
22a〜22n VCO
12 制御部
14 プログラマブル分周器
15、42 VCO選択回路
18 基準クロック分周器
22a〜22n VCO
Claims (6)
- 発振周波数帯域の異なる複数のVCOと、
プログラマブル分周器の分周比を決める分周データに基づいて前記複数のVCOの内の1つを選択するVCO選択回路と、を備えるPLL回路。 - 発振周波数帯域の異なる複数のVCOと、
プログラマブル分周器の分周比を決める分周データと比較周波数を決めるデータに基づいて、前記複数のVCOの内の1つを選択するVCO選択回路とを備えるPLL回路。 - VCOの発振周波数を制御するための制御電圧と第1の基準値及び第2の基準値を比較し、前記制御電圧が前記第1の基準値以上で、かつ前記第2の基準値以下と判定したときには、現在選択されているVCOを選択し、前記制御電圧が前記第2の基準値より大きいと判定したときには、現在選択されているVCOより発振周波数帯域が一段高いVCOを選択する信号を出力し、前記制御電圧が前記第1の基準値未満であると判定したときには、現在選択されているVCOより発振周波数帯域が一段低いVCOを選択する信号を出力する判定回路を有する請求項1または2記載のPLL回路。
- VCOの発振周波数を制御するための制御電圧と第1の基準値及び第2の基準値を比較し、前記制御電圧が前記第1の基準値以上で、かつ前記第2の基準値以下と判定したときには、現在選択されているVCOを選択し、前記制御電圧が前記第2の基準値より大きいと判定したときには、現在選択されているVCOより発振周波数帯域が一段高いVCOを選択する信号を出力し、前記制御電圧が前記第1の基準値未満であると判定したときには、現在選択されているVCOより発振周波数帯域が一段低いVCOを選択する信号を出力する判定回路と、
発振周波数を制御する制御部から指示されたとき、または分周データの更新タイミングで、前記VCO選択回路を最初に選択し、それ以降前記判定回路を選択するセレクタとを備える請求項1または2記載のPLL回路。 - 前記制御電圧をデジタル値に変換するA/D変換回路を有し、
前記判定回路は、前記A/D変換回路で変換された前記制御電圧のデジタル値が、第1の基準値以上か否か、第2の基準値以下か否かを判定する請求項1,2、3または4記載のPLL回路。 - 前記判定回路が判定動作を行うタイミングを決める判定タイミング信号を前記判定回路に供給する判定タイミング生成回路を有する請求項1、2、3、4または5記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006852A JP2009171212A (ja) | 2008-01-16 | 2008-01-16 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006852A JP2009171212A (ja) | 2008-01-16 | 2008-01-16 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009171212A true JP2009171212A (ja) | 2009-07-30 |
Family
ID=40971908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008006852A Pending JP2009171212A (ja) | 2008-01-16 | 2008-01-16 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009171212A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162730A (ja) * | 1995-11-29 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Pll回路 |
JP2002164786A (ja) * | 2000-09-29 | 2002-06-07 | Koninkl Philips Electronics Nv | 端数かつ高速応答周波数シンセサイザおよび対応する周波数合成方法 |
JP2003110425A (ja) * | 2001-09-27 | 2003-04-11 | Sharp Corp | 集積回路および受信装置 |
JP2003152535A (ja) * | 2001-11-16 | 2003-05-23 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
JP2004032044A (ja) * | 2002-06-21 | 2004-01-29 | Matsushita Electric Ind Co Ltd | Pll回路 |
JP2005210604A (ja) * | 2004-01-26 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
JP2006042071A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Pll回路 |
-
2008
- 2008-01-16 JP JP2008006852A patent/JP2009171212A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162730A (ja) * | 1995-11-29 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Pll回路 |
JP2002164786A (ja) * | 2000-09-29 | 2002-06-07 | Koninkl Philips Electronics Nv | 端数かつ高速応答周波数シンセサイザおよび対応する周波数合成方法 |
JP2003110425A (ja) * | 2001-09-27 | 2003-04-11 | Sharp Corp | 集積回路および受信装置 |
JP2003152535A (ja) * | 2001-11-16 | 2003-05-23 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
JP2004032044A (ja) * | 2002-06-21 | 2004-01-29 | Matsushita Electric Ind Co Ltd | Pll回路 |
JP2005210604A (ja) * | 2004-01-26 | 2005-08-04 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
JP2006042071A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Pll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305115B2 (en) | Elimination of fractional N boundary spurs in a signal synthesizer | |
US7511579B2 (en) | Phase lock loop and operating method thereof | |
US9048848B2 (en) | PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation | |
US7834705B2 (en) | Frequency synthesizer having multi-band voltage controlled oscillator | |
KR101622927B1 (ko) | 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
KR20130049761A (ko) | 셀룰러 시분할 듀플렉스(tdd) 통신 시스템들을 위한 고속 위상 고정 루프(pll) 안정화를 위한 장치 및 방법 | |
US6104252A (en) | Circuit for automatic frequency control using a reciprocal direct digital synthesis | |
KR20020020187A (ko) | 자동 캘리브레이션 시스템 및 방법 | |
JPH11225072A (ja) | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルnシンセサイザ | |
JP2010118803A (ja) | Pll回路 | |
KR100806506B1 (ko) | 위상 동기 루프 및 무선 전기 신호 수신 장치 | |
JP2001016103A (ja) | Pllシンセサイザ | |
JP2009171212A (ja) | Pll回路 | |
JP4288425B2 (ja) | Pll回路 | |
US20110260760A1 (en) | Voltage control oscillator and control method thereof | |
JP2006180349A (ja) | 位相同期ループ回路および半導体集積回路 | |
US8502574B2 (en) | Device and method for generating a signal of parametrizable frequency | |
JP2006042071A (ja) | Pll回路 | |
JP2009232072A (ja) | Pll回路 | |
KR20010089198A (ko) | 주파수 변환기, 위상 동기 루프 및 무선 전기 신호 수신용장치 | |
KR101543379B1 (ko) | 다중 위상 동기 루프 회로 구조의 주파수 합성 장치용 스케쥴러 | |
JP2005057458A (ja) | Pll回路 | |
JP2009164939A (ja) | Pll回路 | |
JP2010233060A (ja) | Pll回路 | |
JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |