JP2003152535A - 通信用半導体集積回路および無線通信システム - Google Patents
通信用半導体集積回路および無線通信システムInfo
- Publication number
- JP2003152535A JP2003152535A JP2002011050A JP2002011050A JP2003152535A JP 2003152535 A JP2003152535 A JP 2003152535A JP 2002011050 A JP2002011050 A JP 2002011050A JP 2002011050 A JP2002011050 A JP 2002011050A JP 2003152535 A JP2003152535 A JP 2003152535A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- oscillation
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 230000010355 oscillation Effects 0.000 claims abstract description 112
- 238000005259 measurement Methods 0.000 claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims 2
- 230000004044 response Effects 0.000 claims 2
- 230000002194 synthesizing effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 101150042515 DA26 gene Proteins 0.000 description 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 複数のバンドに対応するためにＶＣＯの発振
周波数範囲を広くしてもＶＣＯの制御感度が高くならず
外来ノイズや電源電圧変動による影響を受けにくいＰＬ
を提供する。 【解決手段】 ＰＬＬ回路を構成するＶＣＯ１０を複数
のバンドで動作可能に構成し、発振回路の制御電圧を所
定の値に固定した状態で各バンドでの発振回路の発振周
波数を測定して記憶回路１８に記憶しておいて、ＰＬＬ
動作時に与えられるバンド指定用の設定値と上記記憶し
ておいた周波数の測定値とを比較して、その比較結果か
ら実際に発振回路において使用するバンドを決定するよ
うに構成した。
周波数範囲を広くしてもＶＣＯの制御感度が高くならず
外来ノイズや電源電圧変動による影響を受けにくいＰＬ
を提供する。 【解決手段】 ＰＬＬ回路を構成するＶＣＯ１０を複数
のバンドで動作可能に構成し、発振回路の制御電圧を所
定の値に固定した状態で各バンドでの発振回路の発振周
波数を測定して記憶回路１８に記憶しておいて、ＰＬＬ
動作時に与えられるバンド指定用の設定値と上記記憶し
ておいた周波数の測定値とを比較して、その比較結果か
ら実際に発振回路において使用するバンドを決定するよ
うに構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、ＶＣＯ（電圧制御
発振器）を備え発振周波数が切替え可能なＰＬＬ（フェ
ーズ・ロックド・ループ）回路に適用して有効な技術に
関し、例えば複数バンドの信号を送受信可能な携帯電話
機などの移動体通信装置において受信信号や送信信号と
合成される所定の周波数の発振信号を発生するＰＬＬ回
路およびそれを備えた高周波用半導体集積回路および無
線通信システムに利用して有効な技術に関する。
発振器）を備え発振周波数が切替え可能なＰＬＬ（フェ
ーズ・ロックド・ループ）回路に適用して有効な技術に
関し、例えば複数バンドの信号を送受信可能な携帯電話
機などの移動体通信装置において受信信号や送信信号と
合成される所定の周波数の発振信号を発生するＰＬＬ回
路およびそれを備えた高周波用半導体集積回路および無
線通信システムに利用して有効な技術に関する。
【０００２】
【従来の技術】携帯電話機のような無線通信システムに
おいては、受信信号や送信信号と合成される所定の周波
数の発振信号を発生する局部発振器としてＰＬＬ回路が
用いられている。従来、携帯電話機においては、例えば
８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for
Mobile Communication）と１７１０〜１７８５ＭＨｚ帯
のＤＣＳ（Digital Cellular System）のような２つの
周波数帯の信号を扱えるデュアルバンド方式の携帯電話
機がある。また、かかるデュアルバンド方式の携帯電話
機においては、ＰＬＬ回路の周波数を切り替えることに
より一つのＰＬＬ回路で２つのバンドに対応することが
できるようにしたものがある。
おいては、受信信号や送信信号と合成される所定の周波
数の発振信号を発生する局部発振器としてＰＬＬ回路が
用いられている。従来、携帯電話機においては、例えば
８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for
Mobile Communication）と１７１０〜１７８５ＭＨｚ帯
のＤＣＳ（Digital Cellular System）のような２つの
周波数帯の信号を扱えるデュアルバンド方式の携帯電話
機がある。また、かかるデュアルバンド方式の携帯電話
機においては、ＰＬＬ回路の周波数を切り替えることに
より一つのＰＬＬ回路で２つのバンドに対応することが
できるようにしたものがある。
【０００３】
【発明が解決しようとする課題】ところが、近年におい
ては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５
ＭＨｚ帯のＰＣＳ（Personal Communication System）
の信号を扱えるトリプルバンド方式の携帯電話機に対す
る要求がある。また、携帯電話機は今後さらに多くのバ
ンドに対応できるものが要求されることが考えられる。
このような複数のバンドに対応できる携帯電話機に使用
される送信信号の変調や受信信号の復調を行なう高周波
用半導体集積回路（以下、高周波ＬＳＩと称する）に
は、部品点数の低減という観点からダイレクトコンバー
ジョン方式が有効である。しかしながら、ダイレクトコ
ンバージョン方式は、複数のバンドに対応することが比
較的容易ではあるが、ＶＣＯの発振可能な周波数範囲を
広くなる。ここで、一つのＶＣＯで全ての周波数に対応
しようとすると、ＶＣＯの制御電圧の感度が高くなり外
来ノイズや電源電圧変動に弱くなるという不具合があ
る。
ては、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５
ＭＨｚ帯のＰＣＳ（Personal Communication System）
の信号を扱えるトリプルバンド方式の携帯電話機に対す
る要求がある。また、携帯電話機は今後さらに多くのバ
ンドに対応できるものが要求されることが考えられる。
このような複数のバンドに対応できる携帯電話機に使用
される送信信号の変調や受信信号の復調を行なう高周波
用半導体集積回路（以下、高周波ＬＳＩと称する）に
は、部品点数の低減という観点からダイレクトコンバー
ジョン方式が有効である。しかしながら、ダイレクトコ
ンバージョン方式は、複数のバンドに対応することが比
較的容易ではあるが、ＶＣＯの発振可能な周波数範囲を
広くなる。ここで、一つのＶＣＯで全ての周波数に対応
しようとすると、ＶＣＯの制御電圧の感度が高くなり外
来ノイズや電源電圧変動に弱くなるという不具合があ
る。
【０００４】一方、部品点数の低減には、従来一般に高
周波ＬＳＩとは別個のモジュールとして提供されていた
ＶＣＯを、高周波ＬＳＩと同一の半導体チップ上に形成
することが有効である。しかしながら、オンチップＶＣ
Ｏとした場合には、製造上の理由から発振周波数の絶対
値のばらつきが大きくなるので、製造後に発振周波数を
調整する機能が不可欠となる。そして、このばらつきの
調整を従来の半導体集積回路に用いられている一般的な
マスクオプションやボンディングワイヤオプションによ
るトリミングで行なおうとすると、コストアップが避け
られなくなる。
周波ＬＳＩとは別個のモジュールとして提供されていた
ＶＣＯを、高周波ＬＳＩと同一の半導体チップ上に形成
することが有効である。しかしながら、オンチップＶＣ
Ｏとした場合には、製造上の理由から発振周波数の絶対
値のばらつきが大きくなるので、製造後に発振周波数を
調整する機能が不可欠となる。そして、このばらつきの
調整を従来の半導体集積回路に用いられている一般的な
マスクオプションやボンディングワイヤオプションによ
るトリミングで行なおうとすると、コストアップが避け
られなくなる。
【０００５】この発明の目的は、複数のバンドに対応す
るためＶＣＯの発振可能な周波数範囲を広くしても、Ｖ
ＣＯの制御電圧の感度が高くならず外来ノイズや電源電
圧変動による影響を受けにくいＰＬＬ回路を備えた通信
用半導体集積回路（高周波ＬＳＩ）を提供することにあ
る。 この発明の他の目的は、ＶＣＯの発振周波数のば
らつきを内部回路で自動的に補正することができる通信
用半導体集積回路を提供することにある。この発明のさ
らに他の目的は、複数の周波数帯の信号による通信が可
能であり、しかもＶＣＯを同一の半導体チップ上に形成
することができ、これによって部品点数を削減すること
ができる通信用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
るためＶＣＯの発振可能な周波数範囲を広くしても、Ｖ
ＣＯの制御電圧の感度が高くならず外来ノイズや電源電
圧変動による影響を受けにくいＰＬＬ回路を備えた通信
用半導体集積回路（高周波ＬＳＩ）を提供することにあ
る。 この発明の他の目的は、ＶＣＯの発振周波数のば
らつきを内部回路で自動的に補正することができる通信
用半導体集積回路を提供することにある。この発明のさ
らに他の目的は、複数の周波数帯の信号による通信が可
能であり、しかもＶＣＯを同一の半導体チップ上に形成
することができ、これによって部品点数を削減すること
ができる通信用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、ＰＬＬ回路を構成する発振回路
を複数のバンドで動作可能に構成し、発振回路の制御電
圧を所定の値に固定した状態で各バンドでの発振回路の
発振周波数を測定して記憶回路に記憶しておいて、ＰＬ
Ｌ動作時に与えられるバンド指定用の設定値と上記記憶
しておいた周波数の測定値とを比較して、その比較結果
から実際に発振回路において使用するバンドを決定する
ように構成したものである。ここで、望ましくは、上記
発振周波数の測定時間に基準発振信号の周期を用いる。
また、さらに望ましくは、上記発振周波数の測定に、Ｐ
ＬＬ回路にもともと備わっている分周回路として動作す
るカウンタを共用する。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、ＰＬＬ回路を構成する発振回路
を複数のバンドで動作可能に構成し、発振回路の制御電
圧を所定の値に固定した状態で各バンドでの発振回路の
発振周波数を測定して記憶回路に記憶しておいて、ＰＬ
Ｌ動作時に与えられるバンド指定用の設定値と上記記憶
しておいた周波数の測定値とを比較して、その比較結果
から実際に発振回路において使用するバンドを決定する
ように構成したものである。ここで、望ましくは、上記
発振周波数の測定時間に基準発振信号の周期を用いる。
また、さらに望ましくは、上記発振周波数の測定に、Ｐ
ＬＬ回路にもともと備わっている分周回路として動作す
るカウンタを共用する。
【０００７】上記した手段によれば、発振回路の感度す
なわち周波数変化量と制御電圧変化量との比（Δｆ／Δ
Ｖｃ）を緩やかにすることができるため、ノイズに強い
ＰＬＬ回路が得られるとともに、予め指定バンド値と発
振回路のバンドとを１対１で対応させておく必要がな
く、測定によって分かった実際の特性に基づいて各指定
バンド値に対応しているものを選択すればよく、これに
よって発振回路の周波数の合わせ込みが不要となる。
なわち周波数変化量と制御電圧変化量との比（Δｆ／Δ
Ｖｃ）を緩やかにすることができるため、ノイズに強い
ＰＬＬ回路が得られるとともに、予め指定バンド値と発
振回路のバンドとを１対１で対応させておく必要がな
く、測定によって分かった実際の特性に基づいて各指定
バンド値に対応しているものを選択すればよく、これに
よって発振回路の周波数の合わせ込みが不要となる。
【０００８】
【発明の実施の形態】次に、本発明の実施例について図
面を用いて説明する。図１には、本発明を適用した自動
的に周波数帯を選択可能なＰＬＬ回路の第１の実施例が
示されている。図において、１０はＶＣＯ（電圧制御発
振器）、１１は水晶発振子を使用した精度の高い周波数
で発振する基準発振回路（ＴＣＸＯ）、１２はＶＣＯ１
０の発振信号φvcoを１／Ｎに分周する可変分周回路、
１３は基準発振回路１１の基準発振信号φrefを１／Ｒ
に分周する固定分周回路、１４は分周回路１２と１３で
分周された信号の位相を比較し位相差に応じた電圧Ｕ
Ｐ，ＤＯＷＮを出力する位相比較器、１５はチャージポ
ンプ、１６はループフィルタであり、チャージポンプ１
５によってループフィルタ１６の容量素子がチャージア
ップされて上記ＶＣＯ（電圧制御発振器）１０の制御電
圧Ｖｃとして出力され、ＰＬＬループが構成されてい
る。可変分周回路１２は外部から設定される設定値に応
じた任意の分周比ＮでＶＣＯ１０の発振信号を１／Ｎに
分周することが可能であり、この可変分周回路１２で分
周された信号の周波数が基準発振回路１１の基準発振信
号φrefを固定分周回路１３で１／Ｒ分周された信号の
周波数とが一致するようにＶＣＯの発振周波数が制御さ
れる。ここまでの構成は従来の一般的なＰＬＬ回路と同
様な構成である。
面を用いて説明する。図１には、本発明を適用した自動
的に周波数帯を選択可能なＰＬＬ回路の第１の実施例が
示されている。図において、１０はＶＣＯ（電圧制御発
振器）、１１は水晶発振子を使用した精度の高い周波数
で発振する基準発振回路（ＴＣＸＯ）、１２はＶＣＯ１
０の発振信号φvcoを１／Ｎに分周する可変分周回路、
１３は基準発振回路１１の基準発振信号φrefを１／Ｒ
に分周する固定分周回路、１４は分周回路１２と１３で
分周された信号の位相を比較し位相差に応じた電圧Ｕ
Ｐ，ＤＯＷＮを出力する位相比較器、１５はチャージポ
ンプ、１６はループフィルタであり、チャージポンプ１
５によってループフィルタ１６の容量素子がチャージア
ップされて上記ＶＣＯ（電圧制御発振器）１０の制御電
圧Ｖｃとして出力され、ＰＬＬループが構成されてい
る。可変分周回路１２は外部から設定される設定値に応
じた任意の分周比ＮでＶＣＯ１０の発振信号を１／Ｎに
分周することが可能であり、この可変分周回路１２で分
周された信号の周波数が基準発振回路１１の基準発振信
号φrefを固定分周回路１３で１／Ｒ分周された信号の
周波数とが一致するようにＶＣＯの発振周波数が制御さ
れる。ここまでの構成は従来の一般的なＰＬＬ回路と同
様な構成である。
【０００９】この実施例のＰＬＬ回路は、図１に示され
ているように、チャージポンプ１５とループフィルタ１
６との間に、チャージポンプ１５からの電圧Ｖｃの代わ
りに所定の直流電圧ＶDCをループフィルタ１６に供給可
能なスイッチＳＷと、ＶＣＯ１０の発振信号を計数する
周波数カウンタ１７と、該周波数カウンタ１７により計
数された値を記憶するレジスタなどからなる記憶回路１
８と、該記憶回路１８に記憶されている周波数値と外部
から可変分周回路１２に設定される設定値Ｎとを比較し
てＶＣＯ１０のバンド切り替え信号ＢＣを生成する使用
バンド決定回路１９と、スイッチＳＷ、周波数カウンタ
１７、記憶回路１８、使用バンド決定回路１９を制御す
る制御回路（後述の図４のブロック２０や図６のブロッ
ク２９０参照）が設けられている。直流電圧ＶDCは、制
御電圧Ｖｃの有効可変範囲内であればどのような電圧値
であってもよい。一般には、制御電圧Ｖｃの可変範囲の
上限値または下限値が選択される。直流電圧ＶDCは、周
波数測定中、バンドを切り替えても同一の値とされる。
ているように、チャージポンプ１５とループフィルタ１
６との間に、チャージポンプ１５からの電圧Ｖｃの代わ
りに所定の直流電圧ＶDCをループフィルタ１６に供給可
能なスイッチＳＷと、ＶＣＯ１０の発振信号を計数する
周波数カウンタ１７と、該周波数カウンタ１７により計
数された値を記憶するレジスタなどからなる記憶回路１
８と、該記憶回路１８に記憶されている周波数値と外部
から可変分周回路１２に設定される設定値Ｎとを比較し
てＶＣＯ１０のバンド切り替え信号ＢＣを生成する使用
バンド決定回路１９と、スイッチＳＷ、周波数カウンタ
１７、記憶回路１８、使用バンド決定回路１９を制御す
る制御回路（後述の図４のブロック２０や図６のブロッ
ク２９０参照）が設けられている。直流電圧ＶDCは、制
御電圧Ｖｃの有効可変範囲内であればどのような電圧値
であってもよい。一般には、制御電圧Ｖｃの可変範囲の
上限値または下限値が選択される。直流電圧ＶDCは、周
波数測定中、バンドを切り替えても同一の値とされる。
【００１０】ＶＣＯ１０は、例えばＬＣ共振回路を用い
たコルピッツ型発振回路で構成されるとともに、ＬＣ共
振回路を構成する容量素子が各々スイッチ素子を介して
複数個並列に設けられており、そのスイッチ素子を上記
バンド切り替え信号ＢＣで選択的にオンさせることによ
り、接続される容量素子すなわちＬＣ共振回路のＣの値
を切り替えることで発振周波数を段階的に切り替えるこ
とができるように構成されている。一方、ＶＣＯ１０は
可変容量素子としてバリキャップダイオードを有してお
り、上記ループフィルタ１６からの制御電圧Ｖｃによっ
てこのバリキャップダイオードの容量値が変化され、発
振周波数が連続的に変化される。ＶＣＯがカバーすべき
周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリ
キャップダイオードの容量値の変化のみで行なおうとす
ると、図２（Ａ）のように、Ｖｃ−ｆvco特性が急峻に
なり、ＶＣＯの感度すなわち周波数変化量と制御電圧変
化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱
くなる。つまり、制御電圧Ｖｃに僅かなノイズがのった
だけでＶＣＯの発振周波数ｆvco（φvco）が大きく変化
してしまう。
たコルピッツ型発振回路で構成されるとともに、ＬＣ共
振回路を構成する容量素子が各々スイッチ素子を介して
複数個並列に設けられており、そのスイッチ素子を上記
バンド切り替え信号ＢＣで選択的にオンさせることによ
り、接続される容量素子すなわちＬＣ共振回路のＣの値
を切り替えることで発振周波数を段階的に切り替えるこ
とができるように構成されている。一方、ＶＣＯ１０は
可変容量素子としてバリキャップダイオードを有してお
り、上記ループフィルタ１６からの制御電圧Ｖｃによっ
てこのバリキャップダイオードの容量値が変化され、発
振周波数が連続的に変化される。ＶＣＯがカバーすべき
周波数範囲を広くしたい場合、制御電圧Ｖｃによるバリ
キャップダイオードの容量値の変化のみで行なおうとす
ると、図２（Ａ）のように、Ｖｃ−ｆvco特性が急峻に
なり、ＶＣＯの感度すなわち周波数変化量と制御電圧変
化量との比（Δｆ／ΔＶｃ）が大きくなってノイズに弱
くなる。つまり、制御電圧Ｖｃに僅かなノイズがのった
だけでＶＣＯの発振周波数ｆvco（φvco）が大きく変化
してしまう。
【００１１】そこで、この実施例のＶＣＯ１０は、ＬＣ
共振回路を構成する容量素子を複数個並列に設けて、バ
ンド切替え信号ＢＣで使用する容量素子をｎ段階に切り
替えてＣの値を変化させることで、図２（Ｂ）のよう
に、複数のＶｃ−ｆvco特性線に従った発振制御を行な
えるように構成したものである。しかも、この実施例で
は、周波数カウンタ１７と記憶回路１８と使用バンド決
定回路１９とを設けたことにより、従来のＰＬＬ回路で
行なわれている周波数の合わせ込みという調整作業が不
要になっている。すなわち、従来のＰＬＬ回路では、例
えば図２（Ｂ）のような複数のＶｃ−ｆvco特性線を有
するＶＣＯを構成する場合にも、ＶＣＯを動作させて周
波数を測定し各複数のＶｃ−ｆvco特性線が所定の初期
値と所定の傾きとなるように、周波数の合わせ込みを行
なっていた。これに対し、本実施例のＰＬＬ回路は、予
めスイッチＳＷを切り替えて所定の直流電圧ＶDCをＶＣ
Ｏ１０に印加して各バンドでの周波数を測定して記憶回
路１８に記憶しておき、実際の使用に際しては、外部か
ら可変分周回路１２に与えられる指定バンドに応じた設
定値Ｎと記憶回路１８に記憶されている測定値を比較し
て、その指定バンドの周波数範囲をカバーできるもの
を、図２（Ｂ）のような複数のＶｃ−ｆvco特性線の中
から選んでその特性線に従って発振制御動作するよう
に、ＶＣＯの切り替え（容量素子の切り替え）を行なう
ようにする。
共振回路を構成する容量素子を複数個並列に設けて、バ
ンド切替え信号ＢＣで使用する容量素子をｎ段階に切り
替えてＣの値を変化させることで、図２（Ｂ）のよう
に、複数のＶｃ−ｆvco特性線に従った発振制御を行な
えるように構成したものである。しかも、この実施例で
は、周波数カウンタ１７と記憶回路１８と使用バンド決
定回路１９とを設けたことにより、従来のＰＬＬ回路で
行なわれている周波数の合わせ込みという調整作業が不
要になっている。すなわち、従来のＰＬＬ回路では、例
えば図２（Ｂ）のような複数のＶｃ−ｆvco特性線を有
するＶＣＯを構成する場合にも、ＶＣＯを動作させて周
波数を測定し各複数のＶｃ−ｆvco特性線が所定の初期
値と所定の傾きとなるように、周波数の合わせ込みを行
なっていた。これに対し、本実施例のＰＬＬ回路は、予
めスイッチＳＷを切り替えて所定の直流電圧ＶDCをＶＣ
Ｏ１０に印加して各バンドでの周波数を測定して記憶回
路１８に記憶しておき、実際の使用に際しては、外部か
ら可変分周回路１２に与えられる指定バンドに応じた設
定値Ｎと記憶回路１８に記憶されている測定値を比較し
て、その指定バンドの周波数範囲をカバーできるもの
を、図２（Ｂ）のような複数のＶｃ−ｆvco特性線の中
から選んでその特性線に従って発振制御動作するよう
に、ＶＣＯの切り替え（容量素子の切り替え）を行なう
ようにする。
【００１２】このような方式によれば、予めカバーした
い周波数範囲よりもばらつきを考慮した分だけ少し広め
の範囲をカバーするとともに、図２（Ｂ）のようにｎ段
階のＶｃ−ｆvco特性線を隣接するもの同士で少しずつ
（望ましくは半分ずつ）周波数範囲が重なるようにＶＣ
Ｏを設計しておけば、必ず指定されたバンドをカバーで
きる特性線が存在することになる。従って、測定によっ
て分かった実際の特性に基づいて、各指定バンドに対応
しているものを選択すればよく、周波数の合わせ込みが
不要となるとともに、予め使用バンドとＶＣＯの切り替
え状態とを１対１で対応させておく必要がない。
い周波数範囲よりもばらつきを考慮した分だけ少し広め
の範囲をカバーするとともに、図２（Ｂ）のようにｎ段
階のＶｃ−ｆvco特性線を隣接するもの同士で少しずつ
（望ましくは半分ずつ）周波数範囲が重なるようにＶＣ
Ｏを設計しておけば、必ず指定されたバンドをカバーで
きる特性線が存在することになる。従って、測定によっ
て分かった実際の特性に基づいて、各指定バンドに対応
しているものを選択すればよく、周波数の合わせ込みが
不要となるとともに、予め使用バンドとＶＣＯの切り替
え状態とを１対１で対応させておく必要がない。
【００１３】さらに、この実施例においては、ＶＣＯ１
０の発振周波数の測定の際に、基準発振信号φrefを１
／Ｒに分周した信号φref’で周波数カウンタ１７の計
数動作の開始と終了を制御してφref’の１周期だけ周
波数カウンタ１７を計数動作させることにより、面倒な
演算動作を不要にしている。すなわち、本来ＶＣＯ１０
の発振周波数を正確に知るには、ＶＣＯ１０の１秒間の
クロック数をカウンタで計数するか、所定期間計数して
１秒間の周波数に換算する演算が必要であるが、図１の
ＰＬＬ回路のように、ＶＣＯ１０の発振信号φvcoを１
／Ｎに分周する可変分周回路１２がある場合、各バンド
におけるφref’の１周期間の周波数カウンタ１７の計
数値を記憶しておけば、こられの計数値と外部から可変
分周回路１２に供給される設定値Ｎを比較するだけで、
ＶＣＯ１０をどのＶｃ−ｆvco特性線で動作させるべき
か決定することができる。
０の発振周波数の測定の際に、基準発振信号φrefを１
／Ｒに分周した信号φref’で周波数カウンタ１７の計
数動作の開始と終了を制御してφref’の１周期だけ周
波数カウンタ１７を計数動作させることにより、面倒な
演算動作を不要にしている。すなわち、本来ＶＣＯ１０
の発振周波数を正確に知るには、ＶＣＯ１０の１秒間の
クロック数をカウンタで計数するか、所定期間計数して
１秒間の周波数に換算する演算が必要であるが、図１の
ＰＬＬ回路のように、ＶＣＯ１０の発振信号φvcoを１
／Ｎに分周する可変分周回路１２がある場合、各バンド
におけるφref’の１周期間の周波数カウンタ１７の計
数値を記憶しておけば、こられの計数値と外部から可変
分周回路１２に供給される設定値Ｎを比較するだけで、
ＶＣＯ１０をどのＶｃ−ｆvco特性線で動作させるべき
か決定することができる。
【００１４】仮に、ある直流電圧ＶDCであるバンドｉを
選択して発振動作したＶＣＯ１０の発振信号φvcoｉを
φref’の１周期間だけ周波数カウンタ１７で計数した
ときの値がＭｉであるとすると、φref’の周期ＴはＴ
＝１／ｆref’であるので、発振信号φvcoｉの周波数ｆ
vcoｉは、次式（１） ｆvcoｉ＝Ｍｉ／Ｔ＝Ｍｉ・ｆref’ ……式（１） で表わせる。一方、可変分周回路１２にＮが設定されて
ＰＬＬ回路がフィードバック動作したときのＶＣＯ１０
の発振信号φvcoは、次式（２） φvco＝Ｎ・ｆref’ ……式（２） で表わせる。従って、式（１）と式（２）より、Ｎに近
いＭｉとなるバンドｉを選択してやれば、ＶＣＯ１０を
所望の周波数で発振させることができることが分かる。
選択して発振動作したＶＣＯ１０の発振信号φvcoｉを
φref’の１周期間だけ周波数カウンタ１７で計数した
ときの値がＭｉであるとすると、φref’の周期ＴはＴ
＝１／ｆref’であるので、発振信号φvcoｉの周波数ｆ
vcoｉは、次式（１） ｆvcoｉ＝Ｍｉ／Ｔ＝Ｍｉ・ｆref’ ……式（１） で表わせる。一方、可変分周回路１２にＮが設定されて
ＰＬＬ回路がフィードバック動作したときのＶＣＯ１０
の発振信号φvcoは、次式（２） φvco＝Ｎ・ｆref’ ……式（２） で表わせる。従って、式（１）と式（２）より、Ｎに近
いＭｉとなるバンドｉを選択してやれば、ＶＣＯ１０を
所望の周波数で発振させることができることが分かる。
【００１５】これにより、バンド決定回路１９は、外部
から可変分周回路１２に設定される値Ｎと記憶回路１８
に記憶されている計数値Ｍｉとを比較するコンパレータ
とこのコンパレータの判定結果の排他的論理和をとる回
路とから、比較的容易に構成できることが分かる。ここ
で、バンド決定回路１９による決定結果を短時間に得る
には、図３に示すように、ＶＣＯ１０が切り替え可能な
バンド数ｎに応じた数のコンパレータＣＭＰ１〜ＣＭＰ
ｎと、（ｎ−１）個のイクスクルーシブＯＲゲートＥＯ
Ｇ１〜ＥＯＧｎ−１とを設けてやればよい。この回路に
従うと、比較結果がロウレベルからハイレベルになる境
界のイクスクルーシブＯＲゲートの出力のみハイレベル
になるので、このゲートの出力に対応したバンドを選択
してやれば良い。また、時間的に余裕があるならば、コ
ンパレータとその判定結果を保持するラッチ回路とイク
スクルーシブＮＯＲゲートをそれぞれ１つずつ設けて、
それらを時分割で動作させるように構成しても良い。
から可変分周回路１２に設定される値Ｎと記憶回路１８
に記憶されている計数値Ｍｉとを比較するコンパレータ
とこのコンパレータの判定結果の排他的論理和をとる回
路とから、比較的容易に構成できることが分かる。ここ
で、バンド決定回路１９による決定結果を短時間に得る
には、図３に示すように、ＶＣＯ１０が切り替え可能な
バンド数ｎに応じた数のコンパレータＣＭＰ１〜ＣＭＰ
ｎと、（ｎ−１）個のイクスクルーシブＯＲゲートＥＯ
Ｇ１〜ＥＯＧｎ−１とを設けてやればよい。この回路に
従うと、比較結果がロウレベルからハイレベルになる境
界のイクスクルーシブＯＲゲートの出力のみハイレベル
になるので、このゲートの出力に対応したバンドを選択
してやれば良い。また、時間的に余裕があるならば、コ
ンパレータとその判定結果を保持するラッチ回路とイク
スクルーシブＮＯＲゲートをそれぞれ１つずつ設けて、
それらを時分割で動作させるように構成しても良い。
【００１６】次に、本発明を適用したＰＬＬ回路の第２
の実施例を、図４を用いて説明する。なお、図１と同一
もしくは相当する回路ブロックには同一の符号を付して
重複した説明は省略する。この実施例のＰＬＬ回路は、
第１の実施例における可変分周回路１２の代わりに、Ｖ
ＣＯ１０の発振信号を分周するプリスケーラ２１と、プ
リスケーラ２１で分周された信号をさらに分周する第１
カウンタ２２Ｎと第２カウンタ２２Ａとからなるモジュ
ロカウンタ２２を設けるとともに、第１カウンタ２２Ｎ
を第１の実施例における周波数カウンタ１７と兼用させ
るようにしたものである。プリスケーラ２１とモジュロ
カウンタ２２とを組み合わせることにより、分周回路全
体をコンパクトに構成することができる。すなわち、プ
リスケーラ２１は固定カウンタであるためこれをＥＣＬ
回路で構成してスピードアップを図って高い周波数の信
号を計数し、この高速のプリスケーラ２１で分周された
信号をスピードの点でＥＣＬよりも劣るが高集積化が可
能なＣＭＯＳ回路で構成されたモジュロカウンタ２２で
計数することで、所望の性能を有しかつ占有面積の小さ
な分周回路を実現することができる。
の実施例を、図４を用いて説明する。なお、図１と同一
もしくは相当する回路ブロックには同一の符号を付して
重複した説明は省略する。この実施例のＰＬＬ回路は、
第１の実施例における可変分周回路１２の代わりに、Ｖ
ＣＯ１０の発振信号を分周するプリスケーラ２１と、プ
リスケーラ２１で分周された信号をさらに分周する第１
カウンタ２２Ｎと第２カウンタ２２Ａとからなるモジュ
ロカウンタ２２を設けるとともに、第１カウンタ２２Ｎ
を第１の実施例における周波数カウンタ１７と兼用させ
るようにしたものである。プリスケーラ２１とモジュロ
カウンタ２２とを組み合わせることにより、分周回路全
体をコンパクトに構成することができる。すなわち、プ
リスケーラ２１は固定カウンタであるためこれをＥＣＬ
回路で構成してスピードアップを図って高い周波数の信
号を計数し、この高速のプリスケーラ２１で分周された
信号をスピードの点でＥＣＬよりも劣るが高集積化が可
能なＣＭＯＳ回路で構成されたモジュロカウンタ２２で
計数することで、所望の性能を有しかつ占有面積の小さ
な分周回路を実現することができる。
【００１７】プリスケーラ２１とモジュロカウンタ２２
による分周の仕方は既に公知の技術である。プリスケー
ラ２１は、例えば１／６４分周と１／６５分周のよう
に、分周比の異なる２種類の分周が可能に構成されてお
り、第２カウンタ２２Ａのカウント終了信号で切り替え
が行なわれる。第１カウンタ２２Ｎと第２カウンタ２２
Ａはプログラマブルカウンタで、第１カウンタ２２Ｎに
は、所望の周波数（出力として得たいＶＣＯの発振周波
数ｆvco）を基準発振信号φref’の周波数ｆref’とプ
リスケーラ２１の第１の分周比（実施例では６４）とで
割り算したときの整数部が、また第２カウンタ２２Ａに
は、その余り（ＭＯＤ）が設定され、その設定された値
を計数するとカウントを終了し、再度設定値のカウント
を行なう。具体的には、例えば基準発振信号φref’の
周波数ｆref’が４００ｋＨｚで、所望のＶＣＯの発振
周波数ｆvcoが３７８９．６ＭＨｚの場合を考えると、
３７８９．６÷０．４÷６４＝１４８余り２であるの
で、第１カウンタ２２Ｎに設定される値Ｎは「１４８」
で、第２カウンタ２２Ａに設定される値Ａは「２」であ
る。このような値が設定された状態でプリスケーラ２１
とモジュロカウンタ２２が動作すると、プリスケーラ２
１は先ず１／６４分周動作をし、その出力を第２カウン
タ２２Ａが設定値の「２」まで計数すると、第２カウン
タ２２Ａからカウント終了信号ＭＣが出力され、この信
号ＭＣによってプリスケーラ２１の動作が切り替えら
れ、再び第２カウンタ２２Ａが設定値の「２」を計数す
るまでプリスケーラ２１は１／６５分周で動作する。
による分周の仕方は既に公知の技術である。プリスケー
ラ２１は、例えば１／６４分周と１／６５分周のよう
に、分周比の異なる２種類の分周が可能に構成されてお
り、第２カウンタ２２Ａのカウント終了信号で切り替え
が行なわれる。第１カウンタ２２Ｎと第２カウンタ２２
Ａはプログラマブルカウンタで、第１カウンタ２２Ｎに
は、所望の周波数（出力として得たいＶＣＯの発振周波
数ｆvco）を基準発振信号φref’の周波数ｆref’とプ
リスケーラ２１の第１の分周比（実施例では６４）とで
割り算したときの整数部が、また第２カウンタ２２Ａに
は、その余り（ＭＯＤ）が設定され、その設定された値
を計数するとカウントを終了し、再度設定値のカウント
を行なう。具体的には、例えば基準発振信号φref’の
周波数ｆref’が４００ｋＨｚで、所望のＶＣＯの発振
周波数ｆvcoが３７８９．６ＭＨｚの場合を考えると、
３７８９．６÷０．４÷６４＝１４８余り２であるの
で、第１カウンタ２２Ｎに設定される値Ｎは「１４８」
で、第２カウンタ２２Ａに設定される値Ａは「２」であ
る。このような値が設定された状態でプリスケーラ２１
とモジュロカウンタ２２が動作すると、プリスケーラ２
１は先ず１／６４分周動作をし、その出力を第２カウン
タ２２Ａが設定値の「２」まで計数すると、第２カウン
タ２２Ａからカウント終了信号ＭＣが出力され、この信
号ＭＣによってプリスケーラ２１の動作が切り替えら
れ、再び第２カウンタ２２Ａが設定値の「２」を計数す
るまでプリスケーラ２１は１／６５分周で動作する。
【００１８】このような動作をすることによって、モジ
ュロカウンタ２２は整数比でなく、小数部を有する比で
分周を行なうことができるようになる。実施例のＰＬＬ
回路は、第１カウンタ２２Ｎの出力の周波数が基準発振
信号φref’の周波数ｆref’（４００ｋＨｚ）と一致す
るようにフィードバックがかかってＶＣＯ１０が発振制
御されるため、第１カウンタ２２Ｎに設定される値Ｎが
「１４８」で、第２カウンタ２２Ａに設定される値Ａが
「２」である上記具体例の場合には、ＶＣＯ１０の発振
周波数ｆvcoは、 ｆvco＝（６４×１４８＋２）×ｆref’＝９４７４×４
００＝３７８９６００ より、３７８９．６ＭＨｚとなる。なお、第１カウンタ
２２Ｎと第２カウンタ２２Ａは実際にはバイナリカウン
タで構成されるので、第１カウンタ２２Ｎに設定される
値Ｎと第２カウンタ２２Ａに設定される値Ａは、バイナ
リコードで与えられる。この実施例では、特に制限され
るものでないが、ＰＬＬ動作時には第１カウンタ２２Ｎ
は９ビットカウンタとして、また第２カウンタ２２Ａは
６ビットカウンタとして動作するため、第１カウンタ２
２Ｎに設定される値は９ビットコードＮ８〜Ｎ０で、ま
た第２カウンタ２２Ａに設定される値は、６ビットコー
ドＡ５〜Ａ０で与えられるようにされる。
ュロカウンタ２２は整数比でなく、小数部を有する比で
分周を行なうことができるようになる。実施例のＰＬＬ
回路は、第１カウンタ２２Ｎの出力の周波数が基準発振
信号φref’の周波数ｆref’（４００ｋＨｚ）と一致す
るようにフィードバックがかかってＶＣＯ１０が発振制
御されるため、第１カウンタ２２Ｎに設定される値Ｎが
「１４８」で、第２カウンタ２２Ａに設定される値Ａが
「２」である上記具体例の場合には、ＶＣＯ１０の発振
周波数ｆvcoは、 ｆvco＝（６４×１４８＋２）×ｆref’＝９４７４×４
００＝３７８９６００ より、３７８９．６ＭＨｚとなる。なお、第１カウンタ
２２Ｎと第２カウンタ２２Ａは実際にはバイナリカウン
タで構成されるので、第１カウンタ２２Ｎに設定される
値Ｎと第２カウンタ２２Ａに設定される値Ａは、バイナ
リコードで与えられる。この実施例では、特に制限され
るものでないが、ＰＬＬ動作時には第１カウンタ２２Ｎ
は９ビットカウンタとして、また第２カウンタ２２Ａは
６ビットカウンタとして動作するため、第１カウンタ２
２Ｎに設定される値は９ビットコードＮ８〜Ｎ０で、ま
た第２カウンタ２２Ａに設定される値は、６ビットコー
ドＡ５〜Ａ０で与えられるようにされる。
【００１９】さらに、この実施例では、第１カウンタ２
２Ｎは周波数の測定時には１１ビットのカウンタとして
動作できるように構成されている。ＶＣＯ１０は１６バ
ンドすなわち１６段階で発振周波数を切り替えることが
できるように構成され、記憶回路１８にはこの１６バン
ドのそれぞれについて測定された周波数を記憶するため
１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられてい
る。また、使用バンド決定回路１９は、記憶回路１８の
レジスタＲＥＧ０〜ＲＥＧ１５に記憶されている値と第
１カウンタ２２Ｎに設定される９ビットコードＮ８〜Ｎ
０および第２カウンタ２２Ａに設定される６ビットコー
ドＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４とを比較す
る１１ビットのコンパレータを備え、ＶＣＯ１０に対す
るバンド切り替え信号ＢＣとして４ビットのコードＶＢ
３〜ＶＢ０を出力するように構成されている。
２Ｎは周波数の測定時には１１ビットのカウンタとして
動作できるように構成されている。ＶＣＯ１０は１６バ
ンドすなわち１６段階で発振周波数を切り替えることが
できるように構成され、記憶回路１８にはこの１６バン
ドのそれぞれについて測定された周波数を記憶するため
１６個のレジスタＲＥＧ０〜ＲＥＧ１５が設けられてい
る。また、使用バンド決定回路１９は、記憶回路１８の
レジスタＲＥＧ０〜ＲＥＧ１５に記憶されている値と第
１カウンタ２２Ｎに設定される９ビットコードＮ８〜Ｎ
０および第２カウンタ２２Ａに設定される６ビットコー
ドＡ５〜Ａ０のうち上位２ビットＡ５，Ａ４とを比較す
る１１ビットのコンパレータを備え、ＶＣＯ１０に対す
るバンド切り替え信号ＢＣとして４ビットのコードＶＢ
３〜ＶＢ０を出力するように構成されている。
【００２０】制御回路２０は、周波数測定時には、ＶＣ
Ｏ１０に対して１６個のバンドを順番に選択するように
切り替え信号ＢＣを生成して出力する。さらに、制御回
路２０は、周波数測定時には、第１カウンタ２２Ｎを１
１ビットのカウンタとして動作させるとともに基準発振
信号φref’の１周期ではなく例えば４周期のような第
１実施例よりも長い期間におけるクロック数を計数する
ように第１カウンタ２２Ｎを制御する。また、制御回路
２０は、周波数測定時には、第２カウンタ２２Ａの動作
を停止させ、プリスケーラ２２の分周比の切り替えが行
なわれないように制御する。これによって、周波数測定
時には、プリスケーラ２２は１／６４のみの分周動作を
行なうようにされる。
Ｏ１０に対して１６個のバンドを順番に選択するように
切り替え信号ＢＣを生成して出力する。さらに、制御回
路２０は、周波数測定時には、第１カウンタ２２Ｎを１
１ビットのカウンタとして動作させるとともに基準発振
信号φref’の１周期ではなく例えば４周期のような第
１実施例よりも長い期間におけるクロック数を計数する
ように第１カウンタ２２Ｎを制御する。また、制御回路
２０は、周波数測定時には、第２カウンタ２２Ａの動作
を停止させ、プリスケーラ２２の分周比の切り替えが行
なわれないように制御する。これによって、周波数測定
時には、プリスケーラ２２は１／６４のみの分周動作を
行なうようにされる。
【００２１】この実施例において、周波数測定時に基準
発振信号φref’の１周期ではなく４周期にわたって計
数動作させるようにしているのは、測定精度を高くする
ためである。すなわち、プリスケーラ２１が設けられて
いることによって、φref’の１周期の測定でカウンタ
２２Ｎにおいて生じる最大誤差つまりφref’の１周期
の測定でカウンタ２２Ｎが１パルスカウントエラーを起
こしたとすると、そのときの誤差はプリスケーラ２１の
分周比である６４倍に拡大される。そのため、基準発振
信号φref’が４００ｋＨｚの場合にはカウンタ２２Ｎ
の最大誤差は２５．６ＭＨｚ（＝４００ｋＨｚ×６４）
であるが、４周期の測定でカウンタ２２Ｎにおいて生じ
る誤差は１／４の約６．４ＭＨｚに低減される。
発振信号φref’の１周期ではなく４周期にわたって計
数動作させるようにしているのは、測定精度を高くする
ためである。すなわち、プリスケーラ２１が設けられて
いることによって、φref’の１周期の測定でカウンタ
２２Ｎにおいて生じる最大誤差つまりφref’の１周期
の測定でカウンタ２２Ｎが１パルスカウントエラーを起
こしたとすると、そのときの誤差はプリスケーラ２１の
分周比である６４倍に拡大される。そのため、基準発振
信号φref’が４００ｋＨｚの場合にはカウンタ２２Ｎ
の最大誤差は２５．６ＭＨｚ（＝４００ｋＨｚ×６４）
であるが、４周期の測定でカウンタ２２Ｎにおいて生じ
る誤差は１／４の約６．４ＭＨｚに低減される。
【００２２】周波数測定時に第１カウンタ２２Ｎによっ
て計数された１１ビットの計数値は記憶回路１８のいず
れかのレジスタに格納される。そして、この格納された
値は、ＰＬＬ動作時には、上位８ビットが整数部とみな
されて使用バンド決定回路１９において、外部から供給
される第１カウンタ２２Ｎの設定コードＮ８〜Ｎ０と比
較される。また、記憶回路１８のレジスタに格納された
値のうち下位２ビットは小数部とみなされて使用バンド
決定回路１９において、外部から供給される第２カウン
タ２２Ａの設定コードＡ５〜Ａ０のうち上位２ビットＡ
５，Ａ４と比較される。そして、記憶回路１８の各レジ
スタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜
Ｎ０およびＡ５，Ａ４との比較結果からＶＣＯ１０の使
用バンドが決定され、そのバンドを選択するようなバン
ド切り替えコードＶＢ３〜ＶＢ０が生成されてＶＣＯ１
０に供給される。ＶＣＯ１０は、ＧＳＭのような通信シ
ステムに使用されるＰＬＬ回路の場合には、各バンドが
ＧＳＭのチャンネル間隔に応じて例えば４００ｋＨｚの
ような間隔に設定される。
て計数された１１ビットの計数値は記憶回路１８のいず
れかのレジスタに格納される。そして、この格納された
値は、ＰＬＬ動作時には、上位８ビットが整数部とみな
されて使用バンド決定回路１９において、外部から供給
される第１カウンタ２２Ｎの設定コードＮ８〜Ｎ０と比
較される。また、記憶回路１８のレジスタに格納された
値のうち下位２ビットは小数部とみなされて使用バンド
決定回路１９において、外部から供給される第２カウン
タ２２Ａの設定コードＡ５〜Ａ０のうち上位２ビットＡ
５，Ａ４と比較される。そして、記憶回路１８の各レジ
スタＲＥＧ０〜ＲＥＧ１５の格納値と設定コードＮ８〜
Ｎ０およびＡ５，Ａ４との比較結果からＶＣＯ１０の使
用バンドが決定され、そのバンドを選択するようなバン
ド切り替えコードＶＢ３〜ＶＢ０が生成されてＶＣＯ１
０に供給される。ＶＣＯ１０は、ＧＳＭのような通信シ
ステムに使用されるＰＬＬ回路の場合には、各バンドが
ＧＳＭのチャンネル間隔に応じて例えば４００ｋＨｚの
ような間隔に設定される。
【００２３】以下、この実施例のＰＬＬ回路における制
御回路２０による周波数測定動作の手順を、図５のフロ
ーチャートを用いて説明する。制御回路２０は、ＲＦＶ
ＣＯの周波数測定が開始されると、先ずスイッチＳＷを
切り替えてループフィルタ１６に直流電圧ＶDCを供給す
る（ステップＳ１）。そして、ループフィルタ１６の電
圧Ｖｃが安定し、ＶＣＯ１０の発振周波数が安定するの
を待つ（ステップＳ２）。次に、プリスケーラ２１の分
周比を１／６４に固定するとともに、第１カウンタ２２
Ｎが１１ビットカウンタとして動作するように設定する
（ステップＳ３）。それから、選択バンドを示すポイン
タを参照してＶＣＯ１０のバンドを選択するコードＶＢ
３〜ＶＢ０を出力する（ステップＳ４）。ここで、最初
に選択されるバンドは、例えば周波数範囲が最も低いＢ
ＡＮＤ０である。
御回路２０による周波数測定動作の手順を、図５のフロ
ーチャートを用いて説明する。制御回路２０は、ＲＦＶ
ＣＯの周波数測定が開始されると、先ずスイッチＳＷを
切り替えてループフィルタ１６に直流電圧ＶDCを供給す
る（ステップＳ１）。そして、ループフィルタ１６の電
圧Ｖｃが安定し、ＶＣＯ１０の発振周波数が安定するの
を待つ（ステップＳ２）。次に、プリスケーラ２１の分
周比を１／６４に固定するとともに、第１カウンタ２２
Ｎが１１ビットカウンタとして動作するように設定する
（ステップＳ３）。それから、選択バンドを示すポイン
タを参照してＶＣＯ１０のバンドを選択するコードＶＢ
３〜ＶＢ０を出力する（ステップＳ４）。ここで、最初
に選択されるバンドは、例えば周波数範囲が最も低いＢ
ＡＮＤ０である。
【００２４】次に、第１カウンタ２２Ｎを基準発振信号
φref’の４周期にわたって計数動作させる（ステップ
Ｓ５）。そして、次のステップＳ６で、カウンタの計数
値を記憶回路１８のいずれかのレジスタに格納する。最
初に格納されるレジスタは第１レジスタＲＥＧ０であ
る。それから、全てのバンドの周波数測定を終了したか
判定する（ステップＳ７）。ここで、終了していなけれ
ばステップＳ８で選択バンドを示すポインタの値を加算
（＋１）してステップＳ４へ戻り、ステップＳ４〜Ｓ８
の動作を繰り返す。そして、すべてのバンドの周波数測
定を終了すると、ステップＳ７からステップＳ９のアイ
ドルモードへ移行して、周波数測定を終了する。なお、
図３の実施例においては、周波数測定時に記憶回路１８
の各レジスタＲＥＧ０〜ＲＥＧ１５に第１カウンタ２２
Ｎの１１ビットの計数値を格納すると説明したが、使用
するシステムによってはバンドを切り替えても第１カウ
ンタ２２Ｎのビットによっては必ず同一になるビットが
生じることがある。従って、そのような場合には第１カ
ウンタ２２Ｎから記憶回路１８へ転送するビットを一部
省略することができる。これによって、記憶回路１８の
レジスタのビット数を減らすことができる。
φref’の４周期にわたって計数動作させる（ステップ
Ｓ５）。そして、次のステップＳ６で、カウンタの計数
値を記憶回路１８のいずれかのレジスタに格納する。最
初に格納されるレジスタは第１レジスタＲＥＧ０であ
る。それから、全てのバンドの周波数測定を終了したか
判定する（ステップＳ７）。ここで、終了していなけれ
ばステップＳ８で選択バンドを示すポインタの値を加算
（＋１）してステップＳ４へ戻り、ステップＳ４〜Ｓ８
の動作を繰り返す。そして、すべてのバンドの周波数測
定を終了すると、ステップＳ７からステップＳ９のアイ
ドルモードへ移行して、周波数測定を終了する。なお、
図３の実施例においては、周波数測定時に記憶回路１８
の各レジスタＲＥＧ０〜ＲＥＧ１５に第１カウンタ２２
Ｎの１１ビットの計数値を格納すると説明したが、使用
するシステムによってはバンドを切り替えても第１カウ
ンタ２２Ｎのビットによっては必ず同一になるビットが
生じることがある。従って、そのような場合には第１カ
ウンタ２２Ｎから記憶回路１８へ転送するビットを一部
省略することができる。これによって、記憶回路１８の
レジスタのビット数を減らすことができる。
【００２５】また、図３の実施例においては、記憶回路
１８にはＶＣＯ１０の１６個のバンドに応じて１６個の
レジスタＲＥＧ０〜ＲＥＧ１５が設けられているとした
が、１番高いバンド（もしくは１番低いバンド）に対応
したレジスタは省略することができる。使用バンド決定
回路１９において、設定した周波数が１５個のバンドの
いずれにも適合しない判定された場合には、残りの１番
高いバンド（もしくは１番低いバンド）を使用するしか
ないためである。さらに、図３の実施例においては、周
波数測定時に基準発振信号φref’の４周期にわたって
第１カウンタ２２Ｎを計数動作させると説明したが、８
周期あるいは１６周期にわたって計数動作させるように
しても良い。ただし、その場合には、第１カウンタ２２
Ｎを、１２ビットあるいは１３ビットのカウンタとして
構成しておく必要がある。
１８にはＶＣＯ１０の１６個のバンドに応じて１６個の
レジスタＲＥＧ０〜ＲＥＧ１５が設けられているとした
が、１番高いバンド（もしくは１番低いバンド）に対応
したレジスタは省略することができる。使用バンド決定
回路１９において、設定した周波数が１５個のバンドの
いずれにも適合しない判定された場合には、残りの１番
高いバンド（もしくは１番低いバンド）を使用するしか
ないためである。さらに、図３の実施例においては、周
波数測定時に基準発振信号φref’の４周期にわたって
第１カウンタ２２Ｎを計数動作させると説明したが、８
周期あるいは１６周期にわたって計数動作させるように
しても良い。ただし、その場合には、第１カウンタ２２
Ｎを、１２ビットあるいは１３ビットのカウンタとして
構成しておく必要がある。
【００２６】次に、本発明のＰＬＬ回路を、マルチバン
ド方式の移動体通信システムを構成する高周波ＬＳＩに
適用した場合について説明する。図６には高周波ＬＳＩ
の詳細な構成例と通信機の全体の概略構成が示されてい
る。特に制限されないが、この実施例のシステムは、い
わゆるダイレクトコンバージョン方式と呼ばれるもので
ある。図６において、１００は信号電波の送受信用アン
テナ、２００は高周波ＬＳＩ、１１０は送受信切り替え
用のスイッチ、１２０は送信信号を増幅する高周波電力
増幅回路、１３０は送信用発振器（ＴＸＶＣＯ）、１４
０は送信側ＰＬＬ回路を構成するループフィルタ、１５
０は希望バンドに応じた周波数の発振信号を生成する高
周波発振器（ＲＦＶＣＯ）１０および基準発振回路１１
とループフィルタ１６などを含むＲＦＶＣＯモジュー
ル、１６０は受信信号から不要波を除去する高周波フィ
ルタ、３００は送信データをＩ，Ｑ信号に変換したり高
周波ＬＳＩ２００を制御したりするベースバンド回路
（ＬＳＩ）である。
ド方式の移動体通信システムを構成する高周波ＬＳＩに
適用した場合について説明する。図６には高周波ＬＳＩ
の詳細な構成例と通信機の全体の概略構成が示されてい
る。特に制限されないが、この実施例のシステムは、い
わゆるダイレクトコンバージョン方式と呼ばれるもので
ある。図６において、１００は信号電波の送受信用アン
テナ、２００は高周波ＬＳＩ、１１０は送受信切り替え
用のスイッチ、１２０は送信信号を増幅する高周波電力
増幅回路、１３０は送信用発振器（ＴＸＶＣＯ）、１４
０は送信側ＰＬＬ回路を構成するループフィルタ、１５
０は希望バンドに応じた周波数の発振信号を生成する高
周波発振器（ＲＦＶＣＯ）１０および基準発振回路１１
とループフィルタ１６などを含むＲＦＶＣＯモジュー
ル、１６０は受信信号から不要波を除去する高周波フィ
ルタ、３００は送信データをＩ，Ｑ信号に変換したり高
周波ＬＳＩ２００を制御したりするベースバンド回路
（ＬＳＩ）である。
【００２７】高周波ＬＳＩ２００では、図４に示されて
いる分周回路１３、位相比較回路１４、チャージポンプ
１５、記憶回路１８、使用バンド決定回路１９、制御回
路２０、プリスケーラ２１、モジュロカウンタ２２など
からなり上記ＲＦＶＣＯモジュール１５０と共にＰＬＬ
回路を構成するＲＦ用ＰＬＬ構成回路２０５と、例えば
３２０ＭＨｚのような中間周波数Ｆrfの発振信号φIFを
生成する発振回路（ＩＦＶＣＯ）２１０と、該発振回路
２１０で生成された発振信号φIFを分周して８０ＭＨｚ
のような搬送波を生成する分周回路２２０と、分周回路
２２０から出力される搬送波をベースバンド回路３００
から供給されるＩ信号とＱ信号により直接変調をかける
変調回路２３０と、高周波発振器１０から供給される発
振信号φRFを分周する分周回路２５０と、該分周回路２
５０で分周された信号φRF’と送信用発振器（ＴＸＶＣ
Ｏ）１３０からフィードバックされる送信信号φTXとを
合成して２つの信号の周波数差に相当する周波数の信号
φmixを生成するミキサ２６０と、該ミキサ２６０から
漏れる高調波成分をカットするハーモニックフィルタ２
４２と、上記ミキサ２６０からの信号と上記変調回路２
３０から変調信号との位相差を検出する位相検出回路２
７０と、該位相検出回路２７０から出力される信号（Ｕ
Ｐ，ＤＯＷＮ）によって動作するチャージポンプ２８０
と、モード制御回路２９０などから送信系回路が構成さ
れている。
いる分周回路１３、位相比較回路１４、チャージポンプ
１５、記憶回路１８、使用バンド決定回路１９、制御回
路２０、プリスケーラ２１、モジュロカウンタ２２など
からなり上記ＲＦＶＣＯモジュール１５０と共にＰＬＬ
回路を構成するＲＦ用ＰＬＬ構成回路２０５と、例えば
３２０ＭＨｚのような中間周波数Ｆrfの発振信号φIFを
生成する発振回路（ＩＦＶＣＯ）２１０と、該発振回路
２１０で生成された発振信号φIFを分周して８０ＭＨｚ
のような搬送波を生成する分周回路２２０と、分周回路
２２０から出力される搬送波をベースバンド回路３００
から供給されるＩ信号とＱ信号により直接変調をかける
変調回路２３０と、高周波発振器１０から供給される発
振信号φRFを分周する分周回路２５０と、該分周回路２
５０で分周された信号φRF’と送信用発振器（ＴＸＶＣ
Ｏ）１３０からフィードバックされる送信信号φTXとを
合成して２つの信号の周波数差に相当する周波数の信号
φmixを生成するミキサ２６０と、該ミキサ２６０から
漏れる高調波成分をカットするハーモニックフィルタ２
４２と、上記ミキサ２６０からの信号と上記変調回路２
３０から変調信号との位相差を検出する位相検出回路２
７０と、該位相検出回路２７０から出力される信号（Ｕ
Ｐ，ＤＯＷＮ）によって動作するチャージポンプ２８０
と、モード制御回路２９０などから送信系回路が構成さ
れている。
【００２８】特に制限されないが、この実施例では、Ｒ
ＦＶＣＯモジュール１５０とＲＦ用ＰＬＬ構成回路２０
５とからなるＲＦ用シンセサイザは、送信系回路と受信
系回路で共用されている。また、受信系回路として、受
信信号を増幅するロウノイズアンプ３１０、受信信号に
高周波発振器１５０の発振信号φRFが分周回路２５０で
分周された信号を合成することで復調を行なう復調回路
３２０、復調された信号を増幅してベースバンド回路３
００へ出力するプログラマブル・ゲイン・アンプ３３０
等が設けられている。この実施例においては、チャージ
ポンプ２８０と位相検出回路２７０、ループフィルタ１
４０、送信用発振器（ＴＸＶＣＯ）１３０およびミキサ
２６０によって周波数変換を行なう送信用ＰＬＬ回路Ｔ
ｘＰＬＬが構成される。マルチバンド方式の移動体通信
システムでは、使用するバンドに応じて上記高周波発振
器１０の発振周波数φRFが、例えばベースバンド回路３
００からの指令によって切り替えられることで、送信周
波数の切り替えが行なわれる。
ＦＶＣＯモジュール１５０とＲＦ用ＰＬＬ構成回路２０
５とからなるＲＦ用シンセサイザは、送信系回路と受信
系回路で共用されている。また、受信系回路として、受
信信号を増幅するロウノイズアンプ３１０、受信信号に
高周波発振器１５０の発振信号φRFが分周回路２５０で
分周された信号を合成することで復調を行なう復調回路
３２０、復調された信号を増幅してベースバンド回路３
００へ出力するプログラマブル・ゲイン・アンプ３３０
等が設けられている。この実施例においては、チャージ
ポンプ２８０と位相検出回路２７０、ループフィルタ１
４０、送信用発振器（ＴＸＶＣＯ）１３０およびミキサ
２６０によって周波数変換を行なう送信用ＰＬＬ回路Ｔ
ｘＰＬＬが構成される。マルチバンド方式の移動体通信
システムでは、使用するバンドに応じて上記高周波発振
器１０の発振周波数φRFが、例えばベースバンド回路３
００からの指令によって切り替えられることで、送信周
波数の切り替えが行なわれる。
【００２９】制御回路２９０には、コントロールレジス
タＣＲＧが設けられ、このレジスタＣＲＧにはベースバ
ンド回路３００からの信号に基づいて設定が行なわれ
る。具体的には、ベースバンド回路３００から高周波用
ＬＳＩ２００に対して同期用のクロック信号ＣＬＫと、
データ信号ＳＤＡＴＡと、制御信号としてロードイネー
ブル信号ＬＥＮとが供給されており、モード制御回路２
９０は、ロードイネーブル信号ＬＥＮが有効レベルにア
サートされると、ベースバンド回路３００から伝送され
てくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同
期して順次取り込んで、上記コントロールレジスタＣＲ
Ｇにセットする。特に制限されるものでないが、データ
信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド
回路３００はマイクロプロセッサなどから構成される。
コントロールレジスタＣＲＧは、特に制限されるもので
ないが、前記実施例におけるＲＦＶＣＯ１０の周波数測
定を開始させる制御ビットや、受信モード、送信モー
ド、待受け時等ごく一部の回路のみ動作し少なくとも発
振回路を含む大部分の回路が停止するスリープ状態とな
るアイドルモード、ＰＬＬ回路を起動させたりするウォ
ームアップモードなどのモードを指定するビット、送信
用ＰＬＬ回路ＴｘＰＬＬにおける引込みモードを指定す
るビットなどが設けられる。
タＣＲＧが設けられ、このレジスタＣＲＧにはベースバ
ンド回路３００からの信号に基づいて設定が行なわれ
る。具体的には、ベースバンド回路３００から高周波用
ＬＳＩ２００に対して同期用のクロック信号ＣＬＫと、
データ信号ＳＤＡＴＡと、制御信号としてロードイネー
ブル信号ＬＥＮとが供給されており、モード制御回路２
９０は、ロードイネーブル信号ＬＥＮが有効レベルにア
サートされると、ベースバンド回路３００から伝送され
てくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同
期して順次取り込んで、上記コントロールレジスタＣＲ
Ｇにセットする。特に制限されるものでないが、データ
信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド
回路３００はマイクロプロセッサなどから構成される。
コントロールレジスタＣＲＧは、特に制限されるもので
ないが、前記実施例におけるＲＦＶＣＯ１０の周波数測
定を開始させる制御ビットや、受信モード、送信モー
ド、待受け時等ごく一部の回路のみ動作し少なくとも発
振回路を含む大部分の回路が停止するスリープ状態とな
るアイドルモード、ＰＬＬ回路を起動させたりするウォ
ームアップモードなどのモードを指定するビット、送信
用ＰＬＬ回路ＴｘＰＬＬにおける引込みモードを指定す
るビットなどが設けられる。
【００３０】表１は、本実施例のトリプルバンド用の高
周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２
１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波
用発振器（ＲＦＶＣＯ）１０の発振信号φIF，φTX，φ
RFの周波数の設定例を、次の表１に示す。
周波ＬＳＩにおける中間周波用発振器（ＩＦＶＣＯ）２
１０、送信用発振器（ＴＸＶＣＯ）１３０および高周波
用発振器（ＲＦＶＣＯ）１０の発振信号φIF，φTX，φ
RFの周波数の設定例を、次の表１に示す。
【００３１】
【表１】
【００３２】表１に示されているように、本実施例で
は、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波
数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０Ｍ
Ｈｚに、これが分周回路２２０で１／８に分周されて８
０ＭＨｚの搬送波ＴＸＩＦが生成されて変調が行なわれ
る。一方、高周波用発振器（ＲＦＶＣＯ）１０の発振周
波数は、ＧＳＭの場合３８４０〜３９８０ＭＨｚに、ま
たＤＣＳの場合３５８０〜３７３０ＭＨｚに、さらにＰ
ＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これ
が分周回路２５０でＧＳＭの場合は１／４に分周され、
またＤＣＳとＰＣＳの場合は１／２に分周されてφRF’
としてミキサ２６０に供給される。ミキサ２６０では、
このφRF’と送信用発振回路１３０からの送信用発振信
号φTXの周波数の差（ＦRF−ＦTX）に相当する信号が出
力され、この差信号と変調信号の周波数ＦTXIFと一致す
るように送信用ＰＬＬ（ＴｘＰＬＬ）が動作する。
は、中間周波用発振器（ＩＦＶＣＯ）２１０の発振周波
数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０Ｍ
Ｈｚに、これが分周回路２２０で１／８に分周されて８
０ＭＨｚの搬送波ＴＸＩＦが生成されて変調が行なわれ
る。一方、高周波用発振器（ＲＦＶＣＯ）１０の発振周
波数は、ＧＳＭの場合３８４０〜３９８０ＭＨｚに、ま
たＤＣＳの場合３５８０〜３７３０ＭＨｚに、さらにＰ
ＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これ
が分周回路２５０でＧＳＭの場合は１／４に分周され、
またＤＣＳとＰＣＳの場合は１／２に分周されてφRF’
としてミキサ２６０に供給される。ミキサ２６０では、
このφRF’と送信用発振回路１３０からの送信用発振信
号φTXの周波数の差（ＦRF−ＦTX）に相当する信号が出
力され、この差信号と変調信号の周波数ＦTXIFと一致す
るように送信用ＰＬＬ（ＴｘＰＬＬ）が動作する。
【００３３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えば実施例においては、高周波ＬＳ
Ｉ内に予め測定されたＶＣＯ１０の周波数を記憶する記
憶回路１８と、ＶＣＯ１０の使用バンド決定回路１９を
設けているが、バンド決定回路１９を設ける代わりに記
憶回路１８のみ高周波ＬＳＩ内に設けておいて、ＰＬＬ
回路の動作開始時にベースバンド回路３００がこの記憶
回路１８から周波数情報を読み出してＶＣＯ１０の使用
バンドとを決定し、バンド切り替えコードＶＢ３〜ＶＢ
０を与えるように構成しても良い。
例に基づき具体的に説明したが、本発明はそれに限定さ
れるものでなく、例えば実施例においては、高周波ＬＳ
Ｉ内に予め測定されたＶＣＯ１０の周波数を記憶する記
憶回路１８と、ＶＣＯ１０の使用バンド決定回路１９を
設けているが、バンド決定回路１９を設ける代わりに記
憶回路１８のみ高周波ＬＳＩ内に設けておいて、ＰＬＬ
回路の動作開始時にベースバンド回路３００がこの記憶
回路１８から周波数情報を読み出してＶＣＯ１０の使用
バンドとを決定し、バンド切り替えコードＶＢ３〜ＶＢ
０を与えるように構成しても良い。
【００３４】また、実施例では、周波数測定時の直流電
圧ＶDCをループフィルタ１６を介して与えるようにして
いるが、ＶＣＯ１０に直接与えるようにしても良い。さ
らに、図６の実施例においては、その実施例のＰＬＬ回
路を、ミキサにおいて受信信号と合成されるＲＦ信号
（高周波信号）を生成するＲＦ用ＰＬＬ回路に適用した
場合が示されているが、ミキサにおいて送信信号と合成
されるＩＦ信号（中間周波数信号）を生成するＩＦ用Ｐ
ＬＬ回路に適用することも可能である。また、図示しな
いが、ベースバンド回路３００からのＩ信号とＱ信号で
直接送信信号を変調するダイレクトアップコンバージョ
ン方式の高周波ＬＳＩにおいて、送信信号を生成する送
信用ＰＬＬ回路に適用することも可能である。
圧ＶDCをループフィルタ１６を介して与えるようにして
いるが、ＶＣＯ１０に直接与えるようにしても良い。さ
らに、図６の実施例においては、その実施例のＰＬＬ回
路を、ミキサにおいて受信信号と合成されるＲＦ信号
（高周波信号）を生成するＲＦ用ＰＬＬ回路に適用した
場合が示されているが、ミキサにおいて送信信号と合成
されるＩＦ信号（中間周波数信号）を生成するＩＦ用Ｐ
ＬＬ回路に適用することも可能である。また、図示しな
いが、ベースバンド回路３００からのＩ信号とＱ信号で
直接送信信号を変調するダイレクトアップコンバージョ
ン方式の高周波ＬＳＩにおいて、送信信号を生成する送
信用ＰＬＬ回路に適用することも可能である。
【００３５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話機の無線通信システムに用いられるＰＬＬ回路に適用
した場合について説明したが、本発明はそれに限定され
るものでなく、ＰＬＬ回路を備えた半導体集積回路特に
ＶＣＯの可変周波数範囲が広いＰＬＬ回路を有する半導
体集積回路一般に広く利用することができる。
なされた発明をその背景となった利用分野である携帯電
話機の無線通信システムに用いられるＰＬＬ回路に適用
した場合について説明したが、本発明はそれに限定され
るものでなく、ＰＬＬ回路を備えた半導体集積回路特に
ＶＣＯの可変周波数範囲が広いＰＬＬ回路を有する半導
体集積回路一般に広く利用することができる。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、複数のバ
ンドに対応するためＶＣＯの発振可能な周波数範囲を広
くしても、ＶＣＯの制御電圧の感度が高くならず外来ノ
イズや電源電圧変動による影響を受けにくいＰＬＬ回路
を備えた通信用半導体集積回路（高周波ＬＳＩ）を実現
することができるとともに、ＶＣＯの発振周波数のばら
つきを内部回路で自動的に補正することができる通信用
半導体集積回路を提供することができる。さらに、複数
の周波数帯の信号による通信が可能であり、しかもＶＣ
Ｏを同一の半導体チップ上に形成することができ、これ
によって部品点数を削減することができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、複数のバ
ンドに対応するためＶＣＯの発振可能な周波数範囲を広
くしても、ＶＣＯの制御電圧の感度が高くならず外来ノ
イズや電源電圧変動による影響を受けにくいＰＬＬ回路
を備えた通信用半導体集積回路（高周波ＬＳＩ）を実現
することができるとともに、ＶＣＯの発振周波数のばら
つきを内部回路で自動的に補正することができる通信用
半導体集積回路を提供することができる。さらに、複数
の周波数帯の信号による通信が可能であり、しかもＶＣ
Ｏを同一の半導体チップ上に形成することができ、これ
によって部品点数を削減することができる。
【図１】本発明を適用したＰＬＬ回路の第１の実施例を
示すブロック図である。
示すブロック図である。
【図２】ＰＬＬ回路においてＶＣＯの周波数可変範囲を
連続的に変化させる場合とバンドに分けて変化させる場
合のそれぞれの制御電圧Ｖｃと発振周波数ｆvcoとの関
係を示すグラフである。
連続的に変化させる場合とバンドに分けて変化させる場
合のそれぞれの制御電圧Ｖｃと発振周波数ｆvcoとの関
係を示すグラフである。
【図３】実施例のＰＬＬ回路における使用バンド決定回
路の構成例を示す論理構成図である。
路の構成例を示す論理構成図である。
【図４】実施例のＰＬＬ回路におけるＶＣＯの周波数測
定手順の一例を示すフローチャートである。
定手順の一例を示すフローチャートである。
【図５】本発明を適用したＰＬＬ回路の第２の実施例を
示すブロック図である。
示すブロック図である。
【図６】本発明に係るＰＬＬ回路を適用した無線通信シ
ステムの一例としての携帯電話機の送信部の構成例を示
すブロック図である。
ステムの一例としての携帯電話機の送信部の構成例を示
すブロック図である。
１０ 高周波発振器（ＲＦＶＣＯ）
１１ 基準発振回路
１４ 位相比較回路
１５ チャージポンプ
１６ ループフィルタ
１７ 周波数カウンタ
１８ 周波数記憶回路
１９ 使用バンド決定回路
２０ 制御回路
２２ モジュロカウンタ
１００ 送受信用アンテナ
１１０ 送受信切り替え用のスイッチ
１２０ 高周波電力増幅回路
１３０ 送信用発振器（ＴＸＶＣＯ）
１４０ ループフィルタ
１５０ ＲＦＶＣＯモジュール
１６０ 高周波フィルタ
２００ 高周波ＬＳＩ
２１０ 発振回路
２２０ 分周回路
２３０ 変調回路
２３０ 分周回路
２６０ ミキサ
２７０ 位相検出回路
２８０ チャージポンプ
２９０ 制御回路
３００ ベースバンド回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 笠原 真澄
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 大澤 弘孝
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 ロバート・アストル・ヘンシャウ
イギリス国、ハートフォードシャー エス
ジー８ ６イーイー、ロイストン、メルボ
ルン、ケンブリッジ ロード、メルボルン
サイエンス パーク、ティーティーピー
コム リミテッド内
Ｆターム(参考） 5J106 AA04 BB01 BB10 CC02 CC15
CC24 CC34 CC44 CC53 DD06
DD08 DD17 DD32 DD33 DD38
DD46 GG01 HH01 KK08 KK12
PP03 PP04 QQ06 RR03 RR07
RR14 RR17 RR20
5K011 DA03 DA07 DA26 JA01 KA18
5K020 AA00 DD22 GG04 GG25 KK07
MM00
Claims (11)
- 【請求項１】 基準となる周波数信号と帰還信号の位相
差を検出する位相検出回路および該位相検出回路で検出
された位相差に応答して電圧を発生するチャージポンプ
およびフィルタ容量、該フィルタ容量の電圧に基づいて
複数の周波数帯で発振動作可能に構成された発振回路を
備え、指定された周波数情報に応じた周波数の発振信号
を出力可能なＰＬＬ回路を含む通信用半導体集積回路で
あって、 上記発振回路の制御電圧として所定の直流電圧を供給可
能な固定電圧供給手段と、上記発振回路の発振周波数を
測定可能な周波数カウンタと、該周波数カウンタにより
上記発振回路の各周波数帯ごとに測定された周波数情報
を記憶する記憶手段と、 上記ＰＬＬ回路を開ループにした状態で上記固定電圧供
給手段からの直流電圧により上記発振回路を発振動作さ
せてその周波数を該発振回路の各周波数帯ごとに測定し
て上記記憶手段に記憶させる制御回路とを備えているこ
とを特徴とする通信用半導体集積回路。 - 【請求項２】 上記記憶手段に記憶されている測定周波
数情報と上記指定された周波数情報とを比較して上記発
振回路の発振周波数帯を指定する信号を生成する周波数
帯決定回路とを備え、 上記制御回路は、上記ＰＬＬ回路を開ループにした状態
で上記固定電圧供給手段からの直流電圧により上記発振
回路を発振動作させてその周波数を該発振回路の各周波
数帯ごとに測定して上記記憶手段に記憶させておいて、
上記ＰＬＬ回路を閉ループにして動作させる際に上記周
波数帯決定回路からの信号に基づいて上記指定された発
振周波数帯で上記発振回路を発振動作させるように構成
されていることを特徴とする請求項１に記載の通信用半
導体集積回路。 - 【請求項３】 上記周波数カウンタは、上記基準となる
周波数信号の１周期もしくはその整数倍の期間内におけ
る上記発振回路の発振周波数を測定することを特徴とす
る請求項１または２に記載の通信用半導体集積回路。 - 【請求項４】 上記発振回路と上記位相比較回路との間
に、上記発振回路からの発振信号を分周するカウンタ回
路が設けられている場合に、該カウンタ回路は上記周波
数カウンタを兼用するように構成されていることを特徴
とする請求項１〜３のいずれかに記載の通信用半導体集
積回路。 - 【請求項５】 上記カウンタ回路は、分周比を切り替え
可能な分周回路と、上記発振回路が出力すべき信号の周
波数を上記基準となる周波数信号の周波数で割りさらに
それを上記分周回路の一方の分周比で割った商に相当す
る値を計数可能な第１のプログラマブルカウンタと、前
記割り算の余りに相当する値を計数可能な第２のプログ
ラマブルカウンタとを含み、 上記記憶回路には上記第１のプログラマブルカウンタに
より計数された値が記憶されるように構成されているこ
とを特徴とする請求項４に記載の通信用半導体集積回
路。 - 【請求項６】 上記周波数帯決定回路は、上記記憶手段
に記憶されている測定周波数情報と上記第１のプログラ
マブルカウンタと第２のプログラマブルカウンタに設定
される周波数情報とを比較して上記発振回路の発振周波
数帯を指定する信号を生成することを特徴とする請求項
５に記載の通信用半導体集積回路。 - 【請求項７】 上記ＰＬＬ回路から出力される発振信号
もしくはそれを分周した信号と受信信号とを合成するこ
とにより復調された信号を得るミキサを有することを特
徴とする請求項１〜６のいずれかに記載の通信用半導体
集積回路。 - 【請求項８】 上記ＰＬＬ回路から出力される発振信号
もしくはそれを分周した信号と受信信号とを合成するこ
とにより復調された信号を得るミキサを有することを特
徴とする請求項１〜６のいずれかに記載の通信用半導体
集積回路。 - 【請求項９】 上記ＰＬＬ回路から出力される発振信号
もしくはそれを分周した信号と送信信号とを合成するこ
とにより周波数差に相当する周波数の信号を得る第２の
ミキサを有することを特徴とする請求項７に記載の通信
用半導体集積回路。 - 【請求項１０】 基準となる周波数信号と帰還信号の位
相差を検出する位相検出回路および該位相検出回路で検
出された位相差に応答して電圧を発生するチャージポン
プおよびフィルタ容量、該フィルタ容量の電圧に基づい
て複数の周波数帯で発振動作可能に構成された発振回路
を備え、指定された周波数情報に応じた周波数の発振信
号を出力可能なＰＬＬ回路と、 上記発振回路の制御電圧として所定の直流電圧を供給可
能な固定電圧供給手段と、上記発振回路の発振周波数を
測定可能な周波数カウンタと、該周波数カウンタにより
上記発振回路の各周波数帯ごとに測定された周波数情報
を記憶する記憶手段と、 上記ＰＬＬ回路を開ループにした状態で上記固定電圧供
給手段からの直流電圧により上記発振回路を発振動作さ
せてその周波数を該発振回路の各周波数帯ごとに測定し
て上記記憶手段に記憶させる制御回路と、 上記記憶手段に記憶されている測定周波数情報と上記指
定された周波数情報とを比較して上記発振回路の発振周
波数帯を指定する信号を生成する周波数帯決定回路とを
備え、 上記制御回路は、上記ＰＬＬ回路を開ループにした状態
で上記固定電圧供給手段からの直流電圧により上記発振
回路を発振動作させてその周波数を該発振回路の各周波
数帯ごとに測定して上記記憶手段に記憶させておいて、
上記ＰＬＬ回路を閉ループにして動作させる際に上記周
波数帯決定回路からの信号に基づいて上記指定された発
振周波数帯で上記発振回路を発振動作させるように構成
された通信用半導体集積回路と、 該通信用半導体集積回路によって所望の周波数までダウ
ンコンバートされた受信信号からデータを抽出したり送
信データをＩ，Ｑ信号に変換したりするベースバンド回
路と、 を含む無線通信システムであって、 上記指定周波数情報は、上記ベースバンド回路から上記
通信用半導体集積回路へ与えられるように構成されてな
ることを特徴とする無線通信システム。 - 【請求項１１】 少なくとも９００ＭＨｚ帯のＧＳＭ方
式を含む２以上の周波数帯を使用した通信方式に従った
送受信が可能に構成されていることを特徴とする請求項
１０に記載の無線通信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0127537.9 | 2001-11-16 | ||
| GBGB0127537.9A GB0127537D0 (en) | 2001-11-16 | 2001-11-16 | A communication semiconductor integrated circuit device and a wireless communication system |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003152535A true JP2003152535A (ja) | 2003-05-23 |
| JP2003152535A5 JP2003152535A5 (ja) | 2005-07-28 |
| JP4018393B2 JP4018393B2 (ja) | 2007-12-05 |
Family
ID=9925910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011050A Expired - Fee Related JP4018393B2 (ja) | 2001-11-16 | 2002-01-21 | 通信用半導体集積回路および無線通信システム |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7148764B2 (ja) |
| EP (1) | EP1444784B1 (ja) |
| JP (1) | JP4018393B2 (ja) |
| AT (1) | ATE329410T1 (ja) |
| AU (1) | AU2002339165A1 (ja) |
| DE (1) | DE60212174T2 (ja) |
| GB (1) | GB0127537D0 (ja) |
| TW (1) | TW546922B (ja) |
| WO (1) | WO2003044961A2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1583241A1 (en) * | 2004-03-31 | 2005-10-05 | NEC Compound Semiconductor Devices, Ltd. | Phase locked loop frequency synthesizer |
| US7123102B2 (en) | 2003-09-29 | 2006-10-17 | Renesas Technology Corporation | Wireless communication semiconductor integrated circuit device and mobile communication system |
| JP2006300742A (ja) * | 2005-04-21 | 2006-11-02 | Shizuoka Prefecture | 発振周波数調整方式を利用した化学物質検出装置 |
| JP2006526928A (ja) * | 2003-06-03 | 2006-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ローパスフィルタおよび電子装置 |
| US7154341B2 (en) | 2003-12-02 | 2006-12-26 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and wireless communication system |
| US7230496B2 (en) | 2004-02-19 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer |
| JP2007166624A (ja) * | 2005-12-14 | 2007-06-28 | Samsung Electronics Co Ltd | カウント値を維持した後で出力するカウンタ及び該カウンタを備える位相固定ループ |
| JP2007525877A (ja) * | 2003-12-26 | 2007-09-06 | 韓國電子通信研究院 | 直接変換ｒｆフロントエンド送受信機及びその構成部品 |
| US7301414B2 (en) | 2004-04-26 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | PLL circuit, radio-communication equipment and method of oscillation frequency control |
| US7301416B2 (en) | 2004-07-16 | 2007-11-27 | Renesas Technology Corp. | Semiconductor integrated circuit for wireless communication |
| WO2008114313A1 (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Limited | Ｐｌｌ周波数シンセサイザ |
| JP2009171212A (ja) * | 2008-01-16 | 2009-07-30 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2010517383A (ja) * | 2007-01-19 | 2010-05-20 | クゥアルコム・インコーポレイテッド | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 |
| JP2011023938A (ja) * | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 半導体集積回路装置 |
| US8004323B2 (en) | 2005-11-01 | 2011-08-23 | Nec Corporation | PLL control circuit |
| JP2012191630A (ja) * | 2006-12-12 | 2012-10-04 | Qualcomm Inc | Ｖｃｏ利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171170B2 (en) | 2001-07-23 | 2007-01-30 | Sequoia Communications | Envelope limiting for polar modulators |
| US6985703B2 (en) | 2001-10-04 | 2006-01-10 | Sequoia Corporation | Direct synthesis transmitter |
| GB0127537D0 (en) * | 2001-11-16 | 2002-01-09 | Hitachi Ltd | A communication semiconductor integrated circuit device and a wireless communication system |
| JP2003318732A (ja) | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
| US7489916B1 (en) | 2002-06-04 | 2009-02-10 | Sequoia Communications | Direct down-conversion mixer architecture |
| DE10308643A1 (de) | 2003-02-27 | 2004-09-16 | Infineon Technologies Ag | Phasenregelanordnung |
| US7023285B2 (en) * | 2003-07-15 | 2006-04-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Self-calibrating controllable oscillator |
| US7496338B1 (en) | 2003-12-29 | 2009-02-24 | Sequoia Communications | Multi-segment gain control system |
| US7609118B1 (en) | 2003-12-29 | 2009-10-27 | Sequoia Communications | Phase-locked loop calibration system |
| US7522017B1 (en) | 2004-04-21 | 2009-04-21 | Sequoia Communications | High-Q integrated RF filters |
| US7672648B1 (en) | 2004-06-26 | 2010-03-02 | Quintics Holdings | System for linear amplitude modulation |
| US20060002501A1 (en) * | 2004-06-30 | 2006-01-05 | Nokia Corporation | Ultra-fast hopping frequency synthesizer for multi-band transmission standards |
| US8290527B2 (en) | 2004-07-30 | 2012-10-16 | Airvana, Corp. | Power control in a local network node (LNN) |
| ATE555563T1 (de) | 2004-07-30 | 2012-05-15 | Andrew Richardson | Signalübertragungsverfahren aus einem lokalen netzwerkknoten |
| US9876670B2 (en) | 2004-07-30 | 2018-01-23 | Commscope Technologies Llc | Local network node |
| DE602004011937D1 (de) * | 2004-09-15 | 2008-04-03 | St Microelectronics Srl | Methode zum Kalibrieren der Frequenz eines Oszillators in einer Phasenregelschleife |
| GB0506887D0 (en) * | 2005-04-05 | 2005-05-11 | Rokos George H S | Improvement to tuning control |
| US7102401B2 (en) * | 2004-11-30 | 2006-09-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Measuring the 3 dB frequency bandwidth of a phase-locked loop |
| KR100695525B1 (ko) * | 2005-01-31 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 지연 고정 루프 |
| US7548122B1 (en) | 2005-03-01 | 2009-06-16 | Sequoia Communications | PLL with switched parameters |
| US7479815B1 (en) | 2005-03-01 | 2009-01-20 | Sequoia Communications | PLL with dual edge sensitivity |
| US7675379B1 (en) | 2005-03-05 | 2010-03-09 | Quintics Holdings | Linear wideband phase modulation system |
| JP2006279392A (ja) * | 2005-03-29 | 2006-10-12 | Renesas Technology Corp | 通信用半導体集積回路 |
| JP2006319393A (ja) * | 2005-05-10 | 2006-11-24 | Renesas Technology Corp | 通信用半導体集積回路および無線通信装置 |
| JP4435723B2 (ja) * | 2005-08-08 | 2010-03-24 | 株式会社ルネサステクノロジ | 位相同期回路およびそれを用いた半導体集積回路装置 |
| CN101496285A (zh) | 2006-05-16 | 2009-07-29 | 巨杉通信公司 | 用于直接调频系统的多模式压控振荡器 |
| US7679468B1 (en) | 2006-07-28 | 2010-03-16 | Quintic Holdings | KFM frequency tracking system using a digital correlator |
| US8487707B2 (en) | 2006-08-08 | 2013-07-16 | Mstar Semiconductor, Inc. | Frequency synthesizer |
| US20080036544A1 (en) * | 2006-08-08 | 2008-02-14 | Fucheng Wang | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer |
| US7894545B1 (en) | 2006-08-14 | 2011-02-22 | Quintic Holdings | Time alignment of polar transmitter |
| JP4575495B2 (ja) * | 2006-08-25 | 2010-11-04 | 京セラ株式会社 | 通信機器 |
| US7920033B1 (en) | 2006-09-28 | 2011-04-05 | Groe John B | Systems and methods for frequency modulation adjustment |
| GB0622945D0 (en) * | 2006-11-17 | 2006-12-27 | Zarlink Semiconductor Inc | Fractional digital PLL |
| US7564280B2 (en) * | 2006-11-30 | 2009-07-21 | Broadcom Corporation | Phase locked loop with small size and improved performance |
| US7973608B2 (en) | 2006-11-30 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Phase locked loop, semiconductor device, and wireless tag |
| TWI339951B (en) * | 2007-11-14 | 2011-04-01 | Via Tech Inc | Chip sets and clock generation methods thereof |
| US20090167389A1 (en) * | 2007-12-31 | 2009-07-02 | Chipidea Microelectronica S.A. | Voltage-Controlled Oscillator |
| US8111800B2 (en) * | 2008-01-24 | 2012-02-07 | Applied Micro Circuits Corporation | Frequency ratio detection |
| US7932757B2 (en) * | 2008-11-12 | 2011-04-26 | Qualcomm Incorporated | Techniques for minimizing control voltage ripple due to charge pump leakage in phase locked loop circuits |
| US8143958B2 (en) * | 2009-05-20 | 2012-03-27 | Qualcomm, Incorporated | Systems and methods for self testing a voltage controlled oscillator in an open loop configuration |
| JP5793253B2 (ja) * | 2013-04-30 | 2015-10-14 | 株式会社フジクラ | 送信装置、受信装置、送受信システム、送信方法、及び受信方法 |
| US8885788B1 (en) * | 2013-05-15 | 2014-11-11 | Intel IP Corporation | Reducing settling time in phase-locked loops |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3526363A1 (de) * | 1985-07-19 | 1987-01-22 | Siemens Ag | Verfahren zum herstellen eines einstellbaren frequenzgenerators |
| US5942949A (en) * | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
| US6150891A (en) * | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
| US6188287B1 (en) * | 1999-09-27 | 2001-02-13 | Motorola, Inc. | Method and apparatus for reducing phase noise in a voltage controlled oscillator circuit |
| DE19959265A1 (de) | 1999-12-03 | 2001-06-07 | Deutsche Telephonwerk Kabel | Verfahren zum Regeln der von einem frequenzsteuerbaren Oszillator abgegebenen Ausgangsfrequenz |
| JP3488180B2 (ja) * | 2000-05-30 | 2004-01-19 | 松下電器産業株式会社 | 周波数シンセサイザ |
| ATE309641T1 (de) | 2000-09-15 | 2005-11-15 | Cit Alcatel | Spannungsgesteuerter oszillator mit automatischer mittenfrequenzeinstellung |
| GB0127537D0 (en) * | 2001-11-16 | 2002-01-09 | Hitachi Ltd | A communication semiconductor integrated circuit device and a wireless communication system |
| JP2003318732A (ja) * | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
| JP2005109618A (ja) * | 2003-09-29 | 2005-04-21 | Renesas Technology Corp | 通信用半導体集積回路および携帯端末システム |
-
2001
- 2001-11-16 GB GBGB0127537.9A patent/GB0127537D0/en not_active Ceased
- 2001-12-31 TW TW090133307A patent/TW546922B/zh not_active IP Right Cessation
-
2002
- 2002-01-21 JP JP2002011050A patent/JP4018393B2/ja not_active Expired - Fee Related
- 2002-11-13 US US10/495,611 patent/US7148764B2/en not_active Expired - Fee Related
- 2002-11-13 EP EP02777541A patent/EP1444784B1/en not_active Expired - Lifetime
- 2002-11-13 AT AT02777541T patent/ATE329410T1/de not_active IP Right Cessation
- 2002-11-13 AU AU2002339165A patent/AU2002339165A1/en not_active Abandoned
- 2002-11-13 WO PCT/GB2002/005152 patent/WO2003044961A2/en active IP Right Grant
- 2002-11-13 DE DE60212174T patent/DE60212174T2/de not_active Expired - Lifetime
-
2006
- 2006-11-06 US US11/592,982 patent/US7504903B2/en not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4704329B2 (ja) * | 2003-06-03 | 2011-06-15 | エヌエックスピー ビー ヴィ | ローパスフィルタおよび電子装置 |
| JP2006526928A (ja) * | 2003-06-03 | 2006-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ローパスフィルタおよび電子装置 |
| US7123102B2 (en) | 2003-09-29 | 2006-10-17 | Renesas Technology Corporation | Wireless communication semiconductor integrated circuit device and mobile communication system |
| US7423493B2 (en) | 2003-09-29 | 2008-09-09 | Renesas Technology Corporation | Wireless communication semiconductor integrated circuit device and mobile communication system |
| US7154341B2 (en) | 2003-12-02 | 2006-12-26 | Renesas Technology Corp. | Communication semiconductor integrated circuit device and wireless communication system |
| JP2007525877A (ja) * | 2003-12-26 | 2007-09-06 | 韓國電子通信研究院 | 直接変換ｒｆフロントエンド送受信機及びその構成部品 |
| US7230496B2 (en) | 2004-02-19 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer |
| EP1583241A1 (en) * | 2004-03-31 | 2005-10-05 | NEC Compound Semiconductor Devices, Ltd. | Phase locked loop frequency synthesizer |
| US7292119B2 (en) | 2004-03-31 | 2007-11-06 | Nec Electronics Corporation | Phase locked loop frequency synthesizer |
| US7301414B2 (en) | 2004-04-26 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | PLL circuit, radio-communication equipment and method of oscillation frequency control |
| US7301416B2 (en) | 2004-07-16 | 2007-11-27 | Renesas Technology Corp. | Semiconductor integrated circuit for wireless communication |
| JP2006300742A (ja) * | 2005-04-21 | 2006-11-02 | Shizuoka Prefecture | 発振周波数調整方式を利用した化学物質検出装置 |
| US8004323B2 (en) | 2005-11-01 | 2011-08-23 | Nec Corporation | PLL control circuit |
| JP2007166624A (ja) * | 2005-12-14 | 2007-06-28 | Samsung Electronics Co Ltd | カウント値を維持した後で出力するカウンタ及び該カウンタを備える位相固定ループ |
| JP2012191630A (ja) * | 2006-12-12 | 2012-10-04 | Qualcomm Inc | Ｖｃｏ利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
| JP2010517383A (ja) * | 2007-01-19 | 2010-05-20 | クゥアルコム・インコーポレイテッド | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 |
| WO2008114313A1 (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Limited | Ｐｌｌ周波数シンセサイザ |
| JPWO2008114313A1 (ja) * | 2007-03-16 | 2010-06-24 | 富士通株式会社 | Ｐｌｌ周波数シンセサイザ |
| JP4641325B2 (ja) * | 2007-03-16 | 2011-03-02 | 富士通株式会社 | Ｐｌｌ周波数シンセサイザ |
| US8138842B2 (en) | 2007-03-16 | 2012-03-20 | Fujitsu Limited | PLL frequency synthesizer |
| JP2009171212A (ja) * | 2008-01-16 | 2009-07-30 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2011023938A (ja) * | 2009-07-15 | 2011-02-03 | Renesas Electronics Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4018393B2 (ja) | 2007-12-05 |
| EP1444784B1 (en) | 2006-06-07 |
| GB0127537D0 (en) | 2002-01-09 |
| AU2002339165A8 (en) | 2003-06-10 |
| WO2003044961A2 (en) | 2003-05-30 |
| WO2003044961A3 (en) | 2003-11-27 |
| US7504903B2 (en) | 2009-03-17 |
| US7148764B2 (en) | 2006-12-12 |
| ATE329410T1 (de) | 2006-06-15 |
| DE60212174T2 (de) | 2007-04-12 |
| EP1444784A2 (en) | 2004-08-11 |
| DE60212174D1 (de) | 2006-07-20 |
| AU2002339165A1 (en) | 2003-06-10 |
| TW546922B (en) | 2003-08-11 |
| US20070052488A1 (en) | 2007-03-08 |
| US20050068111A1 (en) | 2005-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4018393B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7146143B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| US7423493B2 (en) | Wireless communication semiconductor integrated circuit device and mobile communication system | |
| US7313369B2 (en) | Communication semiconductor integrated circuit and radio communication system | |
| JP3997525B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7301416B2 (en) | Semiconductor integrated circuit for wireless communication | |
| JP4076350B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7154341B2 (en) | Communication semiconductor integrated circuit device and wireless communication system | |
| JP3831908B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
| JP2005311594A (ja) | 周波数シンセサイザ | |
| JP2003264461A (ja) | 周波数シンセサイザ及び移動無線機 | |
| JP2007235523A (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
| JP2007281806A (ja) | マルチモード対応周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |