JP2010517383A - マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 - Google Patents
マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 Download PDFInfo
- Publication number
- JP2010517383A JP2010517383A JP2009546559A JP2009546559A JP2010517383A JP 2010517383 A JP2010517383 A JP 2010517383A JP 2009546559 A JP2009546559 A JP 2009546559A JP 2009546559 A JP2009546559 A JP 2009546559A JP 2010517383 A JP2010517383 A JP 2010517383A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output
- phase
- locked loop
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 50
- 230000008859 change Effects 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (18)
- クロック出力と、
出力信号を発生するように動作可能な複数個の発振器複合体と、
複数個の発振器複合体のうち1個の出力信号を、前記クロック出力に、選択的に結合するように構成された制御ロジックと、
を備える位相ロックループ。 - 基準信号を受信する入力と
前記基準信号に信号の位相をロックさせるフィードバック・パスと、そこにおいて前記制御ロジックが、さらに、前記複数個の発振器複合体のうち他の1個を、前記フィードバック・パスに、選択的に結合するように構成されている、
をさらに備える、請求項1の位相ロックループ。 - 前記複数の発振器複合体のうち1つの出力を、前記クロック出力に結合するように構成されたマルチプレクサー、
をさらに備える、請求項1の位相ロックループ。 - 1つの発振器複合体は、周波数の特定の範囲に対応する値を記憶するように構成されたレジスターを備える、請求項1の位相ロックループ。
- 前記制御ロジックに結合された除数2の割算回路であって、前記制御ロジックが、さらに、前記複数個の発振器複合体のうち1個が高い周波数にロックされている間に、前記出力信号の周波数を下げるために前記除数2の割算回路を起動させるように構成されている前記除数2の割算回路を
さらに備える請求項1の位相ロックループ。 - 前記フィードバック・パスを、前記複数個の発振器複合体のうちの1個に結合するように構成されたマルチプレクサー、
をさらに備える請求項2の位相ロックループ。 - 前記フィードバック・パスは、割算器と、位相検出器と、ループ・フィルターとを備える、請求項2の位相ロックループ。
- 前記制御ロジックは、単純スルー動作を生成するために、前記複数個の発振器複合体を、前記フィードバック・パスの駆動と前記クロック出力との間で切り替える、請求項2の位相ロックループ。
- 前記制御ロジックは、ホッピング動作を生成するために、前記複数個の発振器複合体を、前記フィードバック・パスの駆動と前記クロック出力との間で切り替える、請求項2の位相ロックループ。
- 前記制御ロジックは、ロック・スルー動作を生成するために、前記複数個の発振器複合体を、前記フィードバック・パスの駆動と前記クロック出力との間で切り替える、請求項2の位相ロックループ。
- 前記制御ロジックは、複合スルー動作を生成するために、前記複数個の発振器複合体を、前記フィードバック・パスの駆動と前記クロック出力との間で切り替える、請求項2の位相ロックループ。
- 基準信号を受信する入力と
クロック出力と
信号を前記基準信号と同じ位相にロックするためのフィードバック・パスと、
出力信号を発生し、前記フィードバック・パスと前記クロック出力に別々に結合することができる、複数個の発振器複合体と、
前記複数個の発振器複合体のうち第1の1個の出力信号を前記クロック出力と選択的に結合するように構成された制御ロジックと、
を備える位相ロックループ。 - 前記制御ロジックは、さらに、前記複数個の発振器複合体のうち第2の1個を前記フィードバック・パスと選択的に結合するように構成されている、請求項12の位相ロックループ。
- 位相ロックループの出力信号が動作すべき所要周波数を入力することと、
発振器複合体を前記位相ロックループのフィードバック・パスから切り離すことと、
位相ロックループの出力として信号を生成するために、前記切り離された発振器複合体の制御を調整することと、
前記信号が前記所要周波数の範囲内の周波数を持っているとき、前記信号を基準信号の位相とロックするために、前記発振器複合体を前記フィードバック・パスに結合すること、
を含む、位相ロックループの出力周波数を変える方法。 - 前記信号は、前記所要周波数の範囲内の周波数を持つまで、前記調整ステップを繰り返すことをさらに含む、請求項14の方法。
- 前記切り離された発振器複合体の制御は、ディジタルである、請求項14の方法。
- 最後の調整の前に、前記信号を割算することをさらに含む、請求項15の方法。
- 位相ロックループのフィードバック・パスから切り離されている第1の発振器複合体を前記位相ロックループの出力に結合することと、
前記位相ロックループの出力信号が動作するべき所要周波数の入力することと、
第2の発振器複合体の電源を供給することと、
前記所要周波数を含む周波数範囲における信号を生成するように前記第2の発振器複合体をディジタル制御することと、
前記第1の発振器複合体を前記位相ロックループの出力から切り離すことと、
前記第2の発振器複合体を前記位相ロックループの出力に結合すること、
を含む、位相ロックループの出力周波数を変える方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/624,995 US7821350B2 (en) | 2007-01-19 | 2007-01-19 | Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors |
US11/624,995 | 2007-01-19 | ||
PCT/US2008/051520 WO2008089460A1 (en) | 2007-01-19 | 2008-01-18 | Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010517383A true JP2010517383A (ja) | 2010-05-20 |
JP5129270B2 JP5129270B2 (ja) | 2013-01-30 |
Family
ID=39330803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009546559A Expired - Fee Related JP5129270B2 (ja) | 2007-01-19 | 2008-01-18 | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 |
Country Status (12)
Country | Link |
---|---|
US (1) | US7821350B2 (ja) |
EP (1) | EP2115871B1 (ja) |
JP (1) | JP5129270B2 (ja) |
KR (1) | KR101094030B1 (ja) |
CN (1) | CN101584119B (ja) |
BR (1) | BRPI0806672A2 (ja) |
CA (1) | CA2674628C (ja) |
ES (1) | ES2388085T3 (ja) |
MX (1) | MX2009007648A (ja) |
RU (1) | RU2461961C2 (ja) |
TW (1) | TWI349443B (ja) |
WO (1) | WO2008089460A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010028028A1 (en) | 2008-09-08 | 2010-03-11 | Virginia Tech Intellectual Properties | Systems, devices, and methods for managing energy usage |
KR101003143B1 (ko) * | 2009-05-13 | 2010-12-21 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
US8671413B2 (en) * | 2010-01-11 | 2014-03-11 | Qualcomm Incorporated | System and method of dynamic clock and voltage scaling for workload based power management of a wireless mobile device |
CN102129414B (zh) * | 2010-01-15 | 2013-12-04 | 华为技术有限公司 | 一种变频总线适配器、适配方法及系统 |
US10116313B2 (en) * | 2015-08-25 | 2018-10-30 | Intel Corporation | Apparatus and method to mitigate phase and frequency modulation due to inductive coupling |
US9467092B1 (en) * | 2015-11-16 | 2016-10-11 | International Business Machines Corporation | Phased locked loop with multiple voltage controlled oscillators |
US10574243B2 (en) * | 2017-01-24 | 2020-02-25 | Intel Corporation | Apparatus and method for generating stable reference current |
US10498344B2 (en) * | 2018-03-09 | 2019-12-03 | Texas Instruments Incorporated | Phase cancellation in a phase-locked loop |
US10686456B2 (en) | 2018-03-09 | 2020-06-16 | Texas Instruments Incorporated | Cycle slip detection and correction in phase-locked loop |
US10496041B2 (en) | 2018-05-04 | 2019-12-03 | Texas Instruments Incorporated | Time-to-digital converter circuit |
CN110221650B (zh) * | 2019-06-18 | 2021-04-09 | 中国人民解放军国防科技大学 | 一种适用于高性能网络处理器芯片的时钟发生器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162726A (ja) * | 1995-12-04 | 1997-06-20 | Nec Eng Ltd | クロック信号発生器 |
JPH09284130A (ja) * | 1996-04-17 | 1997-10-31 | Toshiba Corp | Pll回路 |
JPH1070459A (ja) * | 1996-08-27 | 1998-03-10 | Nec Shizuoka Ltd | 位相同期ループ・周波数シンセサイザ |
JPH10242856A (ja) * | 1997-02-18 | 1998-09-11 | Internatl Business Mach Corp <Ibm> | 可変速度位相ロック・ループ・システムおよびその方法 |
JP2000010652A (ja) * | 1998-06-19 | 2000-01-14 | Ricoh Co Ltd | 周波数シンセサイザー |
WO2001063783A1 (en) * | 2000-02-25 | 2001-08-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transmitter system, radio receiver system, and methods related to frequency hopping |
JP2003152535A (ja) * | 2001-11-16 | 2003-05-23 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
JP2003347931A (ja) * | 2002-05-29 | 2003-12-05 | Matsushita Electric Ind Co Ltd | Pllを搭載した半導体集積回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2916322B2 (ja) * | 1992-03-19 | 1999-07-05 | 株式会社ハドソン | 疑似多重スクロール方法 |
KR940005459A (ko) * | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
US6005443A (en) * | 1998-03-19 | 1999-12-21 | Conexant Systems, Inc. | Phase locked loop frequency synthesizer for multi-band application |
US6097324A (en) * | 1998-06-17 | 2000-08-01 | Lucent Technologies Inc. | Method and apparatus for extending the spurious free dynamic range of an analog-to-digital converter |
JP3281871B2 (ja) * | 1998-07-31 | 2002-05-13 | 三洋電機株式会社 | Pll回路 |
EP1213840A1 (en) * | 2000-12-07 | 2002-06-12 | Nokia Corporation | Radio transceiver having a phase-locked loop circuit |
US6583675B2 (en) * | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
US6933789B2 (en) | 2003-11-13 | 2005-08-23 | Skyworks Solutions, Inc. | On-chip VCO calibration |
JP3917592B2 (ja) * | 2004-01-26 | 2007-05-23 | 松下電器産業株式会社 | 周波数シンセサイザ |
KR100596456B1 (ko) * | 2004-06-22 | 2006-07-03 | 삼성전자주식회사 | 하나의 전압 제어 발진기를 사용하는 다중 대역통신시스템의 국부 발진방법 및 국부 발진기 |
-
2007
- 2007-01-19 US US11/624,995 patent/US7821350B2/en not_active Expired - Fee Related
-
2008
- 2008-01-18 JP JP2009546559A patent/JP5129270B2/ja not_active Expired - Fee Related
- 2008-01-18 ES ES08727967T patent/ES2388085T3/es active Active
- 2008-01-18 EP EP08727967A patent/EP2115871B1/en not_active Not-in-force
- 2008-01-18 KR KR1020097017302A patent/KR101094030B1/ko active IP Right Grant
- 2008-01-18 RU RU2009131456/07A patent/RU2461961C2/ru not_active IP Right Cessation
- 2008-01-18 WO PCT/US2008/051520 patent/WO2008089460A1/en active Application Filing
- 2008-01-18 MX MX2009007648A patent/MX2009007648A/es active IP Right Grant
- 2008-01-18 BR BRPI0806672-8A patent/BRPI0806672A2/pt not_active Application Discontinuation
- 2008-01-18 CN CN2008800023538A patent/CN101584119B/zh not_active Expired - Fee Related
- 2008-01-18 CA CA2674628A patent/CA2674628C/en not_active Expired - Fee Related
- 2008-01-21 TW TW097102297A patent/TWI349443B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162726A (ja) * | 1995-12-04 | 1997-06-20 | Nec Eng Ltd | クロック信号発生器 |
JPH09284130A (ja) * | 1996-04-17 | 1997-10-31 | Toshiba Corp | Pll回路 |
JPH1070459A (ja) * | 1996-08-27 | 1998-03-10 | Nec Shizuoka Ltd | 位相同期ループ・周波数シンセサイザ |
JPH10242856A (ja) * | 1997-02-18 | 1998-09-11 | Internatl Business Mach Corp <Ibm> | 可変速度位相ロック・ループ・システムおよびその方法 |
JP2000010652A (ja) * | 1998-06-19 | 2000-01-14 | Ricoh Co Ltd | 周波数シンセサイザー |
WO2001063783A1 (en) * | 2000-02-25 | 2001-08-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transmitter system, radio receiver system, and methods related to frequency hopping |
JP2003152535A (ja) * | 2001-11-16 | 2003-05-23 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
JP2003347931A (ja) * | 2002-05-29 | 2003-12-05 | Matsushita Electric Ind Co Ltd | Pllを搭載した半導体集積回路 |
Non-Patent Citations (1)
Title |
---|
JPN5009020650; MOLNAR J A: 'W-Band Synthesized Signal Generator using Fundamental Voltage Controlled Oscillators' AUTOTESTCON , 19970922, P331-336, IEEE * |
Also Published As
Publication number | Publication date |
---|---|
BRPI0806672A2 (pt) | 2014-05-27 |
CA2674628C (en) | 2013-07-30 |
JP5129270B2 (ja) | 2013-01-30 |
CN101584119A (zh) | 2009-11-18 |
ES2388085T3 (es) | 2012-10-08 |
EP2115871B1 (en) | 2012-05-16 |
KR20090102859A (ko) | 2009-09-30 |
MX2009007648A (es) | 2009-07-29 |
KR101094030B1 (ko) | 2011-12-19 |
RU2009131456A (ru) | 2011-02-27 |
WO2008089460A1 (en) | 2008-07-24 |
CN101584119B (zh) | 2013-06-05 |
EP2115871A1 (en) | 2009-11-11 |
TWI349443B (en) | 2011-09-21 |
US20080174373A1 (en) | 2008-07-24 |
TW200845592A (en) | 2008-11-16 |
CA2674628A1 (en) | 2008-07-24 |
RU2461961C2 (ru) | 2012-09-20 |
US7821350B2 (en) | 2010-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5129270B2 (ja) | マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置 | |
US7088154B2 (en) | Methods and arrangements for a low power phase-locked loop | |
US7728675B1 (en) | Fast lock circuit for a phase lock loop | |
US7605666B2 (en) | High frequency digital oscillator-on-demand with synchronization | |
US9602113B2 (en) | Fast frequency throttling and re-locking technique for phase-locked loops | |
JP5420641B2 (ja) | デジタル位相ロックループ(dpll)における電力消費を制御するシステム及び方法 | |
CN111279615A (zh) | 参考锁定时钟发生器 | |
US9979405B1 (en) | Adaptively reconfigurable time-to-digital converter for digital phase-locked loops | |
US7809345B2 (en) | Digital PLL and applications thereof | |
US9413361B1 (en) | Closed loop clock signal generator with multiple reference clocks | |
JP2011147122A (ja) | スプレッドスペクトルクロック発生器及びそれを含む電子装置 | |
KR20140130022A (ko) | 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
JP2001094417A (ja) | デジタル方式pll回路 | |
IL285685B1 (en) | Method and device for controlling the cycle time of a clock | |
US7352837B2 (en) | Digital phase-locked loop | |
US10484027B2 (en) | Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops | |
KR20090047153A (ko) | 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법 | |
JP5415229B2 (ja) | 周波数シンセサイザ | |
US20090066424A1 (en) | Programmable Interpolative Voltage Controlled Oscillator with Adjustable Range | |
Switchover | Programmable Duty Cycle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120227 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120319 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5129270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |