JP3917592B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP3917592B2 JP3917592B2 JP2004017174A JP2004017174A JP3917592B2 JP 3917592 B2 JP3917592 B2 JP 3917592B2 JP 2004017174 A JP2004017174 A JP 2004017174A JP 2004017174 A JP2004017174 A JP 2004017174A JP 3917592 B2 JP3917592 B2 JP 3917592B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage controlled
- controlled oscillator
- dividing means
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 42
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 14
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
また、複数の第1の分周手段が、複数の周波数帯に応じた周波数特性を備え、かつ、周波数帯に応じて異なる電力を消費する。
以下、本発明の実施の形態1に係る周波数シンセサイザについて、図1を用いて説明する。
fout2=M2×N2×fref/N4 …(2)
このとき、上記式中のそれぞれの値は以下の関係にある。ここで、発振周波数fout1と発振周波数fout2とは1つの電圧制御発振器で対応できない周波数の関係にあるため、2つの電圧制御発振器2,3の切り替え方式で構成されている。
M1≠M2
N1≠N2
N3≠N4
つぎに、電圧制御発振器2と分周器6とを選択したときのループゲインを式(3)に示す。ここで、記号K1は第1周波数シンセサイザ部PLL1のループゲインを示し、記号Kv1は電圧制御発振器2の発振ゲインを示し、記号KPD1は位相比較器12のゲインを示し、記号KCP1はチャージポンプ13のゲインを示し、記号M1は分周器6の分周比を示し、記号N1はカウンタ9の分周比を示し、記号αはループゲインを常に一定にするための制御定数を示す。
K2=β×(Kv2×KPD2×KCP2)/(M2×N2) …(4)
このとき、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2のループゲインの間には、以下式(5)のように等しくするために、ループゲイン制御部17より、第1周波数シンセサイザ部PLL1の場合にはαの制御定数、第2周波数シンセサイザ部PLL2の場合にはβの制御定数が設定される。
ここで、制御定数α,βの設定の仕方について説明する。各々の発振周波数をfout1とfout2に設定したとき、通常の場合各々のPLLループゲインは以下となる。
K2=(Kv2×KPD2×KCP2)/(M2×N2)
この場合、このままでは上記の設定定数が各々違うため、ループゲインK1 、K2は違った値になる。そこで、あらかじめループゲイン値を決定しておき、各々の発振周波数のときに、その決めておいたループゲイン値になるように(K1=K2=ある一定値)、上記定数Kv1、KPD1、KCP1、M1、N1のどれかの値を制御変更する。そのときの変更制御の定数をまとめた値が、それぞれfout1のときをαとし、fout2のときをβとしている。
以下、本発明の実施の形態2に係る周波数シンセサイザについて、図2を用いて説明する。
fout2=M×N×fref/Nref …(7)
fout1=a×fout2 …(8)
ここで、Mは分周器6,7の分周比、Nはカウンタ9の分周比、Nrefは分周器11の分周比を示す。
すなわち、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2のPLLループゲインが式(9)のように一定になるために、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2における、電圧制御発振器と位相比較器とチャージポンプのそれぞれのゲインと、分周器とカウンタの分周比M×Nが常に一定になるように制御する。具体的に説明すると、発振周波数fout1とfout2において、電圧制御発振器と位相比較器とチャージポンプのそれぞれのゲインが同じ値で、電圧制御発振器の周波数を可変したとき、分周器とカウンタの分周比M×Nが常に一定になるように基準周波数の分周比を可変制御している。
ここで、式(6)、(7)、(8)より常にM×Nが一定になるために、式(6)より式(10)に変形する。
尚、式9において、電圧制御発振器2及び3の発振ゲインを共にK v1 とした。
=M×N×(a×fref/Nref) …(10)
つまり、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2の電圧制御発振周波数の関係式(8)に応じて、一方の分周器11の分周比(第1周波数シンセサイザ)の制御を以下の式(11)のように行う。すなわち、
fout1=a×fout2 …(8)
のとき、第1周波数シンセサイザ部PLL1において、基準発振器10の発振周波数を分周器11で分周する比率を基準分周比としており、
1/基準分周比=a/Nref …(11)
として与えられる。
この実施の形態2によると、複数の電圧制御発振器と複数の分周器が切り替わり、電圧制御発振器の発振周波数が切り替わっても、分周器11の分周比制御により、常にPLLループゲインが常に一定にできる。これにより、電圧制御発振器の発振周波数が切り替わってもPLL特性は常に一定である。
以下、本発明の実施の形態3に係る周波数シンセサイザについて、図3を用いて説明する。
fpre1>fpre2
Ipre1>Ipre2
とする。
fpre1=2×fpre2
Ipre1=2×Ipre2
ここで、周波数の周波数切り替え制御部16の切り替えに同期し、制御電圧発振器2と分周器6との組み合わせに切り替わったときを第1周波数シンセサイザ部PLL1とし、制御電圧発振器3と分周器7との組み合わせに切り替わったときを第2周波数シンセサイザ部PLL2とする。そして、各電圧制御発振器2または3の周波数特性に応じて、最適な周波数特性と消費電流特性の分周器6または7を選択することが可能になる。
以下、本発明の実施の形態4に係る周波数シンセサイザについて、図4を用いて説明する。
K2=(Kv1×KPD1×KCP2)/(M×N) …(13)
ここで、式(12)、式(13)が一定(K1=K2)になるように、チャージポンプのゲインの関係式(14)に変形する。
すなわち、
(Kv1×KPD1×KCP1)/(a×M×N)
=(Kv1×KPD1×KCP2)/(M×N)
したがって、
KCP2=1/a×KCP1 …(14)
つまり、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2の電圧制御発振器の発振周波数の関係式(8)に応じて、一方(第2周波数シンセサイザ部)のチャージポンプゲインの制御を式(14)のように行う。
以下、本発明の実施の形態5に係る無線通信装置について説明する。この無線通信装置は、例えば、実施の形態1における周波数シンセサイザを用いて構成したものである。具体的に説明すると、実施の形態1における周波数シンセサイザの電圧制御発振器出力端子18を多周波数帯域対応のディジタル無線通信装置の局部発振周波数として使用するというものである。
2 電圧制御発振器(VCO)
3 電圧制御発振器(VCO)
4 スイッチ
5 スイッチ
6 分周器
7 分周器
8 スイッチ
9 カウンタ
10 基準発振器
11 分周器
12 位相比較器(PD)
13 チャージポンプ(CP)
14 ローパスフィルタ(LPF)
15 チャンネルデータ制御部
16 周波数切り替え制御部
17 ループゲイン制御部
18 電圧制御発振器出力端子
19 アンテナ
20 スイッチ
21 パワーアンプ
22 ドライバ
23 周波数変換部
24 変調部
25 音声データ信号端子
26 スイッチ
27 スイッチ
28 電圧制御発振器
29 第1周波数シンセサイザ部(PLL1)
30 電圧制御発振器
31 第2周波数シンセサイザ部(PLL2)
32 フロントエンド部
33 周波数変換部
34 復調部
35 音声データ信号端子
100 多周波数シンセサイザ部
200 制御部
Claims (8)
- 外部電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する第1の分周手段と、基準発振器と、前記基準発振器の出力信号を分周する第2の分周手段と、前記第1の分周手段より得られた信号と前記第2の分周手段より得られた信号とを位相比較して誤差信号を出力する位相比較手段と、前記位相比較手段の出力信号を積分して前記電圧制御発振器に前記外部電圧として与えるローパスフィルタとを備えた周波数シンセサイザであって、
前記電圧制御発振器と前記第1の分周手段とを複数の周波数帯に対応してそれぞれ複数設け、前記位相比較手段と前記ローパスフィルタとを前記複数の周波数帯で共通とし、
周波数帯の選択に対応して前記複数の電圧制御発振器の何れかを選択する電圧制御発振器選択手段と、前記周波数帯の選択に対応して前記複数の第1の分周手段の何れかを選択する分周手段選択手段と、前記電圧制御発振器、前記第1の分周手段、前記位相比較器、前記ローパスフィルタによる周波数シンセサイザループのゲイン特性が一定になるように、前記周波数シンセサイザループのゲイン制御を前記複数の電圧制御発振器の選択変更と前記複数の第1の分周手段の選択変更に同期して行う制御手段を備え、
前記複数の第1の分周手段が、前記複数の周波数帯に応じた周波数特性を備え、かつ、前記周波数帯に応じて異なる電力を消費すること特徴とした周波数シンセサイザ。 - 前記制御手段は、前記周波数シンセサイザループのゲイン制御として、前記電圧制御発振器および前記位相比較器のいずれか少なくとも一方のゲイン制御を行う請求項1記載の周波数シンセサイザ。
- 前記位相比較手段と前記ローパスフィルタとの間にチャージポンプを有し、前記制御手段は、前記周波数シンセサイザループのゲイン制御として、前記チャージポンプのゲイン制御を行う請求項1記載の周波数シンセサイザ。
- 前記電圧制御発振器選択手段は前記ローパスフィルタの出力を前記複数の電圧制御発振器に選択的に与える第1の選択器と、前記複数の電圧制御発振器の出力を選択的に出力する第2の選択器とからなり、前記分周手段選択手段は前記第2の選択器の出力を前記複数の第1の分周手段に選択的に与える第3の選択器と、前記複数の第1の分周手段の出力を選択的に出力する第4の選択器とからなり、
前記複数の電圧制御発振器のうちの非選択の電圧制御発振器と前記複数の第1の分周手段のうちの非選択の第1の分周手段への電源供給を遮断するようにした請求項1、2または3記載の周波数シンセサイザ。 - 外部電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する第1の分周手段と、基準発振器と、前記基準発振器の出力信号を分周する第2の分周手段と、前記第1の分周手段より得られた信号と前記第2の分周手段より得られた信号とを位相比較して誤差信号を出力する位相比較手段と、前記位相比較手段の出力信号を積分して前記電圧制御発振器に前記外部電圧として与えるローパスフィルタとを備えた周波数シンセサイザであって、
前記電圧制御発振器と前記第1の分周手段とを複数の周波数帯に対応してそれぞれ複数設け、前記位相比較手段と前記ローパスフィルタとを前記複数の周波数帯で共通とし、
周波数帯の選択に対応して前記複数の電圧制御発振器の何れかを選択する電圧制御発振器選択手段と、前記周波数帯の選択に対応して前記複数の第1の分周手段の何れかを選択する分周手段選択手段と、前記複数の電圧制御発振器の選択変更と前記複数の第1の分周手段の選択変更にかかわらず前記電圧制御発振器、前記第1の分周手段、前記位相比較器、前記ローパスフィルタによる周波数シンセサイザループのゲイン特性が一定になるように、前記周波数シンセサイザループのゲイン制御を前記複数の電圧制御発振器の選択変更と前記複数の第1の分周手段の選択変更に同期して行う制御手段をさらに備え、
前記複数の第1の分周手段は、複数の周波数帯のうち分担する周波数帯に応じた周波数特性を有し、かつ分担する周波数帯の高・低に応じて消費電力が多・少と異なり、前記複数の第1の分周手段のうち非選択の第1の分周手段への電源供給を遮断するようにした周波数シンセサイザ。 - 前記制御手段は、前記周波数シンセサイザループのゲイン制御として、前記電圧制御発振器および前記位相比較器のいずれか少なくとも一方のゲイン制御を行う請求項5記載の周波数シンセサイザ。
- 前記位相比較手段と前記ローパスフィルタとの間にチャージポンプを有し、前記制御手段は、前記周波数シンセサイザループのゲイン制御として、前記チャージポンプのゲイン制御を行う請求項5記載の周波数シンセサイザ。
- 前記電圧制御発振器選択手段の出力信号を局部発振信号とした請求項1から請求項7の何れか1項に記載の無線通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017174A JP3917592B2 (ja) | 2004-01-26 | 2004-01-26 | 周波数シンセサイザ |
US11/041,888 US7391841B2 (en) | 2004-01-26 | 2005-01-25 | Frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017174A JP3917592B2 (ja) | 2004-01-26 | 2004-01-26 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005210604A JP2005210604A (ja) | 2005-08-04 |
JP3917592B2 true JP3917592B2 (ja) | 2007-05-23 |
Family
ID=34857592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004017174A Expired - Fee Related JP3917592B2 (ja) | 2004-01-26 | 2004-01-26 | 周波数シンセサイザ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7391841B2 (ja) |
JP (1) | JP3917592B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7821350B2 (en) * | 2007-01-19 | 2010-10-26 | Qualcomm Incorporated | Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors |
US20110113052A1 (en) * | 2007-06-08 | 2011-05-12 | Hoernkvist John | Query result iteration for multiple queries |
JP2009164939A (ja) * | 2008-01-08 | 2009-07-23 | Toyota Industries Corp | Pll回路 |
JP2009171212A (ja) * | 2008-01-16 | 2009-07-30 | Toyota Industries Corp | Pll回路 |
CN101409555B (zh) * | 2008-11-25 | 2011-01-19 | 北京朗波芯微技术有限公司 | 多模分频装置及用于扩展多模分频器分频范围的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3696422A (en) * | 1970-02-27 | 1972-10-03 | King Radio Corp | Navigation receiver/communications transceiver and frequency synthesizer associated therewith |
US5686864A (en) | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
JPH10303747A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 複数周波数帯域pll周波数シンセサイザ |
US6072371A (en) * | 1997-06-16 | 2000-06-06 | Trw Inc. | Quenchable VCO for switched band synthesizer applications |
JPH1188164A (ja) | 1997-09-05 | 1999-03-30 | Hitachi Denshi Ltd | 周波数シンセサイザ |
US6233441B1 (en) * | 1998-05-29 | 2001-05-15 | Silicon Laboratories, Inc. | Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications |
JP2001016103A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | Pllシンセサイザ |
US6525615B1 (en) * | 2000-07-14 | 2003-02-25 | International Business Machines Corporation | Oscillator with digitally variable phase for a phase-locked loop |
JP3556917B2 (ja) | 2001-03-23 | 2004-08-25 | 三菱電機株式会社 | 周波数シンセサイザ |
-
2004
- 2004-01-26 JP JP2004017174A patent/JP3917592B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-25 US US11/041,888 patent/US7391841B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7391841B2 (en) | 2008-06-24 |
US20050185750A1 (en) | 2005-08-25 |
JP2005210604A (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5909149A (en) | Multiband phase locked loop using a switched voltage controlled oscillator | |
US7454176B2 (en) | Semiconductor integrated circuit for communication and terminal device for mobile communication | |
US7386064B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
US7391841B2 (en) | Frequency synthesizer | |
JPH1155108A (ja) | プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 | |
US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
US6727763B2 (en) | PLL synthesizer in a cellular phone | |
KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
EP1227592A2 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
JP3556917B2 (ja) | 周波数シンセサイザ | |
KR20000068744A (ko) | 다중 채널 무선 장치, 무선 통신 시스템, 및 분수 분할 주파수신시사이저 | |
CN102668382B (zh) | 产生具有在连续频率范围内的期望频率的振荡信号 | |
EP1656741B1 (en) | Provision of local oscillator signals | |
EP1692768B1 (en) | A phase locked loop that sets gain automatically | |
JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
JP4348225B2 (ja) | Pll周波数シンセサイザ | |
JPH1188164A (ja) | 周波数シンセサイザ | |
KR100656138B1 (ko) | 두 개의 위상 동기 루프를 이용한 직교 변조 송신기 | |
JP4522317B2 (ja) | 通信装置 | |
KR101757445B1 (ko) | 주파수 합성 장치 및 이의 주파수 합성 방법 | |
JP2002261603A (ja) | Pll回路及びそれを用いた通信機 | |
JP2000013256A (ja) | 送信回路 | |
JP2003324365A (ja) | 高周波受信用集積回路およびそれを備えた高周波受信装置 | |
GB2393863A (en) | PLL synthesizer in a cellular phone |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |