JP2005210604A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ Download PDF

Info

Publication number
JP2005210604A
JP2005210604A JP2004017174A JP2004017174A JP2005210604A JP 2005210604 A JP2005210604 A JP 2005210604A JP 2004017174 A JP2004017174 A JP 2004017174A JP 2004017174 A JP2004017174 A JP 2004017174A JP 2005210604 A JP2005210604 A JP 2005210604A
Authority
JP
Japan
Prior art keywords
frequency
voltage controlled
dividing means
voltage
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004017174A
Other languages
English (en)
Other versions
JP3917592B2 (ja
Inventor
Hisashi Takahashi
尚志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004017174A priority Critical patent/JP3917592B2/ja
Priority to US11/041,888 priority patent/US7391841B2/en
Publication of JP2005210604A publication Critical patent/JP2005210604A/ja
Application granted granted Critical
Publication of JP3917592B2 publication Critical patent/JP3917592B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0898Details of the current generators the source or sink current values being variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】 実装面積の小型化と低消費電力化を実現し、さらにすべての周波数帯でループゲイン特性が一定である多周波数対応の周波数シンセサイザを得る。
【解決手段】 電圧制御発振器2,3と分周器6,7とを複数の周波数帯に対応してそれぞれ設け、位相比較器12とチャージポンプ13とローパスフィルタ14とを複数の周波数帯で共通とし、電圧制御発振器2,3の何れかを選択するスイッチ1,4と、分周器6,7の何れかを選択するスイッチ5,8とを設ける。そして、電圧制御発振器2,3および分周器6,7の選択変更にかかわらず電圧制御発振器2,3、分周器6,7、位相比較器12、チャージポンプ13、ローパスフィルタ14による周波数シンセサイザループのゲイン特性が一定になるように、周波数シンセサイザループのゲイン制御を電圧制御発振器2,3および分周器6,7の選択変更に同期して行う制御部200をさらに備える。
【選択図】 図1

Description

本発明は多周波数対応の周波数シンセサイザに関し、また特にディジタルデータを用いて画像や音声情報を伝送する複数の周波数周波数帯に対応するディジタル無線通信装置に関するものである。
近年、ディジタル無線通信装置の多周波数帯域対応に伴って、多周波数対応の周波数シンセサイザを用いる技術が提案されている。
複数の周波数シンセサイザを用いると、多周波数帯域対応のディジタル無線装置の構成が可能になる。
そこで、多周波数対応周波数シンセサイザを用いる技術が提案されている。
以下、先行技術として、図5と特開2002−290235号公報とを参照しながら、多周波数対応の周波数シンセサイザについて説明する。
図5に従来の多周波数対応の周波数シンセサイザを用いたディジタル無線装置の先行技術の高周波部のブロック図を示す。
図5において、音声データ信号端子25から入力された中間周波音声データは、変調部24で変調され周波数変換部23に入力される。周波数変換部23では、第1周波数シンセサイザ部29の電圧制御発振器28あるいは第2周波数シンセサイザ部31の電圧制御発振器30の局部発振信号を用いて中間周波音声データを周波数変換する。ここで、第1周波数シンセサイザ部29の電圧制御発振器28の局部発振信号と第2周波数シンセサイザ部31の電圧制御発振器30の局部発振信号とは、周波数が異なる。局部発振器28か局部発振器30かの選択は、スイッチ27によって行われる。また、スイッチ27によって選択された局部発振信号は、送受信切替用のスイッチ26を通して周波数変換部23に入力される。
そして、周波数変換部23の出力信号は、ドライバ部22、パワーアンプ部21で規定の出力電力まで増幅され、パワーアンプ部21の出力信号が送受信切替用のスイッチ20を通してアンテナ19から送信される。このとき、周波数が異なる電圧制御発振器28の局部発振信号か電圧制御発振器30の局部発振信号かの切り替えにより多周波数帯域の対応ができる。
スイッチ20は、パワーアンプ部21の出力をアンテナ19へ送信信号として供給する状態と、アンテナ19による受信信号をフロントエンド部32へ供給する状態とを切り替える。アンテナ19からスイッチ20を通して受信信号が入力されると、フロントエンド部32で所望の受信信号が増幅され、フィルタにより選択され、周波数変換部33に入力される。周波数変換部33に入力された受信信号は、第1周波数シンセサイザ部29の電圧制御発振器28あるいは第2周波数シンセサイザ部31の電圧制御発振器30の局部発振信号を用いて周波数変換される。局部発振器28か局部発振器30かの選択は、スイッチ27によって行われる。また、スイッチ27によって選択された局部発振信号は、送受信切替用のスイッチ26を通して周波数変換部33に入力される。
周波数変換部33で変換された中間周波受信信号は、復調部34で復調され、音声信号として音声データ信号端子35から出力される。
ここで、送信信号と受信信号の伝送を交互に行うディジタル無線通信装置においては、スイッチ26で局部発振信号を送信信号用と受信信号用とに切り替え、周波数変換部23または33に入力する。
また、特開2002−290235号公報においては、複数のプリスケーラと複数の逓倍器と切り替え器とを備え、逓倍器の出力信号を局部発振信号とし、所望のプリスケーラと逓倍器の組み合わせを、分周比と逓倍数の積が一定になるように設定している。この構成によると、選択する周波数帯域に依らず、シンセサイザ出力周波数の可変周波数ステップを一定値に保つことができる。また、複数のプリスケーラの切り替えで選択されないプリスケーラの電源を切ることにより消費電力の低減を行っている。
特開2002−290235号公報
しかしながら、上記図5の多周波数対応の周波数シンセサイザを用いた無線通信装置においては、複数の周波数帯の各々について個別に周波数シンセサイザ部が必要になり、周波数シンセサイザ部の実装面積が増加するという問題が起きる。
一方、特開2002−290235号公報においては、複数の逓倍器が必要になり、実装面積が増加することと逓倍器の消費電力が増加する問題が起きる。
逓倍器を必要とせず、分周器の分周比を可変することで電圧制御発振器の出力を局部発振信号とした場合、異なる発振周波数ごとに周波数シンセサイザ部のループゲイン特性が異なり、周波数シンセサイザ特性であるロックアップタイム特性、C/N特性に差が生じる問題が起きる。
本発明の目的は、上記問題に鑑み、複数の周波数シンセサイザ部を一体化にした時に存在する問題点を改善し、実装面積を削減し、低消費電力化を図ることができる周波数シンセサイザおよび無線通信装置を提供することである。
また、本発明の他の目的は、周波数帯を切り替えても、ループゲイン特性を同一にすることができる周波数シンセサイザを提供することである。
上記課題を解決するために、本発明の周波数シンセサイザは、外部電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する第1の分周手段と、基準発振器と、基準発振器の出力信号を分周する第2の分周手段と、第1の分周手段より得られた信号と第2の分周手段より得られた信号とを位相比較して誤差信号を出力する位相比較手段と、位相比較手段の出力信号を積分して電圧制御発振器に外部電圧として与えるローパスフィルタとを備えた周波数シンセサイザにおいて、以下のように構成している。
すなわち、電圧制御発振器と第1の分周手段とを複数の周波数帯に対応してそれぞれ複数設け、位相比較手段とローパスフィルタとを複数の周波数帯で共通としている。そして、周波数帯の選択に対応して複数の電圧制御発振器の何れかを選択する電圧制御発振器選択手段と、周波数帯の選択に対応して複数の第1の分周手段の何れかを選択する分周手段選択手段と、複数の電圧制御発振器の選択変更と複数の第1の分周手段の選択変更にかかわらず電圧制御発振器、第1の分周手段、位相比較器、ローパスフィルタによる周波数シンセサイザループのゲイン特性が一定になるように、周波数シンセサイザループのループゲイン制御を複数の電圧制御発振器の選択変更と複数の第1の分周手段の選択変更に同期して行う制御手段をさらに備えている。
この構成によれば、電圧制御発振器と第1の分周手段とを周波数帯毎に個別に設け、電圧制御発振器選択手段および分周手段選択手段でそれらを選択するようにし、位相比較器、ローパスフィルタ等他の要素については、すべての周波数帯で共通としているので、周波数帯毎に周波数シンセサイザを個別に設けるのに比べて、実装面積を削減し、低消費電力化を図ることができる。また、制御手段によって、周波数シンセサイザループのゲイン特性が一定になるように、周波数シンセサイザループのゲイン制御を複数の電圧制御発振器の選択変更と複数の第1の分周手段の選択変更に同期して行うので、周波数シンセサイザのループゲイン特性を同一にすることができる。
本発明の周波数シンセサイザにおいては、制御手段は、例えば電圧制御発振器および位相比較器のいずれか少なくとも一方のゲイン制御を行うことによって、周波数シンセサイザループのゲイン制御を行う。
また、本発明の周波数シンセサイザにおいて、位相比較手段とローパスフィルタとの間にチャージポンプを有する場合には、制御手段は、電圧制御発振器および位相比較器でゲイン制御を行う代わりに、例えばチャージポンプのゲイン制御を行うことにより、周波数シンセサイザループのゲイン制御を行うこともできる。
また、電圧制御発振器、位相比較器、もしくはチャージポンプでゲイン制御を行う代わりに、可変利得の増幅器を設け、そのゲインを制御することによって、周波数シンセサイザループのゲイン制御を行うこともできる。
また、制御手段は、前記複数の第1の分周手段の分周比を同一として前記第2の分周手段の分周比制御を行うことにより、周波数シンセサイザループのゲイン制御を行うこともできる。
上記本発明の周波数シンセサイザにおいては、電圧制御発振器選択手段は、例えばローパスフィルタの出力を複数の電圧制御発振器に選択的に与える第1の選択器と、複数の電圧制御発振器の出力を選択的に出力する第2の選択器とからなる。また、分周手段選択手段は、例えば第2の選択器の出力を複数の第1の分周手段に選択的に与える第3の選択器と、複数の第1の分周手段の出力を選択的に出力する第4の選択器とからなる。
この構成では、複数の電圧制御発振器のうちの非選択の電圧制御発振器と複数の第1の分周手段のうちの非選択の第1の分周手段への電源供給を遮断することが好ましい。
また、上記第1、第2または第3の発明の周波数シンセサイザにおいては、複数の第1の分周手段は、複数の周波数帯のうち分担する周波数帯に応じた周波数特性を有し、かつ分担する周波数帯の高・低に応じて消費電力が多・少と異なることが好ましく、さらに複数の第1の分周手段のうち非選択の第1の分周手段への電源供給を遮断することが好ましい。
本発明のディジタル無線通信装置は、上記本発明の周波数シンセサイザを備えた構成を有している。
この構成によれば、本発明の周波数シンセサイザと同様の作用効果を奏する。
本発明に係る周波数シンセサイザによれば、実装面積の小型化と低消費電力化を実現し、さらにすべての周波数帯でループゲイン特性が一定である多周波数対応の周波数シンセサイザを得ることができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
(実施の形態1)
以下、本発明の実施の形態1に係る周波数シンセサイザについて、図1を用いて説明する。
スイッチ1は、ローパスフィルタ14の出力を、複数(この例では、2個)の電圧制御発振器2,3へ選択的に入力する。電圧制御発振器2と電圧制御発振器3とは、周波数特性が異なり、異なる周波数帯で動作する。スイッチ4は、複数の電圧制御発振器2,3の出力を選択的に電圧制御発振器出力端子18へ供給する。スイッチ5は、スイッチ4で選択された電圧制御発振器2または3の発振信号を複数(この例では、2個)の分周器6,7へ選択的に入力する。分周器6と分周器7とは、電圧制御発振器2,3の動作周波数帯にそれぞれ対応して周波数特性と消費電力が異なる。スイッチ8は複数の分周器6,7の出力を選択的に第1の分周手段を構成するカウンタ9へ入力する。第2の分周手段を構成する分周器11は、基準発振器10の出力信号を分周する。そして、周波数特性と消費電力が異なる分周器6,7を切り替えることで、消費電力の最適制御を行うようにしている。
位相比較器12は、分周器11の出力信号(基準側の分周出力信号)とカウンタ9の出力信号との位相誤差を検出する。チャージポンプ13は、位相比較器12の位相誤差に応じて充放電電流を流す。ローパスフィルタ14は、チャージポンプ13からの充放電電流を積分し、DC電圧にしてスイッチ1に入力する。
以上の要素で多周波数シンセサイザ部100が構成されている。
本発明の周波数シンセサイザの制御部200は、上記の多周波数シンセサイザ部100を制御するもので、周波数シンセサイザのロック周波数のチャンネルデータ制御部15と、周波数切り替え制御部16と、周波数シンセサイザのループゲイン制御部17とから構成されている。
つぎに、動作の説明を行う。まず、周波数切り替え制御部16により所望の周波数帯に対応する制御データが設定される。これにより、スイッチ1とスイッチ4とが切り替わり、所望の電圧制御発振器2または3が選択される。また同時に、スイッチ5とスイッチ8とが切り替わり、所望の分周器6または7が選択される。
つぎに、チャンネルデータ制御部15により周波数シンセサイザがロックする所望の周波数チャンネルデータが、分周器6,7のうち選択された分周器とカウンタ9と分周器11とに設定される。
そして、ループゲイン制御部17により選択された周波数で常にループゲインが一定になるように周波数シンセサイザループに制御データが設定される。具体的に説明すると以下の通りである。複数の電圧制御発振器2,3と複数の分周器6,7がそれぞれ切り替わり、電圧制御発振器2,3の発振周波数が設定されたとき、それぞれに切り替えに応じて、図1のループゲイン制御部17よりPLLループゲインを決定させる各ブロック(電圧制御発振器2または3の発振ゲインKV、位相比較器12のゲインKPD、チャージポンプ13のゲインKCP、分周器6または7の分周比M、カウンタ9の分周比N)に対して常にPLLループゲインが一定になるように一括で制御を行う。
ここで、電圧制御発振器2と分周器6とを選択したとき(第1周波数シンセサイザ部PLL1を構成)の電圧制御発振器2の発振周波数を式(1)に示す。ここで、記号fout1は電圧制御発振器2の発振周波数を示し、記号M1は分周器6の分周比を示し、記号N1はカウンタ9の分周比を示し、記号frefは基準発振器10の周波数を示し、記号N3は分周器11の分周比を示す。
また、電圧制御発振器3と分周器7とを選択したとき(第2周波数シンセサイザ部PLL2を構成する)の電圧制御発振器3の発振周波数を式(2)に示す。ここで、記号fout2は電圧制御発振器3の発振周波数を示し、記号M2は分周器7の分周比を示し、記号N2はカウンタ9の分周比を示し、記号frefは基準発振器10の周波数を示し、記号N4は分周器11の分周比を示す。
fout1=M1×N1×fref/N3 …(1)
fout2=M2×N2×fref/N4 …(2)
このとき、上記式中のそれぞれの値は以下の関係にある。ここで、発振周波数fout1と発振周波数fout2とは1つの電圧制御発振器で対応できない周波数の関係にあるため、2つの電圧制御発振器2,3の切り替え方式で構成されている。
fout1≠fout2
1≠M2
1≠N2
3≠N4
つぎに、電圧制御発振器2と分周器6とを選択したときのループゲインを式(3)に示す。ここで、記号K1は第1周波数シンセサイザ部PLL1のループゲインを示し、記号Kv1は電圧制御発振器2の発振ゲインを示し、記号KPD1は位相比較器12のゲインを示し、記号KCP1はチャージポンプ13のゲインを示し、記号M1は分周器6の分周比を示し、記号N1はカウンタ9の分周比を示し、記号αはループゲインを常に一定にするための制御定数を示す。
また、電圧制御発振器3と分周器7とを選択したときのループゲインを式(4)に示す。ここで、記号K2は第2周波数シンセサイザ部PLL2のループゲインを示し、記号Kv2は電圧制御発振器3の発振ゲインを示し、記号KPD2は位相比較器12のゲインを示し、記号KCP2はチャージポンプ13のゲインを示し、記号M2は分周器7の分周比を示し、記号N2はカウンタ9の分周比を示し、記号βはループゲインを常に一定にするための制御定数を示す。
1=α×(Kv1×KPD1×KCP1)/(M1×N1) …(3)
2=β×(Kv2×KPD2×KCP2)/(M2×N2) …(4)
このとき、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2のループゲインの間には、以下式(5)のように等しくするために、ループゲイン制御部17より、第1周波数シンセサイザ部PLL1の場合にはαの制御定数、第2周波数シンセサイザ部PLL2の場合にはβの制御定数が設定される。
1=K2 …(5)
ここで、制御定数α,βの設定の仕方について説明する。各々の発振周波数をfout1とfout2に設定したとき、通常の場合各々のPLLループゲインは以下となる。
1=(Kv1×KPD1×KCP1)/(M1×N1
2=(Kv2×KPD2×KCP2)/(M2×N2
この場合、このままでは上記の設定定数が各々の違うため、ループゲインK12は違った値になる。そこで、あらかじめループゲイン値を決定しておき、各々の発振周波数のときに、その決めておいたループゲイン値になるように(K1=K2=ある一定値)、上記定数Kv1、KPD1、KCP1、M1、N1のどれかの値を制御変更する。そのときの変更制御の定数をまとめた値が、それぞれfout1のときをαとし、fout2のときをβとしている。
また、複数の電圧制御発振器2,3のうちの非選択の電圧制御発振器への給電と、複数の分周器6,7のうち非選択の分周器への給電を遮断することにより、消費電力の低減を図ることができる。なお、非選択の電圧制御発振器および非選択の分周器の何れか一方への給電を遮断するだけでも、消費電力の低減を図ることができる。
この実施の形態1によると、複数の電圧制御発振器2,3の切り替えと複数の分周器6,7の切り替えとにより多周波数対応のシンセサイザが可能で、さらに常にループゲインが一定のため、それぞれの周波数での周波数シンセサイザ特性が一定である。
また、この実施の形態1によると、複数の電圧制御発振器2,3の切り替えと複数の分周器6,7を周波数帯毎に個別に設けるが、それ以外はすべての周波数帯で共用しているので、実装面積の小型化と低消費電力化を実現することができる。
(実施の形態2)
以下、本発明の実施の形態2に係る周波数シンセサイザについて、図2を用いて説明する。
この実施の形態2では、周波数シンセサイザのロック周波数は実施の形態1と同様に設定する。さらに、実施の形態1の構成に加え、ループゲイン制御部17は周波数の切り替えにより複数の電圧制御発振器と複数の分周器が切り替わっても、常にループゲインが一定になるように、基準分周比の切り替え制御を行う。具体的に説明すると、基準分周比のみの切り替え制御によりPLLループゲイン一定制御を行っている。上記実施の形態1では、PLLループゲインを決めるどれかのパラメータを可変することで(α、βを制御)PLLループゲイン一定制御を行っていたが、実施の形態2では、より具体的な構成として、基準分周比の切り替え制御をあげている。
ここで、第1周波数シンセサイザ部PLL1の発振周波数fout1と第2周波数シンセサイザ部PLL2の発振周波数fout2との間に、以下の式(6)、(7)、(8)の関係が成り立つときに以下のように制御される。
fout1=a×M×N×fref/Nref …(6)
fout2=M×N×fref/Nref …(7)
fout1=a×fout2 …(8)
すなわち、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2のPLLループゲインが式(9)のように一定になるために、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2における、電圧制御発振器と位相比較器とチャージポンプのそれぞれのゲインと、分周器とカウンタの分周比M×Nが常に一定になるように制御する。具体的に説明すると、発振周波数fout1とfout2において、電圧制御発振器と位相比較器とチャージポンプのそれぞれのゲインが同じ値で、電圧制御発振器の周波数を可変したとき、分周器とカウンタの分周比M×Nが常に一定になるように基準周波数の分周比を可変制御している。
1=K2=(Kv1×KPD1×KCP1)/(M×N) …(9)
ここで、式(6)、(7)、(8)より常にM×Nが一定になるために、式(6)より式(10)に変形する。
fout1=a×M×N×fref/Nref
=M×N×(a×fref/Nref) …(10)
つまり、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2の電圧制御発振周波数の関係式(8)に応じて、一方の基準分周器11の分周比(第1周波数シンセサイザ)の制御を以下の式(11)のように行う。すなわち、
fout1=a×fout2 …(8)
のとき、
基準分周比=a/Nref …(11)
この実施の形態2によると、複数の電圧制御発振器と複数の分周器が切り替わり、電圧制御発振器の発振周波数が切り替わっても、基準分周器11の分周比制御により、常にPLLループゲインが常に一定できる。これにより、電圧制御発振器の発振周波数が切り替わってもPLL特性は常に一定である。
また、この実施の形態2によると、複数の電圧制御発振器2,3の切り替えと複数の分周器6,7を周波数帯毎に個別に設けるが、それ以外はすべての周波数帯で共用しているので、実装面積の小型化と低消費電力化を実現することができる。
(実施の形態3)
以下、本発明の実施の形態3に係る周波数シンセサイザについて、図3を用いて説明する。
この実施の形態では、周波数シンセサイザのロック周波数とPLLループゲイン制御は実施の形態1と同様に設定する。さらに、実施の形態1の構成に加え、電圧制御発振器2,3と分周器6,7の間に以下の関係が成り立つ。
電圧制御発振器2の周波数帯域をfvco1とし、電圧制御発振器3の周波数帯域をfvco2としたき、fvco1>fvco2とする。
また、分周器6の周波数特性をfpre1とし、消費電流をIpre1とし、分周器7の周波数特性をfpre2とし、消費電流をIpre2としたとき、
fpre1>fpre2
Ipre1>Ipre2
とする。
一例をあげると、例えば以下のような関係にある。
fvco1=2×fvco2
fpre1=2×fpre2
Ipre1=2×Ipre2
ここで、周波数の周波数切り替え制御部16の切り替えに同期し、制御電圧発振器2と分周器6との組み合わせに切り替わったときを第1周波数シンセサイザ部PLL1とし、制御電圧発振器3と分周器7との組み合わせに切り替わったときを第2周波数シンセサイザ部PLL2とする。そして、各電圧制御発振器2または3の周波数特性に応じて、最適な周波数特性と消費電流特性の分周器6または7を選択することが可能になる。
この実施の形態3によると、複数の電圧制御発振器と複数の分周器の切り替えにより分周器の周波数特性最適化が可能となり、分周器の低消費電流化が可能となる。その他の効果は第2の実施の形態と同様である。
ここで、低消費電流化が可能となる点について具体的に説明する。一般的に、分周器は電圧制御発振器の周波数を分周できる周波数特性が必要で、分周器の周波数特性を高くするためには、分周器の負荷抵抗を低くして消費電流を増加させる。例えば、電圧制御発振器2の周波数帯が、電圧制御発振器3の周波数帯より2倍高い関係にある場合、2つの電圧制御発振器に対応した分周器の関係は、周波数帯が2倍高い電圧制御発振器2の分周器6は、一方の電圧制御発振器3の分周器7より2倍高い周波数特性を必要とし。そのために分周器6の消費電流特性は分周器7より2倍多くなる。
以上の関係において、例えば、電圧制御発振器6と7が切り替わるとき、分周器は切り替わらず分周器6(分周器7より周波数特性が高く、消費電流が多い)だけで対応した場合、周波数特性が低い方の電圧制御発振器7に切り替わった場合、分周器6では、周波数特性が高すぎて、余分な消費電流を流すことになる。
そこで、電圧制御発振器2のときは分周器6で、電圧制御発振器3のときは分周器7に切り替え制御される。これにより、電圧制御発振器の切り替えに応じて分周器が周波数特性、消費電力特性が最適になるように切り替え制御が可能となり、低消費電流化になる。
(実施の形態4)
以下、本発明の実施の形態4に係る周波数シンセサイザについて、図4を用いて説明する。
この実施の形態4では、周波数シンセサイザのロック周波数は第1の実施の形態と同様に設定する。さらに、第1の実施の形態の構成に加え、ループゲイン制御部17は周波数の切り替えにより複数の電圧制御発振器と複数の分周器が切り替わっても、常にループゲインが一定になるように、チャージポンプのゲイン制御を行う。ここで、第1周波数シンセサイザ部PLL1の発振周波数fout1と第2周波数シンセサイザ部PLL2の発振周波数fout2との間に、上記した式(6)(7)(8)の関係が成り立つとき、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2のPLLループゲインはそれぞれ式(12)、式(13)で表される。
1=(Kv1×KPD1×KCP1)/(a×M×N) …(12)
2=(Kv1×KPD1×KCP2)/(M×N) …(13)
ここで、式(12)、式(13)が一定(K1=K2)になるように、チャージポンプのゲインの関係式(14)に変形する。
1=K2
すなわち、
(Kv1×KPD1×KCP1)/(a×M×N)
=(Kv1×KPD1×KCP2)/(M×N)
したがって、
CP2=1/a×KCP1 …(14)
つまり、第1周波数シンセサイザ部PLL1と第2周波数シンセサイザ部PLL2の電圧制御発振器の発振周波数の関係式(8)に応じて、一方(第2周波数シンセサイザ部)のチャージポンプゲインの制御を式(14)のように行う。
この実施の形態4によると、複数の電圧制御発振器と複数の分周器とが切り替わり電圧制御発振器の発振周波数が切り替わっても、チャージポンプ13のゲイン制御により、常にPLLループゲインを常に一定にできる。これにより、電圧制御発振器の発振周波数が切り替わってもPLL特性は常に一定である。
また、この実施の形態4によると、複数の電圧制御発振器2,3の切り替えと複数の分周器6,7を周波数帯毎に個別に設けるが、それ以外はすべての周波数帯で共用しているので、実装面積の小型化と低消費電力化を実現することができる。
なお、上記第2〜第4の実施の形態においても、実施の形態1同様に、複数の電圧制御発振器2,3のうちの非選択の電圧制御発振器への給電と、複数の分周器6,7のうち非選択の分周器への給電を遮断することにより、消費電力の低減を図ることができる。なお、非選択の電圧制御発振器および非選択の分周器の何れか一方への給電を遮断するだけでも、消費電力の低減を図ることができる。
(実施の形態5)
以下、本発明の実施の形態5に係る無線通信装置について説明する。この無線通信装置は、例えば、実施の形態1における周波数シンセサイザを用いて構成したものである。具体的に説明すると、実施の形態1における周波数シンセサイザの電圧制御発振器出力端子18を多周波数帯域対応のディジタル無線通信装置の局部発振周波数として使用するというものである。
この実施の形態5によると、多周波数帯域対応のディジタル無線通信装置の実装面積縮小が可能である。その他の効果は、実施の形態1と同様である。
なお、無線通信装置には、第2ないし第4の実施の形態の周波数シンセサイザを使用することも可能であり、その場合にも上記と同様の効果が得られる。
本発明にかかる周波数シンセサイザは、実装面積の小型化と低消費電力化を実現し、さらにすべての周波数帯でループゲイン特性が一定である多周波数対応の周波数シンセサイザを得ることができるという効果を有し、多周波数対応の無線通信装置等として有用である。
本発明の実施の形態1に係る周波数シンセサイザの構成を示すブロック図である。 本発明の実施の形態2に係る周波数シンセサイザの構成を示すブロック図である。 本発明の実施の形態3に係る周波数シンセサイザの構成を示すブロック図である。 本発明の実施の形態4に係る周波数シンセサイザの構成を示すブロック図である。 多周波数対応の周波数シンセサイザを有するディジタル無線通信装置の先行技術の構成を示すブロック図である。
符号の説明
1 スイッチ
2 電圧制御発振器(VCO)
3 電圧制御発振器(VCO)
4 スイッチ
5 スイッチ
6 分周器
7 分周器
8 スイッチ
9 カウンタ
10 基準発振器
11 分周器
12 位相比較器(PD)
13 チャージポンプ(CP)
14 ローパスフィルタ(LPF)
15 チャンネルデータ制御部
16 周波数切り替え制御部
17 ループゲイン制御部
18 電圧制御発振器出力端子
19 アンテナ
20 スイッチ
21 パワーアンプ
22 ドライバ
23 周波数変換部
24 変調部
25 音声データ信号端子
26 スイッチ
27 スイッチ
28 電圧制御発振器
29 第1周波数シンセサイザ部(PLL1)
30 電圧制御発振器
31 第2周波数シンセサイザ部(PLL2)
32 フロントエンド部
33 周波数変換部
34 復調部
35 音声データ信号端子
100 多周波数シンセサイザ部
200 制御部

Claims (7)

  1. 外部電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する第1の分周手段と、基準発振器と、前記基準発振器の出力信号を分周する第2の分周手段と、前記第1の分周手段より得られた信号と前記第2の分周手段より得られた信号とを位相比較して誤差信号を出力する位相比較手段と、前記位相比較手段の出力信号を積分して前記電圧制御発振器に前記外部電圧として与えるローパスフィルタとを備えた周波数シンセサイザであって、
    前記電圧制御発振器と前記第1の分周手段とを複数の周波数帯に対応してそれぞれ複数設け、前記位相比較手段と前記ローパスフィルタとを前記複数の周波数帯で共通とし、
    周波数帯の選択に対応して前記複数の電圧制御発振器の何れかを選択する電圧制御発振器選択手段と、前記周波数帯の選択に対応して前記複数の第1の分周手段の何れかを選択する分周手段選択手段と、前記複数の電圧制御発振器の選択変更と前記複数の第1の分周手段の選択変更にかかわらず前記電圧制御発振器、前記第1の分周手段、前記位相比較器、前記ローパスフィルタによる周波数シンセサイザループのゲイン特性が一定になるように、前記周波数シンセサイザループのゲイン制御を前記複数の電圧制御発振器の選択変更と前記複数の第1の分周手段の選択変更に同期して行う制御手段をさらに備えた周波数シンセサイザ。
  2. 前記制御手段は、前記周波数シンセサイザループのゲイン制御として、前記電圧制御発振器および前記位相比較器のいずれか少なくとも一方のゲイン制御を行う請求項1記載の周波数シンセサイザ。
  3. 前記位相比較手段と前記ローパスフィルタとの間にチャージポンプを有し、前記制御手段は、前記周波数シンセサイザループのゲイン制御として、前記チャージポンプのゲイン制御を行う請求項1記載の周波数シンセサイザ。
  4. 前記制御手段は、前記周波数シンセサイザループのゲイン制御として、前記複数の第1の分周手段の分周比を同一として前記第2の分周手段の分周比制御を行う請求項1記載の周波数シンセサイザ。
  5. 前記電圧制御発振器選択手段は前記ローパスフィルタの出力を前記複数の電圧制御発振器に選択的に与える第1の選択器と、前記複数の電圧制御発振器の出力を選択的に出力する第2の選択器とからなり、前記分周手段選択手段は前記第2の選択器の出力を前記複数の第1の分周手段に選択的に与える第3の選択器と、前記複数の第1の分周手段の出力を選択的に出力する第4の選択器とからなり、
    前記複数の電圧制御発振器のうちの非選択の電圧制御発振器と前記複数の第1の分周手段のうちの非選択の第1の分周手段への電源供給を遮断するようにした請求項1、2、3または4記載の周波数シンセサイザ。
  6. 前記複数の第1の分周手段は、複数の周波数帯のうち分担する周波数帯に応じた周波数特性を有し、かつ分担する周波数帯の高・低に応じて消費電力が多・少と異なり、前記複数の第1の分周手段のうち非選択の第1の分周手段への電源供給を遮断するようにした請求項1、2、3または4記載の周波数シンセサイザ。
  7. 請求項1から請求項6の何れか1項に記載の周波数シンセサイザを備えることを特徴としたディジタル無線通信装置。
JP2004017174A 2004-01-26 2004-01-26 周波数シンセサイザ Expired - Fee Related JP3917592B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004017174A JP3917592B2 (ja) 2004-01-26 2004-01-26 周波数シンセサイザ
US11/041,888 US7391841B2 (en) 2004-01-26 2005-01-25 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004017174A JP3917592B2 (ja) 2004-01-26 2004-01-26 周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JP2005210604A true JP2005210604A (ja) 2005-08-04
JP3917592B2 JP3917592B2 (ja) 2007-05-23

Family

ID=34857592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004017174A Expired - Fee Related JP3917592B2 (ja) 2004-01-26 2004-01-26 周波数シンセサイザ

Country Status (2)

Country Link
US (1) US7391841B2 (ja)
JP (1) JP3917592B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164939A (ja) * 2008-01-08 2009-07-23 Toyota Industries Corp Pll回路
JP2009171212A (ja) * 2008-01-16 2009-07-30 Toyota Industries Corp Pll回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821350B2 (en) * 2007-01-19 2010-10-26 Qualcomm Incorporated Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors
US20110113052A1 (en) * 2007-06-08 2011-05-12 Hoernkvist John Query result iteration for multiple queries
CN101409555B (zh) * 2008-11-25 2011-01-19 北京朗波芯微技术有限公司 多模分频装置及用于扩展多模分频器分频范围的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696422A (en) * 1970-02-27 1972-10-03 King Radio Corp Navigation receiver/communications transceiver and frequency synthesizer associated therewith
US5686864A (en) 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
JPH10303747A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 複数周波数帯域pll周波数シンセサイザ
US6072371A (en) * 1997-06-16 2000-06-06 Trw Inc. Quenchable VCO for switched band synthesizer applications
JPH1188164A (ja) 1997-09-05 1999-03-30 Hitachi Denshi Ltd 周波数シンセサイザ
US6233441B1 (en) * 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
JP2001016103A (ja) 1999-06-30 2001-01-19 Toshiba Corp Pllシンセサイザ
US6525615B1 (en) * 2000-07-14 2003-02-25 International Business Machines Corporation Oscillator with digitally variable phase for a phase-locked loop
JP3556917B2 (ja) 2001-03-23 2004-08-25 三菱電機株式会社 周波数シンセサイザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164939A (ja) * 2008-01-08 2009-07-23 Toyota Industries Corp Pll回路
JP2009171212A (ja) * 2008-01-16 2009-07-30 Toyota Industries Corp Pll回路

Also Published As

Publication number Publication date
JP3917592B2 (ja) 2007-05-23
US20050185750A1 (en) 2005-08-25
US7391841B2 (en) 2008-06-24

Similar Documents

Publication Publication Date Title
US7454176B2 (en) Semiconductor integrated circuit for communication and terminal device for mobile communication
US5909149A (en) Multiband phase locked loop using a switched voltage controlled oscillator
US7405627B2 (en) PLL frequency synthesizer
US20020136341A1 (en) Fractional-N frequency synthesizer with fractional compensation method
US8154329B2 (en) Device and method for phase compensation
US7386064B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
JP3516590B2 (ja) プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器
US6112068A (en) Phase-locked loop circuit with switchable outputs for multiple loop filters
US7391841B2 (en) Frequency synthesizer
US7039380B2 (en) Automatic center frequency tuning of a voltage controlled oscillator
EP1281237B1 (en) Power adaptive frequency divider
KR20010093099A (ko) 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기
JP2003087116A (ja) Pllシンセサイザ
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
JP3556917B2 (ja) 周波数シンセサイザ
US20040198418A1 (en) Digital signal transceiver
KR20000068744A (ko) 다중 채널 무선 장치, 무선 통신 시스템, 및 분수 분할 주파수신시사이저
EP1656741B1 (en) Provision of local oscillator signals
CN102668382B (zh) 产生具有在连续频率范围内的期望频率的振荡信号
JP3203119B2 (ja) 周波数シンセサイザ回路
JP4348225B2 (ja) Pll周波数シンセサイザ
JPH1188164A (ja) 周波数シンセサイザ
JP4522317B2 (ja) 通信装置
KR101757445B1 (ko) 주파수 합성 장치 및 이의 주파수 합성 방법
JPWO2007102300A1 (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees