JP3556917B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP3556917B2 JP3556917B2 JP2001085350A JP2001085350A JP3556917B2 JP 3556917 B2 JP3556917 B2 JP 3556917B2 JP 2001085350 A JP2001085350 A JP 2001085350A JP 2001085350 A JP2001085350 A JP 2001085350A JP 3556917 B2 JP3556917 B2 JP 3556917B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- switching
- synthesizer
- prescaler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、周波数シンセサイザに係り、特にディジタル変調を用いて画像や音声情報を伝送するディジタル伝送用装置等のディジタル無線通信装置に用いる周波数シンセサイザに関するものである。
【０００２】
【従来の技術】
従来技術として、ディジタル伝送用装置に応用されている周波数シンセサイザについて説明する。
図６に分数分周式（フラクショナル−Ｎ方式）の周波数シンセサイザを用いた従来のディジタル伝送用装置の送信高周波部のブロック図を、図７には外部制御発振器を含むフラクショナル−Ｎ方式の周波数シンセサイザのブロック図を示す。
図６において中間周波入力端子２５から入力された第一中間周波信号は、ＩＦ増幅器・ＡＧＣ 制御部２６で規定されたレベルに増幅され、周波数変換部２７では、発振器２４より入力される第一局部発振信号と、外部制御発振器２１あるいは外部制御発振器２２からの局部発振信号を用いて、ＲＦ信号へ周波数変換され、電力増幅器２８によって規定の出力電力に増幅された後、アンテナ２９から送信される。
一方、外部制御発振器２１，２２はそれぞれフラクショナル−Ｎ方式の周波数シンセサイザ３１，３２で制御され、フラクショナル−Ｎ方式の周波数シンセサイザ３１，３２は、ＣＰＵ３０より送られるチャネルデータによって制御される。
【０００３】
次にこのフラクショナル−Ｎ方式の周波数シンセサイザの動作について、図７を用いて説明する。
図７において、外部制御発振器１から出力された信号は、プリスケーラ２に入力される。一方で、第二局部発振信号として、シンセサイザ出力端子１４より出力される。
プリスケーラ２からの分周出力はフラクショナルーＮ型分周器１８でさらに分周され、基準信号発振器５から入力された基準信号と位相比較され、その誤差出力がループフィルタ８で平滑され外部制御発振器１の制御電圧となる。
【０００４】
以下に外部制御発振器１の出力周波数について関係式をあげ説明する。
外部制御発振器１の出力周波数ｆＥＸ−ＯＳＣは、プリスケーラ２の分周比Ｎ１ 、フラクショナル−Ｎ方式分周器の分周比をＮ２ 、基準信号発振器５の発振周波数をｆＲＥＦ として、（１） 式で与えられる。
ｆＥＸ−ＯＳＣ＝ｆＲＥＦ ×Ｎ１ ×Ｎ２ ・・・・（１）
上記（１） 式から分かるように、外部制御発振器１を基準信号周波数の分数値で制御できるため、通常のシンセサイザより基準信号発振器の出力周波数をあげることができ、シンセサイザの低位相雑音化が可能となり、高速ディジタル伝送に適したシンセサイザを構成することができる。
【０００５】
【発明が解決しようとする課題】
前述した従来のディジタル伝送用装置では変調方式が多値化されるに従い、各基準信号発振器の高安定化、低位相雑音化等が要求されるため、複数の周波数帯域のそれぞれに対し、異なるシンセサイザユニット及び基準発振器を設けなければならず、消費電力、実装面積（体積） 等が増加する問題点があった。
【０００６】
この発明は上記のような問題点を解消するためになされたもので、第一の目的としては複数の周波数シンセサイザの一体化（実装面積、体積の小型化） 、低消費電力、低価格化を実現することにある。
また、第二の目的としては回路構成を変えることなく、複数の周波数帯域に渡り、可変可能な周波数シンセサイザを構成することにある。
【０００７】
【課題を解決するための手段】
この発明は、外部制御発振器の出力信号をプリスケーラ及び分周器により分周して得られた信号と、基準信号発振器からの基準信号とを位相比較して誤差信号を得、該誤差信号に基づいて上記外部制御発振器を制御すると共に、上記外部制御発振器の出力を逓倍器を介して出力し所望の出力周波数を得るようにした周波数シンセサイザにおいて、上記プリスケーラ及び逓倍器として、所望の出力周波数帯域に対応して異なる分周比を有する複数のプリスケーラ及び異なる逓倍数を有する複数の逓倍器をそれぞれ設け、所望の出力周波数帯域の切替えに同期して上記複数のプリスケーラおよび複数の逓倍器を選択的に切替えるようになされている。
【０００８】
また、上記複数のプリスケーラを切替える第１の切替器と、上記複数の逓倍器を切替える第２の切替器と、所望の出力周波数帯域の切替えに同期して上記各切替器を選択的に切替える制御手段を備えている。
更に、上記プリスケーラ及び逓倍器の組合わせを分周比と逓倍数の積が一定になるように設定される。
更に、上記制御手段は、選択されないプリスケーラの電源を切る機能を有している。
更に、上記分周器として分数分周型分周器を備えている。
更に、上記外部制御発振器として出力周波数がオフセット可能な発振器を使用し、所望の出力周波数帯域の切替えに同期してオフセットさせるようになされている。
更に、上記外部制御発振器として出力周波数の異なる複数の外部制御発振器を備え、所望の出力周波数帯域の切替えに同期して選択的に切替えるようになされている。
【０００９】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施の形態１を図について説明する。
図１において、１は電圧制御発振器などの外部制御発振器、２Ａ，２Ｂは各々異なる分周比Ｎ４， Ｎ３を有するプリスケーラ、３は分周比Ｎ１を有する分周器、４はチャネルデータ端子、５は基準信号発振器、６は分周比Ｎ２を有する分周器、７は位相比較器で、分周器６からの信号を基準信号発振器５からの基準信号と位相比較して誤差信号を得る。８はループフィルタで、位相比較器７からの誤差信号を平滑して外部制御発振器１の制御信号として出力する。９Ａ，９Ｂは各々異なる逓倍数Ｍ１， Ｍ２を有する逓倍器、１０，１１はそれぞれプリスケーラ２Ａ，２Ｂの入力側、出力側に接続された切替器、１２，１３はそれぞれ逓倍器９Ａ，９Ｂの入力側、出力側に接続された切替器、１４はシンセサイザ出力端子、１５は制御回路で、チャネルデータ端子４からのチャネルデータに応じて切替器１０〜１３を論理回路を用いて選択的に切替える機能を備えている。
【００１０】
次に動作について説明する。
図１において、外部制御発振器１より出力された信号は切替器１０，１１により切替えられ、プリスケーラ２Ａまたは２Ｂに入力される。また、外部制御発振器１から出力された信号は切替器１２，１３から逓倍器９Ａまたは９Ｂを介してシンセサイザ出力端子１４に出力される。
【００１１】
ここで、出力周波数帯域を二つの周波数帯域Ａ及びＢとすると、周波数帯域Ａ内の設定周波数選択時はプリスケーラ２Ａ、及び逓倍器９Ａが選択され、また周波数帯域Ｂ内の設定周波数選択時はプリスケーラ２Ｂ、及び逓倍器９Ｂが選択される。
周波数帯域Ａが選択されたときは、図１のように切替器１０，１１はプリスケーラ２Ａを選択するように切替えられ、切替器１２，１３は逓倍器９Ａを選択するように切替えられる。
また、周波数帯域Ｂが選択されたときは、切替器１０，１１はプリスケーラ２Ｂを選択するように切替えられ、切替器１２，１３は逓倍器９Ｂが選択されるように切替えられる。
一方、基準信号発振器５の出力は分周器６に入力されＮ２分周される。また、切替器１０，１１を介してプリスケーラ２Ａまたは２Ｂから入力される信号は分周器８によって、Ｎ１分周される。
チャネルデータ入力端子４から入力されたチャネルデータによって、分周器３の分周比は可変される。また、チャネルデータは制御回路１５を介して切替器１０〜１３の切替信号として機能する。
このとき位相比較器７においては、基準信号の分周された信号と、プリスケーラ２Ａまたは２Ｂから入力される信号の分周信号が位相比較され、誤差信号となって出力される。この誤差信号をループフィルタ８で平滑化し、外部制御発振器１の出力周波数を制御する。
【００１２】
ここで、周波数帯域Ａ及びＢ内の設定周波数選択時におけるシンセサイザ出力周波数ｆＳＹＮＴＨ−Ａ 及びｆＳＹＮＴＨ−Ｂ をそれぞれ（２）（３）式に示す。
ｆＳＹＮＴＨ−Ａ ＝ｆＲＥＦ ／Ｎ２ ×Ｎ １ ×Ｎ ４ ×Ｍ １ ・・・ （２）
ｆＳＹＮＴＨ−Ｂ ＝ｆＲＥＦ ／Ｎ２ ×Ｎ １ ×Ｎ ３ ×Ｍ ２ ・・・ （３）
【００１３】
このとき、分周器３への入力周波数をｆＤＩＶ とするならば、式（４） に示すように表すことができる。
ｆＤＩＶ ＝ｆＲＥＦ ／Ｎ２ ×Ｎ １ ・・・（４）
従って、所望の設定周波数に対して、プリスケーラ２Ａと逓倍器９Ａ、またはプリスケーラ２Ｂと逓倍器９Ｂの組合わせを各々分周比と逓倍数の積（Ｎ４×Ｍ１またはＮ３×Ｍ２）が分周器３への入力周波数ｆＤＩＶ を入力周波数範囲以下にするように選択する時、単一の分周器３で、２つの周波数帯域ＡまたはＢに対応した周波数シンセサイザを構成できる。
【００１４】
この場合、周波数帯域Ａ及びＢ内の設定周波数選択時におけるシンセサイザの出力周波数の可変周波数ステップΔｆＳＹＮＴＨ−Ａ 及びΔｆＳＹＮＴＨ−Ｂ はそれぞれ（５）（６）式のように与えられる。
ΔｆＳＹＮＴＨ−Ａ ＝（ｆＲＥＦ ／Ｎ２ ）×ΔＮ １ ×Ｎ ４ ×Ｍ １ ・・・ （５）
ΔｆＳＹＮＴＨ−Ｂ ＝（ｆＲＥＦ ／Ｎ２ ）×ΔＮ １ ×Ｎ ３ ×Ｍ ２ ・・・ （６）
但し、ΔＮ １ ：分周器３の可変分周比ステップ
従って、プリスケーラ２Ａ及び逓倍器９Ａの組合わせ、またはプリスケーラ２Ｂ及び逓倍器９Ｂの組合わせを分周比と逓倍数の積が一定になるように設定すれば、選択する周波数帯域に依らず、シンセサイザ出力周波数の可変周波数ステップを一定値に保つことができる。
【００１５】
また、実施の形態１の構成において、２組であったプリスケーラと逓倍器の組合わせを３組以上にすれば、さらに多くの周波数帯域に対応した周波数シンセサイザを構成できる。
なお、外部制御発振器１としては電圧制御発振器のほか、ＹＴＯ（ＹＩＧ Ｔｕｎｅｄ Ｏｓｃｉｌｌａｔｏｒ）などの制御発振器を用いることもできる。
【００１６】
実施の形態２．
図２に実施の形態２を示す。
この実施形態は上記実施形態１の構成に加え、制御回路１５に、チャネルデータ入力端子４からの入力信号を受けて、選択された設定周波数の切替えに同期して、切替器１０〜１３を切替える切替信号及び選択されなかったプリスケーラの電源を切る切替信号を論理回路を用いて出力する機能も備えさせるようにしたものである。
これにより、未使用時のプリスケーラの消費電力を削減することが可能であり、省消費電力化を図る効果がある。
【００１７】
実施の形態３．
図３に実施の形態３を示す。
この実施形態は上記実施形態２の構成における分周器３の代りに分数分周型分周器３００を用いるようにしたものであり、周波数帯域Ａ：５ＧＨｚ 帯、周波数帯域Ｂ：１０ＧＨｚ 帯の場合を例に説明する。
図３に示す各回路要素のパラメータ、可変周波数ステップ、分数分周型分周器３００の入力周波数範囲を以下のように仮定する。
【００１８】
このとき、式（２） 〜（６） により、以下のような周波数シンセサイザの構成が実現できる。
シンセサイザ出力周波数可変ステップ：１ＭＨｚ （一定）
以上のように、本構成によれば単一の周波数シンセサイザで２つの周波数帯域に対応した周波数を出力することができ、且つ可変周波数ステップを小さく、基準信号発振器の出力周波数を上げ、ループ内の総分周数を低減することで、シンセサイザの低位相雑音化が可能となり、高速ディジタル伝送に適したシンセサイザを構成することができる。
【００１９】
実施の形態４．
図４に実施の形態４を示す。
この実施形態では実施の形態２の構成に加え、制御回路１５に、チャネルデータ入力端子４からの入力信号を受けて２つの外部制御発振器１の出力周波数をオフセットするためのオフセット信号を論理回路を用いて出力する機能も付加するようにしたものである。
これにより出力周波数をオフセットし、且つループで制御することで安定した出力周波数が得られるため、広帯域に渡り低位相雑音化を図ることができる。
【００２０】
実施の形態５．
図５に実施の形態５を示す。
この実施形態では実施の形態１の構成において、外部制御発振器１を２つの外部制御発振器１Ａ，１Ｂに置き換え、且つ制御回路１５がチャネルデータ入力端子４からの入力信号を受けて２つの外部制御発振器１Ａ，１Ｂを設定周波数に応じて切替える切替信号、及び外部制御発振器１Ａ，１Ｂの入出力端子を設定周波数に応じて切替える切替器１６，１７の制御信号を論理回路を用いて出力する機能も有するようにしたものである。
このように２個以上の外部制御発振器を設定周波数に応じて切替えて用いるようにすれば、単一のシンセサイザで多くの周波数帯域に渡る出力周波数を得ることができる。
【００２１】
【発明の効果】
以上説明したように本発明によれば、外部制御発振器の出力信号をプリスケーラ及び分周器により分周して得られた信号と、基準周波数発振器からの基準周波数信号とを位相比較して誤差信号を得、該誤差信号に基づいて上記外部制御発振器を制御すると共に、上記外部制御発振器の出力を逓倍器を介して出力し所望の出力周波数を得るようにした周波数シンセサイザにおいて、上記プリスケーラ及び逓倍器として、所望の出力周波数帯域に対応して異なる分周比を有する複数のプリスケーラ及び異なる逓倍数を有する複数の逓倍器をそれぞれ設け、所望の出力周波数帯域の切替えに同期して上記複数のプリスケーラおよび複数の逓倍器を選択的に切替えるように構成したので、複数の周波数帯域に対応して大容量なディジタル伝送を行うためのシンセサイザにおいて、著しい小型化、省消費電力化、低コスト化が可能となる。
【００２２】
また、上記複数のプリスケーラを切替える第１の切替器と、上記複数の逓倍器を切替える第２の切替器と、所望の出力周波数帯域の切替えに同期して上記各切替器を選択的に切替える制御手段を備えたことにより、単一の分周器で複数の周波数帯域に対応した周波数シンセサイザを構成できる。
更に、上記プリスケーラ及び逓倍器の組合わせを分周比と逓倍数の積が一定になるようにしたことにより、シンセサイザ出力周波数の可変ステップを一定値に保つことができる。
更に、上記制御手段は、選択されないプリスケーラの電源を切る機能を有することにより、未使用時のプリスケーラの消費電力を削減でき、省消費電力化を図ることができる。
更に、上記分周器として分数分周型分周器を備えたことにより、可変周波数ステップを小さくし、基準信号発振器の出力周波数を上げ、ループ内の総分周数を低減することができ、より一層の低位相雑音化が可能となる。
更に、上記外部制御発振器として出力周波数をオフセット可能な発振器を使用し、所望の出力周波数帯域の切替えに同期してオフセットさせるようにしたことにより、広帯域に渡り低位相雑音化が図れる。
更に、上記外部制御発振器として出力周波数の異なる複数の外部制御発振器を備え、所望の出力周波数帯域の切替えに同期して選択的に切替えるようにしたことにより、単一のシンセサイザで多数の周波数帯域に渡る出力周波数を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による周波数シンセサイザの一実施例を示すブロック図。
【図２】本発明の実施形態２による周波数シンセサイザの一実施例を示すブロック図。
【図３】本発明の実施形態３による周波数シンセサイザの一実施例を示すブロック図。
【図４】本発明の実施形態４による周波数シンセサイザの一実施例を示すブロック図。
【図５】本発明の実施形態５による周波数シンセサイザの一実施例を示すブロック図。
【図６】従来のディジタル伝送用装置の一例を示すブロック図。
【図７】従来のシンセサイザの一例を示すブロック図。
【符号の説明】
１：外部制御発振器、２Ａ，２Ｂ：プリスケーラ、３：分周器、
４：チャネルデータ入力端子、５：基準信号発振器、６：分周器、
７：位相比較器、８：ループフィルタ，９Ａ，９Ｂ：逓倍器、
１０〜１３切替器、１４：シンセサイザ出力端子、１５：制御回路、
１６，１７：切替器、１Ａ，１Ｂ：外部制御発振器、
３００：分数分周型分周器
【発明の属する技術分野】
この発明は、周波数シンセサイザに係り、特にディジタル変調を用いて画像や音声情報を伝送するディジタル伝送用装置等のディジタル無線通信装置に用いる周波数シンセサイザに関するものである。
【０００２】
【従来の技術】
従来技術として、ディジタル伝送用装置に応用されている周波数シンセサイザについて説明する。
図６に分数分周式（フラクショナル−Ｎ方式）の周波数シンセサイザを用いた従来のディジタル伝送用装置の送信高周波部のブロック図を、図７には外部制御発振器を含むフラクショナル−Ｎ方式の周波数シンセサイザのブロック図を示す。
図６において中間周波入力端子２５から入力された第一中間周波信号は、ＩＦ増幅器・ＡＧＣ 制御部２６で規定されたレベルに増幅され、周波数変換部２７では、発振器２４より入力される第一局部発振信号と、外部制御発振器２１あるいは外部制御発振器２２からの局部発振信号を用いて、ＲＦ信号へ周波数変換され、電力増幅器２８によって規定の出力電力に増幅された後、アンテナ２９から送信される。
一方、外部制御発振器２１，２２はそれぞれフラクショナル−Ｎ方式の周波数シンセサイザ３１，３２で制御され、フラクショナル−Ｎ方式の周波数シンセサイザ３１，３２は、ＣＰＵ３０より送られるチャネルデータによって制御される。
【０００３】
次にこのフラクショナル−Ｎ方式の周波数シンセサイザの動作について、図７を用いて説明する。
図７において、外部制御発振器１から出力された信号は、プリスケーラ２に入力される。一方で、第二局部発振信号として、シンセサイザ出力端子１４より出力される。
プリスケーラ２からの分周出力はフラクショナルーＮ型分周器１８でさらに分周され、基準信号発振器５から入力された基準信号と位相比較され、その誤差出力がループフィルタ８で平滑され外部制御発振器１の制御電圧となる。
【０００４】
以下に外部制御発振器１の出力周波数について関係式をあげ説明する。
外部制御発振器１の出力周波数ｆＥＸ−ＯＳＣは、プリスケーラ２の分周比Ｎ１ 、フラクショナル−Ｎ方式分周器の分周比をＮ２ 、基準信号発振器５の発振周波数をｆＲＥＦ として、（１） 式で与えられる。
ｆＥＸ−ＯＳＣ＝ｆＲＥＦ ×Ｎ１ ×Ｎ２ ・・・・（１）
上記（１） 式から分かるように、外部制御発振器１を基準信号周波数の分数値で制御できるため、通常のシンセサイザより基準信号発振器の出力周波数をあげることができ、シンセサイザの低位相雑音化が可能となり、高速ディジタル伝送に適したシンセサイザを構成することができる。
【０００５】
【発明が解決しようとする課題】
前述した従来のディジタル伝送用装置では変調方式が多値化されるに従い、各基準信号発振器の高安定化、低位相雑音化等が要求されるため、複数の周波数帯域のそれぞれに対し、異なるシンセサイザユニット及び基準発振器を設けなければならず、消費電力、実装面積（体積） 等が増加する問題点があった。
【０００６】
この発明は上記のような問題点を解消するためになされたもので、第一の目的としては複数の周波数シンセサイザの一体化（実装面積、体積の小型化） 、低消費電力、低価格化を実現することにある。
また、第二の目的としては回路構成を変えることなく、複数の周波数帯域に渡り、可変可能な周波数シンセサイザを構成することにある。
【０００７】
【課題を解決するための手段】
この発明は、外部制御発振器の出力信号をプリスケーラ及び分周器により分周して得られた信号と、基準信号発振器からの基準信号とを位相比較して誤差信号を得、該誤差信号に基づいて上記外部制御発振器を制御すると共に、上記外部制御発振器の出力を逓倍器を介して出力し所望の出力周波数を得るようにした周波数シンセサイザにおいて、上記プリスケーラ及び逓倍器として、所望の出力周波数帯域に対応して異なる分周比を有する複数のプリスケーラ及び異なる逓倍数を有する複数の逓倍器をそれぞれ設け、所望の出力周波数帯域の切替えに同期して上記複数のプリスケーラおよび複数の逓倍器を選択的に切替えるようになされている。
【０００８】
また、上記複数のプリスケーラを切替える第１の切替器と、上記複数の逓倍器を切替える第２の切替器と、所望の出力周波数帯域の切替えに同期して上記各切替器を選択的に切替える制御手段を備えている。
更に、上記プリスケーラ及び逓倍器の組合わせを分周比と逓倍数の積が一定になるように設定される。
更に、上記制御手段は、選択されないプリスケーラの電源を切る機能を有している。
更に、上記分周器として分数分周型分周器を備えている。
更に、上記外部制御発振器として出力周波数がオフセット可能な発振器を使用し、所望の出力周波数帯域の切替えに同期してオフセットさせるようになされている。
更に、上記外部制御発振器として出力周波数の異なる複数の外部制御発振器を備え、所望の出力周波数帯域の切替えに同期して選択的に切替えるようになされている。
【０００９】
【発明の実施の形態】
実施の形態１．
以下、本発明の実施の形態１を図について説明する。
図１において、１は電圧制御発振器などの外部制御発振器、２Ａ，２Ｂは各々異なる分周比Ｎ４， Ｎ３を有するプリスケーラ、３は分周比Ｎ１を有する分周器、４はチャネルデータ端子、５は基準信号発振器、６は分周比Ｎ２を有する分周器、７は位相比較器で、分周器６からの信号を基準信号発振器５からの基準信号と位相比較して誤差信号を得る。８はループフィルタで、位相比較器７からの誤差信号を平滑して外部制御発振器１の制御信号として出力する。９Ａ，９Ｂは各々異なる逓倍数Ｍ１， Ｍ２を有する逓倍器、１０，１１はそれぞれプリスケーラ２Ａ，２Ｂの入力側、出力側に接続された切替器、１２，１３はそれぞれ逓倍器９Ａ，９Ｂの入力側、出力側に接続された切替器、１４はシンセサイザ出力端子、１５は制御回路で、チャネルデータ端子４からのチャネルデータに応じて切替器１０〜１３を論理回路を用いて選択的に切替える機能を備えている。
【００１０】
次に動作について説明する。
図１において、外部制御発振器１より出力された信号は切替器１０，１１により切替えられ、プリスケーラ２Ａまたは２Ｂに入力される。また、外部制御発振器１から出力された信号は切替器１２，１３から逓倍器９Ａまたは９Ｂを介してシンセサイザ出力端子１４に出力される。
【００１１】
ここで、出力周波数帯域を二つの周波数帯域Ａ及びＢとすると、周波数帯域Ａ内の設定周波数選択時はプリスケーラ２Ａ、及び逓倍器９Ａが選択され、また周波数帯域Ｂ内の設定周波数選択時はプリスケーラ２Ｂ、及び逓倍器９Ｂが選択される。
周波数帯域Ａが選択されたときは、図１のように切替器１０，１１はプリスケーラ２Ａを選択するように切替えられ、切替器１２，１３は逓倍器９Ａを選択するように切替えられる。
また、周波数帯域Ｂが選択されたときは、切替器１０，１１はプリスケーラ２Ｂを選択するように切替えられ、切替器１２，１３は逓倍器９Ｂが選択されるように切替えられる。
一方、基準信号発振器５の出力は分周器６に入力されＮ２分周される。また、切替器１０，１１を介してプリスケーラ２Ａまたは２Ｂから入力される信号は分周器８によって、Ｎ１分周される。
チャネルデータ入力端子４から入力されたチャネルデータによって、分周器３の分周比は可変される。また、チャネルデータは制御回路１５を介して切替器１０〜１３の切替信号として機能する。
このとき位相比較器７においては、基準信号の分周された信号と、プリスケーラ２Ａまたは２Ｂから入力される信号の分周信号が位相比較され、誤差信号となって出力される。この誤差信号をループフィルタ８で平滑化し、外部制御発振器１の出力周波数を制御する。
【００１２】
ここで、周波数帯域Ａ及びＢ内の設定周波数選択時におけるシンセサイザ出力周波数ｆＳＹＮＴＨ−Ａ 及びｆＳＹＮＴＨ−Ｂ をそれぞれ（２）（３）式に示す。
ｆＳＹＮＴＨ−Ａ ＝ｆＲＥＦ ／Ｎ２ ×Ｎ １ ×Ｎ ４ ×Ｍ １ ・・・ （２）
ｆＳＹＮＴＨ−Ｂ ＝ｆＲＥＦ ／Ｎ２ ×Ｎ １ ×Ｎ ３ ×Ｍ ２ ・・・ （３）
【００１３】
このとき、分周器３への入力周波数をｆＤＩＶ とするならば、式（４） に示すように表すことができる。
ｆＤＩＶ ＝ｆＲＥＦ ／Ｎ２ ×Ｎ １ ・・・（４）
従って、所望の設定周波数に対して、プリスケーラ２Ａと逓倍器９Ａ、またはプリスケーラ２Ｂと逓倍器９Ｂの組合わせを各々分周比と逓倍数の積（Ｎ４×Ｍ１またはＮ３×Ｍ２）が分周器３への入力周波数ｆＤＩＶ を入力周波数範囲以下にするように選択する時、単一の分周器３で、２つの周波数帯域ＡまたはＢに対応した周波数シンセサイザを構成できる。
【００１４】
この場合、周波数帯域Ａ及びＢ内の設定周波数選択時におけるシンセサイザの出力周波数の可変周波数ステップΔｆＳＹＮＴＨ−Ａ 及びΔｆＳＹＮＴＨ−Ｂ はそれぞれ（５）（６）式のように与えられる。
ΔｆＳＹＮＴＨ−Ａ ＝（ｆＲＥＦ ／Ｎ２ ）×ΔＮ １ ×Ｎ ４ ×Ｍ １ ・・・ （５）
ΔｆＳＹＮＴＨ−Ｂ ＝（ｆＲＥＦ ／Ｎ２ ）×ΔＮ １ ×Ｎ ３ ×Ｍ ２ ・・・ （６）
但し、ΔＮ １ ：分周器３の可変分周比ステップ
従って、プリスケーラ２Ａ及び逓倍器９Ａの組合わせ、またはプリスケーラ２Ｂ及び逓倍器９Ｂの組合わせを分周比と逓倍数の積が一定になるように設定すれば、選択する周波数帯域に依らず、シンセサイザ出力周波数の可変周波数ステップを一定値に保つことができる。
【００１５】
また、実施の形態１の構成において、２組であったプリスケーラと逓倍器の組合わせを３組以上にすれば、さらに多くの周波数帯域に対応した周波数シンセサイザを構成できる。
なお、外部制御発振器１としては電圧制御発振器のほか、ＹＴＯ（ＹＩＧ Ｔｕｎｅｄ Ｏｓｃｉｌｌａｔｏｒ）などの制御発振器を用いることもできる。
【００１６】
実施の形態２．
図２に実施の形態２を示す。
この実施形態は上記実施形態１の構成に加え、制御回路１５に、チャネルデータ入力端子４からの入力信号を受けて、選択された設定周波数の切替えに同期して、切替器１０〜１３を切替える切替信号及び選択されなかったプリスケーラの電源を切る切替信号を論理回路を用いて出力する機能も備えさせるようにしたものである。
これにより、未使用時のプリスケーラの消費電力を削減することが可能であり、省消費電力化を図る効果がある。
【００１７】
実施の形態３．
図３に実施の形態３を示す。
この実施形態は上記実施形態２の構成における分周器３の代りに分数分周型分周器３００を用いるようにしたものであり、周波数帯域Ａ：５ＧＨｚ 帯、周波数帯域Ｂ：１０ＧＨｚ 帯の場合を例に説明する。
図３に示す各回路要素のパラメータ、可変周波数ステップ、分数分周型分周器３００の入力周波数範囲を以下のように仮定する。
このとき、式（２） 〜（６） により、以下のような周波数シンセサイザの構成が実現できる。
以上のように、本構成によれば単一の周波数シンセサイザで２つの周波数帯域に対応した周波数を出力することができ、且つ可変周波数ステップを小さく、基準信号発振器の出力周波数を上げ、ループ内の総分周数を低減することで、シンセサイザの低位相雑音化が可能となり、高速ディジタル伝送に適したシンセサイザを構成することができる。
【００１９】
実施の形態４．
図４に実施の形態４を示す。
この実施形態では実施の形態２の構成に加え、制御回路１５に、チャネルデータ入力端子４からの入力信号を受けて２つの外部制御発振器１の出力周波数をオフセットするためのオフセット信号を論理回路を用いて出力する機能も付加するようにしたものである。
これにより出力周波数をオフセットし、且つループで制御することで安定した出力周波数が得られるため、広帯域に渡り低位相雑音化を図ることができる。
【００２０】
実施の形態５．
図５に実施の形態５を示す。
この実施形態では実施の形態１の構成において、外部制御発振器１を２つの外部制御発振器１Ａ，１Ｂに置き換え、且つ制御回路１５がチャネルデータ入力端子４からの入力信号を受けて２つの外部制御発振器１Ａ，１Ｂを設定周波数に応じて切替える切替信号、及び外部制御発振器１Ａ，１Ｂの入出力端子を設定周波数に応じて切替える切替器１６，１７の制御信号を論理回路を用いて出力する機能も有するようにしたものである。
このように２個以上の外部制御発振器を設定周波数に応じて切替えて用いるようにすれば、単一のシンセサイザで多くの周波数帯域に渡る出力周波数を得ることができる。
【００２１】
【発明の効果】
以上説明したように本発明によれば、外部制御発振器の出力信号をプリスケーラ及び分周器により分周して得られた信号と、基準周波数発振器からの基準周波数信号とを位相比較して誤差信号を得、該誤差信号に基づいて上記外部制御発振器を制御すると共に、上記外部制御発振器の出力を逓倍器を介して出力し所望の出力周波数を得るようにした周波数シンセサイザにおいて、上記プリスケーラ及び逓倍器として、所望の出力周波数帯域に対応して異なる分周比を有する複数のプリスケーラ及び異なる逓倍数を有する複数の逓倍器をそれぞれ設け、所望の出力周波数帯域の切替えに同期して上記複数のプリスケーラおよび複数の逓倍器を選択的に切替えるように構成したので、複数の周波数帯域に対応して大容量なディジタル伝送を行うためのシンセサイザにおいて、著しい小型化、省消費電力化、低コスト化が可能となる。
【００２２】
また、上記複数のプリスケーラを切替える第１の切替器と、上記複数の逓倍器を切替える第２の切替器と、所望の出力周波数帯域の切替えに同期して上記各切替器を選択的に切替える制御手段を備えたことにより、単一の分周器で複数の周波数帯域に対応した周波数シンセサイザを構成できる。
更に、上記プリスケーラ及び逓倍器の組合わせを分周比と逓倍数の積が一定になるようにしたことにより、シンセサイザ出力周波数の可変ステップを一定値に保つことができる。
更に、上記制御手段は、選択されないプリスケーラの電源を切る機能を有することにより、未使用時のプリスケーラの消費電力を削減でき、省消費電力化を図ることができる。
更に、上記分周器として分数分周型分周器を備えたことにより、可変周波数ステップを小さくし、基準信号発振器の出力周波数を上げ、ループ内の総分周数を低減することができ、より一層の低位相雑音化が可能となる。
更に、上記外部制御発振器として出力周波数をオフセット可能な発振器を使用し、所望の出力周波数帯域の切替えに同期してオフセットさせるようにしたことにより、広帯域に渡り低位相雑音化が図れる。
更に、上記外部制御発振器として出力周波数の異なる複数の外部制御発振器を備え、所望の出力周波数帯域の切替えに同期して選択的に切替えるようにしたことにより、単一のシンセサイザで多数の周波数帯域に渡る出力周波数を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による周波数シンセサイザの一実施例を示すブロック図。
【図２】本発明の実施形態２による周波数シンセサイザの一実施例を示すブロック図。
【図３】本発明の実施形態３による周波数シンセサイザの一実施例を示すブロック図。
【図４】本発明の実施形態４による周波数シンセサイザの一実施例を示すブロック図。
【図５】本発明の実施形態５による周波数シンセサイザの一実施例を示すブロック図。
【図６】従来のディジタル伝送用装置の一例を示すブロック図。
【図７】従来のシンセサイザの一例を示すブロック図。
【符号の説明】
１：外部制御発振器、２Ａ，２Ｂ：プリスケーラ、３：分周器、
４：チャネルデータ入力端子、５：基準信号発振器、６：分周器、
７：位相比較器、８：ループフィルタ，９Ａ，９Ｂ：逓倍器、
１０〜１３切替器、１４：シンセサイザ出力端子、１５：制御回路、
１６，１７：切替器、１Ａ，１Ｂ：外部制御発振器、
３００：分数分周型分周器
Claims (7)
- 外部制御発振器の出力信号をプリスケーラ及び分周器により分周して得られた信号と、基準信号発振器からの基準信号とを位相比較して誤差信号を得、この該誤差信号に基づいて上記外部制御発振器を制御すると共に、上記外部制御発振器の出力を逓倍器を介して出力し所望の出力周波数を得るようにした周波数シンセサイザにおいて、
上記プリスケーラ及び逓倍器として、所望の出力周波数帯域に対応して異なる分周比を有する複数のプリスケーラ及び異なる逓倍数を有する複数の逓倍器をそれぞれ設け、所望の出力周波数帯域の切替えに同期して上記複数のプリスケーラおよび複数の逓倍器を選択的に切替えるようにしたことを特徴とする周波数シンセサイザ。 - 請求項１において、上記複数のプリスケーラを切替える第１の切替器と、上記複数の逓倍器を切替える第２の切替器と、所望の出力周波数帯域の切替えに同期して上記各切替器を選択的に切替える制御手段を備えたことを特徴とする周波数シンセサイザ。
- 請求項１または２において、上記プリスケーラ及び逓倍器の組合わせを分周比と逓倍数の積が一定になるように設定したことを特徴とする周波数シンセサイザ。
- 請求項２において、上記制御手段は、選択されないプリスケーラの電源を切る機能を有することを特徴とする周波数シンセサイザ。
- 請求項１〜４のいづれかにおいて、上記分周器として分数分周型分周器を備えたことを特徴とする周波数シンセサイザ。
- 請求項１〜５のいづれかにおいて、上記外部制御発振器として出力周波数がオフセット可能な発振器を使用し、所望の出力周波数帯域の切替えに同期してオフセットさせるようにしたことを特徴とする周波数シンセサイザ。
- 請求項１〜６のいづれかにおいて、上記外部制御発振器として出力周波数の異なる複数の外部制御発振器を備え、所望の出力周波数帯域の切替えに同期して選択的に切替えるようにしたことを特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085350A JP3556917B2 (ja) | 2001-03-23 | 2001-03-23 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085350A JP3556917B2 (ja) | 2001-03-23 | 2001-03-23 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002290235A JP2002290235A (ja) | 2002-10-04 |
| JP3556917B2 true JP3556917B2 (ja) | 2004-08-25 |
Family
ID=18940872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085350A Expired - Fee Related JP3556917B2 (ja) | 2001-03-23 | 2001-03-23 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3556917B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4220836B2 (ja) * | 2003-05-28 | 2009-02-04 | 三菱電機株式会社 | マルチバンド発振器 |
| JP3917592B2 (ja) | 2004-01-26 | 2007-05-23 | 松下電器産業株式会社 | 周波数シンセサイザ |
| EP1914893A1 (fr) * | 2006-10-16 | 2008-04-23 | The Swatch Group Research and Development Ltd. | Synthétiseur de fréquence à large bande à suppression d'émissions parasites basses fréquences |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107612A (en) * | 1976-05-05 | 1978-08-15 | Frederick Electronics Corporation | Phase locked loop exciter generator for high frequency transmitter |
| JPH0783261B2 (ja) * | 1985-09-04 | 1995-09-06 | 富士通株式会社 | シンセサイザ |
| JP3360004B2 (ja) * | 1997-03-20 | 2002-12-24 | 松下電器産業株式会社 | 無線受信装置 |
-
2001
- 2001-03-23 JP JP2001085350A patent/JP3556917B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002290235A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511581B2 (en) | Wide-band multimode frequency synthesizer and variable frequency divider | |
| US6066990A (en) | Frequency divider having a prescaler followed by a programmable counter, and a corresponding prescaler and frequency synthesizer | |
| US6459341B1 (en) | Voltage controlled oscillation device | |
| JP3556917B2 (ja) | 周波数シンセサイザ | |
| JP2003087116A (ja) | Ｐｌｌシンセサイザ | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JP2000049646A (ja) | 無線回路装置 | |
| US8995506B2 (en) | Transceiver with sub-sampling based frequency synthesizer | |
| KR100471156B1 (ko) | 주파수 분배방식을 이용한 광대역 주파수 발생 장치 | |
| JP3917592B2 (ja) | 周波数シンセサイザ | |
| JP2000244360A (ja) | 複数周波数帯域移動無線装置 | |
| KR101306458B1 (ko) | 주파수 합성 장치 및 방법 | |
| JP3964426B2 (ja) | 発振器、集積回路、通信装置 | |
| JPH1188164A (ja) | 周波数シンセサイザ | |
| JP4348225B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0559614B2 (ja) | ||
| JP2007134833A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP4220836B2 (ja) | マルチバンド発振器 | |
| JPH0697736A (ja) | 注入同期形逓倍発振器 | |
| JP2004312588A (ja) | 水晶発振器切替式ｐｌｌ発振回路 | |
| JP2002261603A (ja) | Ｐｌｌ回路及びそれを用いた通信機 | |
| JPH07235893A (ja) | 無線電話用の中間周波数信号の形成方法とその装置 | |
| JPWO2007102300A1 (ja) | 周波数シンセサイザ | |
| JP2000022532A (ja) | 周波数シンセサイザ | |
| JP2003069428A (ja) | マルチバンドｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040513 |
|
| LAPS | Cancellation because of no payment of annual fees |