JP2002261603A - Ｐｌｌ回路及びそれを用いた通信機 - Google Patents

Abstract

(57)【要約】 【課題】 位相雑音特性の劣化を防ぐとともに、広い周
波数範囲を実現できるＰＬＬ回路及びそれを用いた通信
機を提供する。 【解決手段】 ＰＬＬ回路１０は、基準発振器１、第１
及び第２分周器２ａ，２ｂ、第３分周器１１、位相比較
器３、低域通過フィルタ４、電圧制御発振器５を備え
る。そして、電圧制御発振器５から直接出力される発振
信号を第１出力１２ａから、第３分周器１１を介して出
力される発振信号を第２出力１２ｂからそれぞれ出力
し、送信チャンネルや受信チャンネルの選択用信号とし
て使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ回路及びそ
れを用いた通信機に関し、特に広い周波数範囲にわたっ
て安定に出力することが可能なＰＬＬ回路及びそれを用
いた通信機に関する。

【０００２】

【従来の技術】携帯電話等の無線機にはＰＬＬ回路が多
く用いられている。このＰＬＬ回路は広い周波数範囲に
わたって速くロックすることと、良好な通話品質を得る
ために位相ノイズを低くすることを同時に満たさなくて
はならない。

【０００３】図８は、従来のＰＬＬ回路を示すブロック
図である。ＰＬＬ回路５０は、基準発振器１、第１及び
第２分周器２ａ，２ｂ、位相比較器３、低域通過フィル
タ４、電圧制御発振器５を備える。

【０００４】以下に、ＰＬＬ回路５０の動作を説明す
る。基準発振器１が出力する一定の周波数の基準信号を
第１分周器２ａに供給し、分周した後、この第１分周器
２ａの分周信号を位相比較器３に供給する。電圧制御発
振器５が出力する発振信号を第２分周器２ｂに供給し、
分周した後、この第２分周器２ｂの分周信号を位相比較
器３に供給する。この際、第１及び第２分周器２ａ，２
ｂの分周比は送信周波数や受信周波数によリ変化し、携
帯電話等の無線機のシステムコントローラ（図示せず）
から供給される制御データにより設定される。位相比較
器３で第１及び第２分周器２ａ，２ｂの分周信号の位相
比較を行い、比較結果としての位相差信号を低域通過フ
ィルタ４に供給して直流化し、低域通過フィルタ４の出
力を電圧制御発振器５に制御電圧として供給する。そし
て、電圧制御発振器５の発振信号を送信チャンネルや受
信チャンネルの選択用信号として使用する。

【０００５】このようにＰＬＬ回路５０が構成されるこ
とで、第１及び第２分周器２ａ，２ｂの分周比の選択に
より、任意の周波数の信号を出力させることができ、送
信チャンネルや受信チャンネルを変化させることができ
る。

【０００６】

【発明が解決しようとする課題】ところが、上記従来の
ＰＬＬ回路によれば、ＰＬＬ回路から出力される発振信
号の周波数範囲は電圧制御発振器の周波数可変範囲によ
って制限されるが、この電圧制御発振器の周波数可変範
囲は、電圧制御発振器を構成する可変容量ダイオードの
容量変化比に制限されるため、必要以上に電圧制御発振
器の周波数可変範囲を大きくすると、電圧制御発振器の
重要な特性の１つである位相雑音が劣化してしまう。そ
の結果、広い周波数範囲と位相雑音特性とを両立させる
ようなＰＬＬ回路を製造することが困難であるといった
問題があった。

【０００７】本発明は、このような問題点を解決するた
めになされたものであり、位相雑音特性の劣化を防ぐと
ともに、広い周波数範囲を実現できるＰＬＬ回路及びそ
れを用いた通信機を提供することを目的とする。

【０００８】

【課題を解決するための手段】上述する問題点を解決す
るため本発明のＰＬＬ回路は、一定の周波数の基準信号
を出力する基準発振器と、該基準発振器の基準信号を分
周する第１分周器と、電圧制御発振器と、該電圧制御発
振器の発振信号を分周する第２及び第３分周器と、前記
第１及び第２分周器の分周信号を位相比較する位相比較
器とを備え、前記位相比較器の比較結果に応じて前記電
圧制御発振器の発振信号を制御するＰＬＬ回路であっ
て、前記電圧制御発振器から直接出力される発振信号を
第１出力から、前記第３分周器を介して出力される発振
信号を第２出力からそれぞれ出力することを特徴とす
る。

【０００９】また、本発明のＰＬＬ回路は、一定の周波
数の基準信号を出力する基準発振器と、該基準発振器の
基準信号を分周する第１分周器と、電圧制御発振器と、
該電圧制御発振器の発振信号を分周する第３分周器と、
該第３分周器の分周信号を分周する第２分周器と、前記
第１及び第２分周器の分周信号を位相比較する位相比較
器とを備え、前記位相比較器の比較結果に応じて前記電
圧制御発振器の発振信号を制御するＰＬＬ回路であっ
て、前記電圧制御発振器から直接出力される発振信号を
第１出力から、前記第３分周器を介して出力される発振
信号を第２出力からそれぞれ出力することを特徴とす
る。

【００１０】また、本発明のＰＬＬ回路は、一定の周波
数の基準信号を出力する基準発振器と、該基準発振器の
基準信号を分周する第１分周器と、電圧制御発振器と、
該電圧制御発振器の発振信号を切り換える切換器と、該
切換器の一方出力から出力された前記電圧制御発振器の
発振信号を分周する第３分周器と、該第３分周器の分周
信号を分周する第２分周器と、前記第１及び第２分周器
の分周信号を位相比較する位相比較器とを備え、前記位
相比較器の比較結果に応じて前記電圧制御発振器の発振
信号を制御するＰＬＬ回路であって、前記切換器の他方
出力から出力される発振信号と、前記第３分周器を介し
て出力される発振信号とを共通出力から出力することを
特徴とする。

【００１１】また、本発明のＰＬＬ回路は、一定の周波
数の基準信号を出力する基準発振器と、該基準発振器の
基準信号を分周する第１分周器と、電圧制御発振器と、
該電圧制御発振器の発振信号を分周する第２及び第３分
周器と、前記第１及び第２分周器の分周信号を位相比較
する位相比較器とを備え、前記位相比較器の比較結果に
応じて前記電圧制御発振器の発振信号を制御するＰＬＬ
回路であって、前記電圧制御発振器から直接出力される
発振信号が入力される開閉器を有し、前記第３分周器は
前記開閉器と連動して前記開閉器の遮断時に動作し、導
通時に動作停止するものであり、前記電圧制御発振器か
ら直接出力される発振信号を前記開閉器を介して第１出
力から、前記第３分周器を介して出力される発振信号を
第２出力から、いずれか一方のみを切り換えて出力する
ことを特徴とする。

【００１２】また、本発明のＰＬＬ回路は、一定の周波
数の基準信号を出力する基準発振器と、該基準発振器の
基準信号を分周する第１分周器と、電圧制御発振器と、
該電圧制御発振器の発振信号を分周する第２及び第３分
周器と、前記第１及び第２分周器の分周信号を位相比較
する位相比較器とを備え、前記位相比較器の比較結果に
応じて前記電圧制御発振器の発振信号を制御するＰＬＬ
回路であって、前記電圧制御発振器から直接出力される
発振信号が入力されるバッファアンプを有し、前記第３
分周器は前記バッファアンプと連動して前記バッファア
ンプの動作停止時に動作し、前記バッファアンプの動作
時に動作停止するものであり、前記電圧制御発振器から
直接出力される発振信号を前記バッファアンプを介して
第１出力から、前記第３分周器を介して出力される発振
信号を第２出力から、いずれか一方のみを切り換えて出
力することを特徴とする。

【００１３】また、本発明のＰＬＬ回路は、一定の周波
数の基準信号を出力する基準発振器と、該基準発振器の
基準信号を分周する第１分周器と、電圧制御発振器と、
該電圧制御発振器の発振信号を分周する第２分周器と、
前記第１及び第２分周器の分周信号を位相比較する位相
比較器とを備え、前記位相比較器の比較結果に応じて前
記電圧制御発振器の発振信号を制御するＰＬＬ回路であ
って、前記電圧制御発振器から直接出力される発振信号
が入力される切換器と、該切換器の一方出力に接続され
る第３分周器を有し、該第３分周器は前記切換器と連動
して前記切換器から発振信号が入力される時に動作し、
前記切換器から発振信号が入力されない時に動作停止す
るものであり、前記切換器の他方出力から出力される発
振信号を第１出力から、前記切換器の一方出力から前記
第３分周器を介して出力される発振信号を第２出力か
ら、いずれか一方のみを切り換えて出力することを特徴
とする。

【００１４】本発明の通信機は、上述のＰＬＬ回路を用
いて構成したことを特徴とする。

【００１５】本発明のＰＬＬ回路によれば、電圧制御発
振器から直接出力される発振信号と分周器を介して出力
される発振信号とをＰＬＬ回路の出力としているため、
電圧制御発振器を構成する可変容量ダイオードの容量変
化比を変えることなく、広い周波数範囲を実現できる。

【００１６】本発明の通信機によれば、位相雑音特性の
劣化を防ぐとともに、広い周波数範囲を実現できるＰＬ
Ｌ回路を用いて構成するため、広い周波数範囲で良好な
通信特性を有する通信機を構成することができる。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付している。

【００１８】図１は、本発明のＰＬＬ回路に係る第１の
実施例の回路図である。ＰＬＬ回路１０は、基準発振器
１、第１及び第２分周器２ａ，２ｂ、第３分周器１１、
位相比較器３、低域通過フィルタ４、電圧制御発振器５
を備える。

【００１９】以下に、ＰＬＬ回路１０の動作を説明す
る。

【００２０】基準発振器１が出力する一定の周波数の基
準信号を第１分周器２ａに供給し、分周した後、この第
１分周器２ａの分周信号を位相比較器３に供給する。電
圧制御発振器５が出力する発振信号を第２及び第３分周
器２ｂ，１１に供給し、分周した後、この第２分周器２
ｂの分周信号を位相比較器３に供給する。

【００２１】位相比較器３で第１及び第２分周器２ａ，
２ｂの分周信号の位相比較を行い、比較結果としての位
相差信号を低域通過フィルタ４に供給して直流化し、低
域通過フィルタ４の出力を電圧制御発振器５に制御電圧
として供給する。

【００２２】そして、電圧制御発振器５から直接出力さ
れる発振信号を第１出力１２ａから、第３分周器１１を
介して出力される発振信号を第２出力１２ｂからそれぞ
れ出力し、送信チャンネルや受信チャンネルの選択用信
号として使用する。

【００２３】このようにＰＬＬ回路１０が構成されるこ
とで、広い周波数範囲の出力、例えば、第３分周器１１
の分周比を２分の１にすることにより、電圧制御発振器
５から直接出力される発振信号１．３〜２．６ＧＨｚが
第１出力１２ａからの出力、第３分周器１１を介して出
力される発振信号０．６５〜１．３ＧＨｚが第２出力１
２ｂからの出力となり、ＰＬＬ回路１０としては０．６
５〜２．６ＧＨｚの出力を取り出せることとなる。

【００２４】すなわち、第１〜第３分周器２ａ，２ｂ，
１１の分周比の選択により、任意の広い周波数の信号を
出力させることができ、送信チャンネルや受信チャンネ
ルを変化させることができる。

【００２５】図２は、本発明のＰＬＬ回路に係る第２の
実施例の回路図である。ＰＬＬ回路２０は、基準発振器
１、第１及び第２分周器２ａ，２ｂ、第３分周器２１、
位相比較器３、低域通過フィルタ４、電圧制御発振器５
を備える。

【００２６】以下に、ＰＬＬ回路２０の動作を説明す
る。

【００２７】基準発振器１が出力する一定の周波数の基
準信号を第１分周器２ａに供給し、分周した後、この第
１分周器２ａの分周信号を位相比較器３に供給する。電
圧制御発振器５が出力する発振信号を第３及び第２分周
器２１，２ｂに順次供給し、分周した後、この第２分周
器２ｂの分周信号を位相比較器３に供給する。

【００２８】位相比較器３で第１及び第２分周器２ａ，
２ｂの分周信号の位相比較を行い、比較結果としての位
相差信号を低域通過フィルタ４に供給して直流化し、低
域通過フィルタ４の出力を電圧制御発振器５に制御電圧
として供給する。

【００２９】そして、第３分周器２１を介して出力され
る発振信号を第１出力２２ａから、電圧制御発振器５か
ら直接出力される発振信号を第２出力２２ｂからそれぞ
れ出力し、送信チャンネルや受信チャンネルの選択用信
号として使用する。

【００３０】このようにＰＬＬ回路２０が構成されるこ
とで、広い周波数範囲の出力を得ることができる。例え
ば、第３分周器１１の分周比を２分の１にすることによ
り、第３分周器２１を介して出力される発振信号０．６
５〜１．３ＧＨｚが第１出力２２ａからの出力、電圧制
御発振器５から直接出力される発振信号１．３〜２．６
ＧＨｚが第２出力２２ｂからの出力となり、ＰＬＬ回路
１０としては０．６５〜２．６ＧＨｚの出力を取り出せ
ることとなる。

【００３１】すなわち、第１〜第３分周器２ａ，２ｂ，
２１の分周比の選択により、任意の広い周波数の信号を
出力させることができ、送信チャンネルや受信チャンネ
ルを変化させることができる。

【００３２】図３は、本発明のＰＬＬ回路に係る第３の
実施例の回路図である。ＰＬＬ回路３０は、基準発振器
１、第１及び第２分周器２ａ，２ｂ、第３分周器３１、
位相比較器３、低域通過フィルタ４、電圧制御発振器
５、切換器３２を備える。

【００３３】以下に、ＰＬＬ回路３０の動作を説明す
る。

【００３４】基準発振器１が出力する一定の周波数の基
準信号を第１分周器２ａに供給し、分周した後、この第
１分周器２ａの分周信号を位相比較器３に供給する。電
圧制御発振器５が出力する発振信号を切換器３２を介し
て、第３及び第２分周器３１，２ｂに順次供給し、分周
した後、この第２分周器２ｂの分周信号を位相比較器３
に供給する。

【００３５】位相比較器３で第１及び第２分周器２ａ，
２ｂの分周信号の位相比較を行い、比較結果としての位
相差信号を低域通過フィルタ４に供給して直流化し、低
域通過フィルタ４の出力を電圧制御発振器５に制御電圧
として供給する。

【００３６】そして、電圧制御発振器５から切換器３２
を介して出力される発振信号、第３分周器３１を介して
出力される発振信号を共通出力３３からそれぞれ出力
し、送信チャンネルや受信チャンネルの選択用信号とし
て使用する。

【００３７】このようにＰＬＬ回路３０が構成されるこ
とで、広い周波数範囲の出力を得ることができる。例え
ば、第３分周器１１の分周比を２分の１にすることによ
り、電圧制御発振器５から切換器３２を介して出力され
る発振信号１．３〜２．６ＧＨｚ、第３分周器３１を介
して出力される発振信号０．６５〜１．３ＧＨｚが共通
出力３３からの出力となり、ＰＬＬ回路３０としては
０．６５〜２．６ＧＨｚの出力を取り出せることとな
る。

【００３８】すなわち、第１〜第３分周器２ａ，２ｂ，
３１の分周比の選択により、任意の広い周波数の信号を
出力させることができ、送信チャンネルや受信チャンネ
ルを変化させることができる。

【００３９】図４は、本発明のＰＬＬ回路に係る第４の
実施例の回路図である。ＰＬＬ回路４０は、基準発振器
１、第１及び第２分周器２ａ，２ｂ、開閉器４１、第３
分周器４２、位相比較器３、低域通過フィルタ４、電圧
制御発振器５を備える。

【００４０】以下に、ＰＬＬ回路４０の動作を説明す
る。

【００４１】基準発振器１が出力する一定の周波数の基
準信号を第１分周器２ａに供給し、分周した後、この第
１分周器２ａの分周信号を位相比較器３に供給する。電
圧制御発振器５が出力する発振信号を第２分周器２ｂに
供給し、分周した後、この第２分周器２ｂの分周信号を
位相比較器３に供給する。

【００４２】位相比較器３で第１及び第２分周器２ａ，
２ｂの分周信号の位相比較を行い、比較結果としての位
相差信号を低域通過フィルタ４に供給して直流化し、低
域通過フィルタ４の出力を電圧制御発振器５に制御電圧
として供給する。

【００４３】そして、電圧制御発振器５から直接出力さ
れる発振信号を、開閉器４１を介して第１出力４３ａか
ら、第３分周器４２で分周した後の分周信号を第２出力
４３ｂから出力し、送信チャンネルや受信チャンネルの
選択用信号として使用する。

【００４４】ここで、第３分周器４２は開閉器４１と連
動して動作するように設定されている。まず、開閉器４
１が導通するときには第３分周器４２は動作停止する。
そのため、電圧制御発振器５から直接出力される発振信
号は開閉器４１を介して第１出力４３ａから出力される
が、その分周信号が第２出力４３ｂから出力されること
はない。なお、動作停止している第３分周器４２で電力
が消費されることはほとんどない。

【００４５】逆に、開閉器４１が遮断するときには第３
分周器４２が動作する。そのため、電圧制御発振器５か
ら直接出力される発振信号が第１出力４３ａから出力さ
れることはないが、それを第３分周器４２で分周した分
周信号は第２出力４３ｂから出力される。したがって、
ＰＬＬ回路４０の出力は第１出力４３ａと第２出力４３
ｂのいずれか一方からのみ出力される。

【００４６】本発明のＰＬＬ回路が搭載される通常の通
信機においては、同時に複数の周波数で通信を行うこと
はないため、このようないずれか一方のみから信号が出
力される構成でも問題はない。そして、電圧制御発振器
５の発振信号は第２分周器２ｂの他には開閉器４１と第
３分周器４２のいずれか一方にのみ供給すればよいた
め、電圧制御発振器５の出力電力を大きくする必要がな
い。また、いずれか一方のみから信号が出力されるた
め、一方の出力信号の基本波あるいは付随する高調波が
他方の出力信号を利用する回路に干渉したり、ＰＬＬ回
路自身に帰還されて位相雑音を劣化させたりすることも
ない。

【００４７】このようにＰＬＬ回路４０が構成されるこ
とで、広い周波数範囲の出力を得ることができる。例え
ば、第３分周器４２の分周比を２分の１にすることによ
り、電圧制御発振器５から開閉器４１を介して出力され
る発振信号１．３〜２．６ＧＨｚが第１出力４３ａから
の出力、第３分周器４２を介して出力される発振信号
０．６５〜１．３ＧＨｚが第２出力４３ｂからの出力と
なり、ＰＬＬ回路４０としては０．６５〜２．６ＧＨｚ
の出力を取り出せることとなる。

【００４８】すなわち、第１〜第３分周器２ａ，２ｂ，
４２の分周比の選択により、任意の広い周波数の信号を
出力させることができ、送信チャンネルや受信チャンネ
ルを変化させることができる。

【００４９】しかも、電圧制御発振器５の出力電力を低
減したり、電圧制御発振器５から直接出力される発振信
号を出力するときに第３分周器４２の電力を削減したり
できるため、ＰＬＬ回路４０の低消費電力化を図ること
ができる。

【００５０】図５は、本発明のＰＬＬ回路に係る第５の
実施例の回路図である。ＰＬＬ回路５０は、基準発振器
１、第１及び第２分周器２ａ，２ｂ、バッファアンプ５
１、第３分周器５２、位相比較器３、低域通過フィルタ
４、電圧制御発振器５を備える。

【００５１】ＰＬＬ回路５０の、図４に示したＰＬＬ回
路４０との違いは、開閉器４１がバッファアンプ５１に
置き換わり、第３分周器、第１出力、第２出力の符号が
それぞれ５２、５３ａ、５３ｂに代わっただけである。

【００５２】ＰＬＬ回路５０において、バッファアンプ
５１は実質的にＰＬＬ回路４０における開閉器４１と同
じ働きをする。すなわち、第３分周器５２はバッファア
ンプ５１と連動して動作するように設定されている。ま
ず、バッファアンプ５１が動作するときには第３分周器
５２は動作停止する。そのため、電圧制御発振器５から
直接出力される発振信号はバッファアンプ５１を介して
第１出力５３ａから出力されるが、その分周信号が第２
出力５３ｂから出力されることはない。なお、動作停止
している第３分周器４２で電力が消費されることはほと
んどない。

【００５３】逆に、バッファアンプ５１が動作停止する
ときには第３分周器５２が動作する。そのため、電圧制
御発振器５から直接出力される発振信号が第１出力５３
ａから出力されることはないが、それを第３分周器５２
で分周した分周信号は第２出力５３ｂから出力される。
したがって、ＰＬＬ回路５０の出力は第１出力５３ａと
第２出力５３ｂのいずれか一方からのみ出力される。

【００５４】ＰＬＬ回路５０においても、電圧制御発振
器５の発振信号は第２分周器２ｂの他にはバッファアン
プ５１と第３分周器５２のいずれか一方にのみ供給すれ
ばよいため、電圧制御発振器５の出力電力を大きくする
必要がない。また、いずれか一方のみから信号が出力さ
れるため、一方の出力信号の基本波あるいは付随する高
調波が他方の出力信号を利用する回路に干渉したり、Ｐ
ＬＬ回路自身に帰還されて位相雑音を劣化させたりする
こともない。さらには、ＰＬＬ回路４０の場合とは異な
り、電圧制御発振器５の出力信号はバッファアンプ５１
もしくは第３分周器５２を介して出力されるため、電圧
制御発振器５が負荷変動の影響を受けにくくなり、周波
数負荷安定度が改善されるというメリットもある。

【００５５】このようにＰＬＬ回路５０が構成されるこ
とで、広い周波数範囲の出力を得ることができる。例え
ば、第３分周器５２の分周比を２分の１にすることによ
り、電圧制御発振器５からバッファアンプ５１を介して
出力される発振信号１．３〜２．６ＧＨｚが第１出力５
３ａからの出力、第３分周器５２を介して出力される発
振信号０．６５〜１．３ＧＨｚが第２出力５３ｂからの
出力となり、ＰＬＬ回路５０としては０．６５〜２．６
ＧＨｚの出力を取り出せることとなる。

【００５６】すなわち、第１〜第３分周器２ａ，２ｂ，
５２の分周比の選択により、任意の広い周波数の信号を
出力させることができ、送信チャンネルや受信チャンネ
ルを変化させることができる。

【００５７】しかも、電圧制御発振器５の出力電力を低
減したり、バッファアンプ５１と第３分周器５２のいず
れか一方の電力を削減したりできるため、ＰＬＬ回路５
０の低消費電力化を図ることができる。

【００５８】図６は、本発明のＰＬＬ回路に係る第６の
実施例の回路図である。ＰＬＬ回路６０は、基準発振器
１、第１及び第２分周器２ａ，２ｂ、切換器６１、第３
分周器６２、位相比較器３、低域通過フィルタ４、電圧
制御発振器５を備える。

【００５９】ＰＬＬ回路６０の、図４に示したＰＬＬ回
路４０との違いは、開閉器４１が切換器６１に置き換わ
り、第３分周器６２が開閉器６１の一方出力に接続さ
れ、開閉器６１の他方出力が第１出力６３ａに、第３分
周器６２の出力が第２出力６３ｂに接続されたことだけ
である。

【００６０】ＰＬＬ回路６０において、第３分周器６２
は切換器６１と連動して動作するように設定されてい
る。まず、切換器６１によって電圧制御発振器５から出
力される発振信号が切換器６１の他方出力を介して第１
出力６３ａから出力される時には、第３分周器６２は動
作停止する。そのため、電圧制御発振器５から直接出力
される発振信号は切換器６１を介して第１出力６３ａか
ら出力されるが、その分周信号が第２出力６３ｂから出
力されることはない。なお、動作停止している第３分周
器６２で電力が消費されることはほとんどない。

【００６１】逆に、切換器６１によって電圧制御発振器
５から出力される発振信号が切換器６１の一方出力を介
して第３分周器６２に入力される時には、第３分周器６
２は動作する。そのため、電圧制御発振器５から直接出
力される発振信号が第１出力６３ａから出力されること
はないが、それを第３分周器６２で分周した分周信号は
第２出力６３ｂから出力される。したがって、ＰＬＬ回
路６０の出力は第１出力６３ａと第２出力６３ｂのいず
れか一方からのみ出力される。

【００６２】ＰＬＬ回路６０においても、電圧制御発振
器５の発振信号は第２分周器２ｂの他には切換器６１に
のみ供給すればよいため、電圧制御発振器５の出力電力
を大きくする必要がない。また、いずれか一方のみから
信号が出力されるため、一方の出力信号の基本波あるい
は付随する高調波が他方の出力信号を利用する回路に干
渉したり、ＰＬＬ回路６０自身に帰還されて位相雑音を
劣化させたりすることもない。

【００６３】このようにＰＬＬ回路６０が構成されるこ
とで、広い周波数範囲の出力を得ることができる。例え
ば、第３分周器６２の分周比を２分の１にすることによ
り、電圧制御発振器５から出力される発振信号１．３〜
２．６ＧＨｚが第１出力６３ａからの出力、第３分周器
６２を介して出力される発振信号０．６５〜１．３ＧＨ
ｚが第２出力６３ｂからの出力となり、ＰＬＬ回路６０
としては０．６５〜２．６ＧＨｚの出力を取り出せるこ
ととなる。

【００６４】すなわち、第１〜第３分周器２ａ，２ｂ，
６２の分周比の選択により、任意の広い周波数の信号を
出力させることができ、送信チャンネルや受信チャンネ
ルを変化させることができる。

【００６５】しかも、電圧制御発振器５の出力電力を低
減したり、電圧制御発振器５から直接出力される発振信
号を第１出力６３ａから出力するときに第３分周器６２
の電力を削減したりできるため、ＰＬＬ回路６０の低消
費電力化を図ることができる。

【００６６】上述した各実施例のＰＬＬ回路によれば、
電圧制御発振器から直接出力される発振信号と分周器を
介して出力される発振信号とをＰＬＬ回路の出力として
いるため、電圧制御発振器を構成する可変容量ダイオー
ドの容量変化比を変えることなく、広い周波数範囲を実
現できる。したがって、広い周波数範囲と良好な位相雑
音特性を両立できるＰＬＬ回路を提供できる。

【００６７】図７は、本発明の通信機に係る一実施例の
ブロック図である。通信機７０は、アンテナ７１、デュ
プレクサ７２、増幅部７３ａ，７３ｂ、混合部７４ａ，
７４ｂ、ＰＬＬ回路７５、送信部Ｔｘ、受信部Ｒｘを備
える。

【００６８】ＰＬＬ回路７５は、局部発振信号を混合部
７４ａ，７４ｂにそれぞれ与える。

【００６９】混合部７４ａは、送信部Ｔｘから出力され
る中間周波信号と局部発振信号とを混合して送信信号に
変換する。この送信信号は、増幅部７３ａで増幅され、
デュプレクサ７２を介してアンテナ７１から放射され
る。

【００７０】アンテナ７１からの受信信号はデュプレク
サ７２を介して増幅部７３ｂで増幅される。混合部７４
ｂは、増幅部７３ｂで増幅された受信信号とＰＬＬ回路
７５からの局部発振信号とを混合して中間周波信号ある
いは送受信信号に変換する。この中間周波信号あるいは
送受信信号は、受信部Ｒｘで信号処理される。

【００７１】このような通信機７０におけるＰＬＬ回路
７５に、図１〜図３で示した実施例のＰＬＬ回路１０〜
３０を用いる。

【００７２】上述した実施例の通信機によれば、位相雑
音特性の劣化を防ぐとともに、広い周波数範囲を実現で
きるＰＬＬ回路を用いて構成するため、広い周波数範囲
で良好な通信特性を有する通信機を構成することができ
る。

【００７３】なお、上述の実施例で示したＰＬＬ回路は
一例であり、電圧制御発振器から直接出力される発振信
号と、分周器を介して出力される発振信号とを備えてい
ればどのような回路構成であっても良い。

【００７４】

【発明の効果】本発明のＰＬＬ回路によれば、電圧制御
発振器から直接出力される発振信号と分周器を介して出
力される発振信号とをＰＬＬ回路の出力としているた
め、電圧制御発振器を構成する可変容量ダイオードの容
量変化比を変えることなく、広い周波数範囲を実現でき
る。したがって、広い周波数範囲と良好な位相雑音特性
を両立できるＰＬＬ回路を提供できる。

【００７５】本発明の通信機によれば、位相雑音特性の
劣化を防ぐとともに、広い周波数範囲を実現できるＰＬ
Ｌ回路を用いて構成するため、広い周波数範囲で良好な
通信特性を有する通信機を構成することができる。

【図面の簡単な説明】

【図１】本発明のＰＬＬ回路に係る第１の実施例のブロ
ック図である。

【図２】本発明のＰＬＬ回路に係る第２の実施例のブロ
ック図である。

【図３】本発明のＰＬＬ回路に係る第３の実施例のブロ
ック図である。

【図４】本発明のＰＬＬ回路に係る第１の実施例のブロ
ック図である。

【図５】本発明のＰＬＬ回路に係る第２の実施例のブロ
ック図である。

【図６】本発明のＰＬＬ回路に係る第３の実施例のブロ
ック図である。

【図７】本発明の通信機に係る一実施例のブロック図で
ある。

【図８】従来のＰＬＬ回路を示すブロック図である。

【符号の説明】

１ 基準発振器 ２ａ，２ｂ 第１、第２分周器 ３ 位相比較器 ５ 電圧制御発振器 １０，２０，３０，７５ ＰＬＬ回路 １１，２１，３１，４２，５２，６２ 第３分周器 ３２，６１ 切換器 ４１ 開閉器 ５１ バッファアンプ ７０ 通信機

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 BB01 CC01 CC15 CC24 CC41 CC52 DD05 DD08 FF07 KK06

Claims (7)

【特許請求の範囲】
1. 【請求項１】 一定の周波数の基準信号を出力する基準
   発振器と、該基準発振器の基準信号を分周する第１分周
   器と、電圧制御発振器と、該電圧制御発振器の発振信号
   を分周する第２及び第３分周器と、前記第１及び第２分
   周器の分周信号を位相比較する位相比較器とを備え、前
   記位相比較器の比較結果に応じて前記電圧制御発振器の
   発振信号を制御するＰＬＬ回路であって、 前記電圧制御発振器から直接出力される発振信号を第１
   出力から、前記第３分周器を介して出力される発振信号
   を第２出力からそれぞれ出力することを特徴とするＰＬ
   Ｌ回路。
2. 【請求項２】 一定の周波数の基準信号を出力する基準
   発振器と、該基準発振器の基準信号を分周する第１分周
   器と、電圧制御発振器と、該電圧制御発振器の発振信号
   を分周する第３分周器と、該第３分周器の分周信号を分
   周する第２分周器と、前記第１及び第２分周器の分周信
   号を位相比較する位相比較器とを備え、前記位相比較器
   の比較結果に応じて前記電圧制御発振器の発振信号を制
   御するＰＬＬ回路であって、 前記電圧制御発振器から直接出力される発振信号を第１
   出力から、前記第３分周器を介して出力される発振信号
   を第２出力からそれぞれ出力することを特徴とするＰＬ
   Ｌ回路。
3. 【請求項３】 一定の周波数の基準信号を出力する基準
   発振器と、該基準発振器の基準信号を分周する第１分周
   器と、電圧制御発振器と、該電圧制御発振器の発振信号
   を切り換える切換器と、該切換器の一方出力から出力さ
   れた前記電圧制御発振器の発振信号を分周する第３分周
   器と、該第３分周器の分周信号を分周する第２分周器
   と、前記第１及び第２分周器の分周信号を位相比較する
   位相比較器とを備え、前記位相比較器の比較結果に応じ
   て前記電圧制御発振器の発振信号を制御するＰＬＬ回路
   であって、 前記切換器の他方出力から出力される発振信号と、前記
   第３分周器を介して出力される発振信号とを共通出力か
   ら出力することを特徴とするＰＬＬ回路。
4. 【請求項４】 一定の周波数の基準信号を出力する基準
   発振器と、該基準発振器の基準信号を分周する第１分周
   器と、電圧制御発振器と、該電圧制御発振器の発振信号
   を分周する第２及び第３分周器と、前記第１及び第２分
   周器の分周信号を位相比較する位相比較器とを備え、前
   記位相比較器の比較結果に応じて前記電圧制御発振器の
   発振信号を制御するＰＬＬ回路であって、 前記電圧制御発振器から直接出力される発振信号が入力
   される開閉器を有し、前記第３分周器は前記開閉器と連
   動して前記開閉器の遮断時に動作し、導通時に動作停止
   するものであり、 前記電圧制御発振器から直接出力される発振信号を前記
   開閉器を介して第１出力から、前記第３分周器を介して
   出力される発振信号を第２出力から、いずれか一方のみ
   を切り換えて出力することを特徴とするＰＬＬ回路。
5. 【請求項５】 一定の周波数の基準信号を出力する基準
   発振器と、該基準発振器の基準信号を分周する第１分周
   器と、電圧制御発振器と、該電圧制御発振器の発振信号
   を分周する第２及び第３分周器と、前記第１及び第２分
   周器の分周信号を位相比較する位相比較器とを備え、前
   記位相比較器の比較結果に応じて前記電圧制御発振器の
   発振信号を制御するＰＬＬ回路であって、 前記電圧制御発振器から直接出力される発振信号が入力
   されるバッファアンプを有し、前記第３分周器は前記バ
   ッファアンプと連動して前記バッファアンプの動作停止
   時に動作し、前記バッファアンプの動作時に動作停止す
   るものであり、 前記電圧制御発振器から直接出力される発振信号を前記
   バッファアンプを介して第１出力から、前記第３分周器
   を介して出力される発振信号を第２出力から、いずれか
   一方のみを切り換えて出力することを特徴とするＰＬＬ
   回路。
6. 【請求項６】 一定の周波数の基準信号を出力する基準
   発振器と、該基準発振器の基準信号を分周する第１分周
   器と、電圧制御発振器と、該電圧制御発振器の発振信号
   を分周する第２分周器と、前記第１及び第２分周器の分
   周信号を位相比較する位相比較器とを備え、前記位相比
   較器の比較結果に応じて前記電圧制御発振器の発振信号
   を制御するＰＬＬ回路であって、 前記電圧制御発振器から直接出力される発振信号が入力
   される切換器と、該切換器の一方出力に接続される第３
   分周器を有し、該第３分周器は前記切換器と連動して前
   記切換器から発振信号が入力される時に動作し、前記切
   換器から発振信号が入力されない時に動作停止するもの
   であり、 前記切換器の他方出力から出力される発振信号を第１出
   力から、前記切換器の一方出力から前記第３分周器を介
   して出力される発振信号を第２出力から、いずれか一方
   のみを切り換えて出力することを特徴とするＰＬＬ回
   路。
7. 【請求項７】 請求項１乃至請求項６のいずれかに記載
   のＰＬＬ回路を用いて構成したことを特徴とする通信
   機。