JPH1155108A - プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 - Google Patents
プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器Info
- Publication number
- JPH1155108A JPH1155108A JP10149501A JP14950198A JPH1155108A JP H1155108 A JPH1155108 A JP H1155108A JP 10149501 A JP10149501 A JP 10149501A JP 14950198 A JP14950198 A JP 14950198A JP H1155108 A JPH1155108 A JP H1155108A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- prescaler
- pair
- division ratio
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010485 coping Effects 0.000 title 1
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 非常に高い周波数を受信することが可能な周
波数分割器を提供する。 【解決手段】 本発明は、Ｄ＝ｋ×Ｎ＋Ａの総合分割比
Ｄで分割するのに使用される周波数分割器に関する。プ
レスケーラは、ｋおよびｋ＋１の一対の分割比で動作
し、係数制御信号の関数として高分割比ｋ＋１を低分割
比ｋに切り換える手段を含む。Ｎは、プログラマブルカ
ウンタの分割比に相当し、Ａは、プログラマブルカウン
タが達すると、プレスケーラが係数制御信号を受け取る
ような値である。関係式０≦Ａ＜Ｎは真である。プレス
ケーラは、少なくとも二対の連続する分割比を有し、選
択信号の関数として対のうちから一対を動的に選択する
手段を含み、選択された対は動作対ｋおよびｋ＋１を構
成する。選択信号は、周波数分割器が適用しようとする
総合分割比Ｄによって異なる。
波数分割器を提供する。 【解決手段】 本発明は、Ｄ＝ｋ×Ｎ＋Ａの総合分割比
Ｄで分割するのに使用される周波数分割器に関する。プ
レスケーラは、ｋおよびｋ＋１の一対の分割比で動作
し、係数制御信号の関数として高分割比ｋ＋１を低分割
比ｋに切り換える手段を含む。Ｎは、プログラマブルカ
ウンタの分割比に相当し、Ａは、プログラマブルカウン
タが達すると、プレスケーラが係数制御信号を受け取る
ような値である。関係式０≦Ａ＜Ｎは真である。プレス
ケーラは、少なくとも二対の連続する分割比を有し、選
択信号の関数として対のうちから一対を動的に選択する
手段を含み、選択された対は動作対ｋおよびｋ＋１を構
成する。選択信号は、周波数分割器が適用しようとする
総合分割比Ｄによって異なる。
Description
【０００１】
【発明の属する技術分野】本発明の分野は周波数分割器
の分野である。
の分野である。
【０００２】より詳細には本発明は、プレスケーラとそ
の後に続くプログラマブルカウンタを備える種類の周波
数分割器に関する。
の後に続くプログラマブルカウンタを備える種類の周波
数分割器に関する。
【０００３】本発明はまた、そのような周波数分割器を
含む位相同期ループ（ＰＬＬ）周波数合成器、ならびに
プレスケーラ自体にも関する。
含む位相同期ループ（ＰＬＬ）周波数合成器、ならびに
プレスケーラ自体にも関する。
【０００４】
【従来の技術】周波数プレスケーラはプログラマブルカ
ウンタの上流側で使用するように設計されていることを
想起されたい。組み合わせたこれら二つの要素で構成さ
れる周波数分割器は、選択された総合分割比（overall
division ratio）（以下、Ｄと記す）で分割を行うこと
が可能である必要がある。
ウンタの上流側で使用するように設計されていることを
想起されたい。組み合わせたこれら二つの要素で構成さ
れる周波数分割器は、選択された総合分割比（overall
division ratio）（以下、Ｄと記す）で分割を行うこと
が可能である必要がある。
【０００５】本発明の分割器は、とくに位相同期ループ
周波数合成器内で使用するためのものであるが、それに
限定されるものではない。そのような合成器は、フィー
ドバックループ周波数ｆbを得るために、Ｄにより合成
器の出力周波数ｆsを分割できるようにする周波数分割
器を備える。言い換えればｆb＝ｆs／Ｄである。
周波数合成器内で使用するためのものであるが、それに
限定されるものではない。そのような合成器は、フィー
ドバックループ周波数ｆbを得るために、Ｄにより合成
器の出力周波数ｆsを分割できるようにする周波数分割
器を備える。言い換えればｆb＝ｆs／Ｄである。
【０００６】ループ周波数ｆbおよび比較周波数ｆcはそ
れぞれ、周波数合成器内に含まれる位相比較器への二つ
の入力のそれぞれを構成する。
れぞれ、周波数合成器内に含まれる位相比較器への二つ
の入力のそれぞれを構成する。
【０００７】合成器の出力周波数ｆsは、（以下に示す
理由から）無線周波数に等しいか、無線周波数よりｎ倍
高いかのどちらかである。無線周波数は、所定の範囲内
にある可変周波数である。無線周波数は、無線チャネル
の帯域幅に相当するサイズのステップ毎に増分する。構
想は、既存の全無線チャネルを発生することができるこ
とであり、ある無線チャネルから別の無線チャネルに切
り換えを行うことが可能であるのは、とくに周波数分割
器の総合分割比Ｄに作用することによってである。
理由から）無線周波数に等しいか、無線周波数よりｎ倍
高いかのどちらかである。無線周波数は、所定の範囲内
にある可変周波数である。無線周波数は、無線チャネル
の帯域幅に相当するサイズのステップ毎に増分する。構
想は、既存の全無線チャネルを発生することができるこ
とであり、ある無線チャネルから別の無線チャネルに切
り換えを行うことが可能であるのは、とくに周波数分割
器の総合分割比Ｄに作用することによってである。
【０００８】本発明としては、プレスケーラは、ｋおよ
びｋ＋１と書かれる一対の分割比で動作するとみなさ
れ、以下の記述では動作対と呼ぶことにする。プレスケ
ーラは、切り換え信号（また、「係数制御」信号として
も知られる）の関数として動作対ｋおよびｋ＋１の高分
割比ｋ＋１を低分割比ｋに切り換える手段を有する。
びｋ＋１と書かれる一対の分割比で動作するとみなさ
れ、以下の記述では動作対と呼ぶことにする。プレスケ
ーラは、切り換え信号（また、「係数制御」信号として
も知られる）の関数として動作対ｋおよびｋ＋１の高分
割比ｋ＋１を低分割比ｋに切り換える手段を有する。
【０００９】一般的に、周波数分割器の総合分割比Ｄは
Ｄ＝ｋ×Ｎ＋Ａと書くことができ、ここで、・ Ｎは、
プログラマブルカウンタの分割比に相当する所定のプロ
グラマブル第一値であり、・ Ａは、プログラマブルカ
ウンタがそれに達すると、プレスケーラが切り換え信号
を受け取るような所定のプログラマブル第二値である。
関係式０≦Ａ＜Ｎは必ず満たされなければならないこと
に留意されたい。
Ｄ＝ｋ×Ｎ＋Ａと書くことができ、ここで、・ Ｎは、
プログラマブルカウンタの分割比に相当する所定のプロ
グラマブル第一値であり、・ Ａは、プログラマブルカ
ウンタがそれに達すると、プレスケーラが切り換え信号
を受け取るような所定のプログラマブル第二値である。
関係式０≦Ａ＜Ｎは必ず満たされなければならないこと
に留意されたい。
【００１０】周波数分割器は、常に増加する周波数を受
け取り、従ってその周波数で動作することができなけれ
ばならない。
け取り、従ってその周波数で動作することができなけれ
ばならない。
【００１１】従って現在では、合成器の出力周波数ｆs
（すなわち、ループ周波数ｆbを得るために、周波数分
割器がＤで分割すべき周波数）が、無線周波数よりｎ倍
高い周波数であることはあたりまえのことである。多重
周波数において比較を行うならば、これにより、直接交
差に関わる遮へいの問題を解決し、位相ノイズを改善す
ることが可能となる。
（すなわち、ループ周波数ｆbを得るために、周波数分
割器がＤで分割すべき周波数）が、無線周波数よりｎ倍
高い周波数であることはあたりまえのことである。多重
周波数において比較を行うならば、これにより、直接交
差に関わる遮へいの問題を解決し、位相ノイズを改善す
ることが可能となる。
【００１２】言い換えれば、ともに過去に使われていた
周波数の倍数（たとえばｎ倍大きい）である、合成器か
らの出力周波数ｆsおよび比較周波数ｆcを使用すること
が現在では慣例となっている。
周波数の倍数（たとえばｎ倍大きい）である、合成器か
らの出力周波数ｆsおよび比較周波数ｆcを使用すること
が現在では慣例となっている。
【００１３】この知られている技法は、過去に使われて
いた周波数の倍数である、出力周波数ｆsおよび比較周
波数ｆcを使用するものであるが、以下に、ＧＳＭ９０
０（「９００ＭＨｚ帯域で動作する移動体通信用グロー
バルシステム」）の場合およびＤＣＳ１８００（１８０
０ＭＨｚ帯域で動作する「デジタル通信システム」）の
場合の双方について記述する。
いた周波数の倍数である、出力周波数ｆsおよび比較周
波数ｆcを使用するものであるが、以下に、ＧＳＭ９０
０（「９００ＭＨｚ帯域で動作する移動体通信用グロー
バルシステム」）の場合およびＤＣＳ１８００（１８０
０ＭＨｚ帯域で動作する「デジタル通信システム」）の
場合の双方について記述する。
【００１４】ＧＳＭ９００規格では、無線周波数帯域は
９００ＭＨｚ付近にある。たとえば無線周波数の四倍の
出力周波数ｆs、すなわちｆs＝４×９００ＭＨｚ＝３．
６ＧＨｚを送出する合成器を選択することにより、比較
周波数が同様に現在の比較周波数の四倍、すなわちｆc
＝４×２００ｋＨｚ＝８００ｋＨｚである場合に、位相
ノイズがはるかに低い合成器を得ることができる。
９００ＭＨｚ付近にある。たとえば無線周波数の四倍の
出力周波数ｆs、すなわちｆs＝４×９００ＭＨｚ＝３．
６ＧＨｚを送出する合成器を選択することにより、比較
周波数が同様に現在の比較周波数の四倍、すなわちｆc
＝４×２００ｋＨｚ＝８００ｋＨｚである場合に、位相
ノイズがはるかに低い合成器を得ることができる。
【００１５】ＤＣＳ１８００規格では、無線周波数帯域
は１．８ＧＨｚ付近にある。たとえば無線周波数の二倍
の出力周波数ｆs、すなわちｆs＝２×１８００ＭＨｚ＝
３．６ＧＨｚを発する合成器を選択することにより、合
成器が送出する位相ノイズは、比較周波数が同様に現在
の比較周波数の二倍、すなわちｆc＝２×２００ｋＨｚ
＝４００ｋＨｚである場合に、はるかに低くなる。
は１．８ＧＨｚ付近にある。たとえば無線周波数の二倍
の出力周波数ｆs、すなわちｆs＝２×１８００ＭＨｚ＝
３．６ＧＨｚを発する合成器を選択することにより、合
成器が送出する位相ノイズは、比較周波数が同様に現在
の比較周波数の二倍、すなわちｆc＝２×２００ｋＨｚ
＝４００ｋＨｚである場合に、はるかに低くなる。
【００１６】出力周波数ｆsおよび比較周波数ｆcをこの
ようにｎ倍しても、周波数ｆrの所望する無線チャネル
について分割器が適用することが必要な総合分割比Ｄに
は影響しない。ループ周波数ｆbは比較周波数ｆcに収束
することから、以前のｎ倍の出力周波数ｆsおよび比較
周波数ｆcを使用することは結局、以前のｎ倍の出力周
波数ｆsおよびループ周波数ｆbを使用することになる。
その結果、無線周波数ｆrの所与の無線チャネルを得る
ための分割器の総合分割比Ｄは元のままである。なぜな
ら、Ｄ＝ｆs／ｆb＝ｎ×ｆs／（ｎ×ｆb）であるからで
ある。
ようにｎ倍しても、周波数ｆrの所望する無線チャネル
について分割器が適用することが必要な総合分割比Ｄに
は影響しない。ループ周波数ｆbは比較周波数ｆcに収束
することから、以前のｎ倍の出力周波数ｆsおよび比較
周波数ｆcを使用することは結局、以前のｎ倍の出力周
波数ｆsおよびループ周波数ｆbを使用することになる。
その結果、無線周波数ｆrの所与の無線チャネルを得る
ための分割器の総合分割比Ｄは元のままである。なぜな
ら、Ｄ＝ｆs／ｆb＝ｎ×ｆs／（ｎ×ｆb）であるからで
ある。
【００１７】一方、このように出力周波数ｆsおよび比
較周波数ｆcをｎ倍すると、必ずハードウェアに影響す
る。分割器が受け取る周波数がｎ倍される。結果として
総合分割比Ｄは影響を受けていないことから、二つの解
決方法が考えられる。
較周波数ｆcをｎ倍すると、必ずハードウェアに影響す
る。分割器が受け取る周波数がｎ倍される。結果として
総合分割比Ｄは影響を受けていないことから、二つの解
決方法が考えられる。
【００１８】・ プレスケーラ分割比の対ｋおよびｋ＋
１内の両方の分割比はそのままで、プログラマブルカウ
ンタの分割比をｎ倍するか、 ・ プレスケーラ分割比の対ｋおよびｋ＋１をｎ倍する
（ｎ＝２の場合、対ｋ’およびｋ’＋１を使用する。そ
こでｋ’＝２×ｋ）が、プログラマブルカウンタの分割
比はそのままとする。
１内の両方の分割比はそのままで、プログラマブルカウ
ンタの分割比をｎ倍するか、 ・ プレスケーラ分割比の対ｋおよびｋ＋１をｎ倍する
（ｎ＝２の場合、対ｋ’およびｋ’＋１を使用する。そ
こでｋ’＝２×ｋ）が、プログラマブルカウンタの分割
比はそのままとする。
【００１９】残念ながらこれら二つの解決方法は双方と
も欠点を有する。
も欠点を有する。
【００２０】前者の解決方法では、プログラマブルカウ
ンタは、現在それが受け取っている周波数のｎ倍の周波
数を受け取る。従って、ｎ＝２では、プログラマブルカ
ウンタへの周波数入力は、現在の３０ＭＨｚではなく６
０ＭＨｚになる。プログラマブルカウンタは通常、ＣＭ
ＯＳ内に設けられ動作速度に限界があることから、残念
ながらそのような周波数の増加が常に可能であるとは限
らない。言い換えれば、プログラマブルカウンタは「低
周波」動作用に設計されているのである。いずれにせよ
たとえプログラマブルカウンタが、自らが受信する周波
数の増加に適応できるとしても、そのためには電力消費
の大幅な増加という犠牲を払わないと実現できず、ま
た、技術が適応できる最高周波数と、カウンタが実際に
動作する周波数との比が小さいことから、位相同期ルー
プにおけるノイズに影響が出る可能性がある。
ンタは、現在それが受け取っている周波数のｎ倍の周波
数を受け取る。従って、ｎ＝２では、プログラマブルカ
ウンタへの周波数入力は、現在の３０ＭＨｚではなく６
０ＭＨｚになる。プログラマブルカウンタは通常、ＣＭ
ＯＳ内に設けられ動作速度に限界があることから、残念
ながらそのような周波数の増加が常に可能であるとは限
らない。言い換えれば、プログラマブルカウンタは「低
周波」動作用に設計されているのである。いずれにせよ
たとえプログラマブルカウンタが、自らが受信する周波
数の増加に適応できるとしても、そのためには電力消費
の大幅な増加という犠牲を払わないと実現できず、ま
た、技術が適応できる最高周波数と、カウンタが実際に
動作する周波数との比が小さいことから、位相同期ルー
プにおけるノイズに影響が出る可能性がある。
【００２１】従って、プレスケーラの分割比を大きくし
ようとすること（前記解決方法のうちの後者）は普通の
行為である。式Ｄ＝ｋ×Ｎ＋Ａから、分割比Ｄを全て使
用できるようにする（すなわち全チャネルをアドレスで
きるようにする）ためには、Ａは０からｋ−１までの範
囲内で変化することができなければならない。残念なが
ら、関係式０≦Ａ＜Ｎのため、Ｎ＜ｋ−１の場合、Ａは
０からｋ−１までの範囲内で変化することができない
（なぜならそのような状況では、Ａ＜Ｎ＜ｋ−１となる
からである）。言い換えれば、Ｎ＜ｋ−１の場合、必要
な分割比を全て提供することは不可能である。
ようとすること（前記解決方法のうちの後者）は普通の
行為である。式Ｄ＝ｋ×Ｎ＋Ａから、分割比Ｄを全て使
用できるようにする（すなわち全チャネルをアドレスで
きるようにする）ためには、Ａは０からｋ−１までの範
囲内で変化することができなければならない。残念なが
ら、関係式０≦Ａ＜Ｎのため、Ｎ＜ｋ−１の場合、Ａは
０からｋ−１までの範囲内で変化することができない
（なぜならそのような状況では、Ａ＜Ｎ＜ｋ−１となる
からである）。言い換えれば、Ｎ＜ｋ−１の場合、必要
な分割比を全て提供することは不可能である。
【００２２】たとえばｋ＝１２８ではＮmin＝６４とな
る。式Ｄ＝ｋ×Ｎ＋Ａおよび関係式０≦Ａ≦Ｎ−１か
ら、ｋ×Ｎ≦Ｄ≦ｋ×Ｎ＋（Ｎ−１）であると推論する
ことができる。従って、Ｎminから、連続するＮの値を
とることにより、以下のことが得られる。
る。式Ｄ＝ｋ×Ｎ＋Ａおよび関係式０≦Ａ≦Ｎ−１か
ら、ｋ×Ｎ≦Ｄ≦ｋ×Ｎ＋（Ｎ−１）であると推論する
ことができる。従って、Ｎminから、連続するＮの値を
とることにより、以下のことが得られる。
【００２３】 ・ Ｎ＝６４の場合：８１９２≦Ｄ≦８２５５ （分割比８２５６から８３１９がない） ・ Ｎ＝６５の場合：８３２０≦Ｄ≦８３８４ （分割比８３８５から８４４７がない） ・ Ｎ＝６６の場合：８４４８≦Ｄ≦８５１３ ・ その他 従ってこの例では、分割比８２５６から８３１９、８３
８５から８４４７等を実現することができない。
８５から８４４７等を実現することができない。
【００２４】要約すれば、現行の周波数分割器は、常に
増加する周波数で動作するという新しい要件を満たすこ
とができない。
増加する周波数で動作するという新しい要件を満たすこ
とができない。
【００２５】
【発明が解決しようとする課題】本発明の目的はとく
に、先行技術の種々の欠点を軽減することである。
に、先行技術の種々の欠点を軽減することである。
【００２６】より詳細には、本発明の一目的は、プレス
ケーラとその後に続くプログラマブルカウンタを備える
種類であって、非常に高い周波数を受信することが可能
な周波数分割器を提供することである。
ケーラとその後に続くプログラマブルカウンタを備える
種類であって、非常に高い周波数を受信することが可能
な周波数分割器を提供することである。
【００２７】本発明の別の目的は、プログラマブルカウ
ンタが動作する周波数の上昇を防ぎつつ、必要な分割比
Ｄを実現することを可能にする分割器を提供することで
ある。
ンタが動作する周波数の上昇を防ぎつつ、必要な分割比
Ｄを実現することを可能にする分割器を提供することで
ある。
【００２８】
【課題を解決するための手段】これらの種々の目的およ
び後記する他の目的は、本発明により、プレスケーラと
その後に続くプログラマブルカウンタを備える種類であ
って、Ｄ＝ｋ×Ｎ＋Ａと書くことができる総合分割比Ｄ
で第一周波数を分割するのに使用され、その結果第二周
波数が得られる周波数分割器であって、前記プレスケー
ラが、ｋおよびｋ＋１と書かれる一対の分割比で動作す
る種類のものであって、係数制御信号の関数として前記
の動作対ｋおよびｋ＋１の高分割比ｋ＋１を低分割比ｋ
に切り換える手段を含み、Ｎが、前記プログラマブルカ
ウンタの分割比に相当する所定のプログラマブル第一値
であり、Ａが、プログラマブルカウンタがそれに達する
と、プレスケーラが前記係数制御信号を受け取るような
所定のプログラマブル第二値であり、関係式０≦Ａ＜Ｎ
が必ず満たされ、前記プレスケーラが、それぞれ、ｐと
ｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３などと書かれ
る少なくとも二対の連続する分割比を有し、前記プレス
ケーラが、選択信号の関数として分割比の前記対のうち
から一対を動的に選択する選択手段を有し、選択された
対が前記動作対ｋおよびｋ＋１を構成し、前記選択信号
が、前記周波数分割器が適用しようとする前記総合分割
比Ｄによって異なる周波数分割器を用いることにより達
成される。
び後記する他の目的は、本発明により、プレスケーラと
その後に続くプログラマブルカウンタを備える種類であ
って、Ｄ＝ｋ×Ｎ＋Ａと書くことができる総合分割比Ｄ
で第一周波数を分割するのに使用され、その結果第二周
波数が得られる周波数分割器であって、前記プレスケー
ラが、ｋおよびｋ＋１と書かれる一対の分割比で動作す
る種類のものであって、係数制御信号の関数として前記
の動作対ｋおよびｋ＋１の高分割比ｋ＋１を低分割比ｋ
に切り換える手段を含み、Ｎが、前記プログラマブルカ
ウンタの分割比に相当する所定のプログラマブル第一値
であり、Ａが、プログラマブルカウンタがそれに達する
と、プレスケーラが前記係数制御信号を受け取るような
所定のプログラマブル第二値であり、関係式０≦Ａ＜Ｎ
が必ず満たされ、前記プレスケーラが、それぞれ、ｐと
ｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３などと書かれ
る少なくとも二対の連続する分割比を有し、前記プレス
ケーラが、選択信号の関数として分割比の前記対のうち
から一対を動的に選択する選択手段を有し、選択された
対が前記動作対ｋおよびｋ＋１を構成し、前記選択信号
が、前記周波数分割器が適用しようとする前記総合分割
比Ｄによって異なる周波数分割器を用いることにより達
成される。
【００２９】従って、本発明の全体的な原理は、適用さ
れることになっている総合分割比Ｄの関数として、複数
対の連続する分割比から選択されるプレスケーラ用の一
対の分割比を動的に選択することから成る。
れることになっている総合分割比Ｄの関数として、複数
対の連続する分割比から選択されるプレスケーラ用の一
対の分割比を動的に選択することから成る。
【００３０】従って、たとえ、分割すべき周波数が非常
に高い（とくに、現行で使われている周波数のｎ倍であ
って上記と同じ表記法を使う）場合であっても、プレス
ケーラｐとｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３な
どについて、連続する分割比の対を探し出すことが可能
であり、その結果、プログラマブルカウンタの動作周波
数を増加させる必要がなく、また、必要な分割比Ｄを全
て実現することができる。
に高い（とくに、現行で使われている周波数のｎ倍であ
って上記と同じ表記法を使う）場合であっても、プレス
ケーラｐとｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３な
どについて、連続する分割比の対を探し出すことが可能
であり、その結果、プログラマブルカウンタの動作周波
数を増加させる必要がなく、また、必要な分割比Ｄを全
て実現することができる。
【００３１】有利には、値Ｎは、Ｎmin＝Ｓ（ｐ／ｃ）
のような最小値Ｎminを有し、そこで、 ・ ｐは、前記連続する分割比の対ｐとｐ＋１、ｐ＋１
とｐ＋２、ｐ＋２とｐ＋３などの最初の対のうちの小さ
い方の分割比であり、 ・ Ｓは、Ｓ（ｘ）がｘ以上の最初の整数となるような
関数であり、 ・ ｃは、連続する分割比の対ｐとｐ＋１、ｐ＋１とｐ
＋２、ｐ＋２とｐ＋３などの対の数である。
のような最小値Ｎminを有し、そこで、 ・ ｐは、前記連続する分割比の対ｐとｐ＋１、ｐ＋１
とｐ＋２、ｐ＋２とｐ＋３などの最初の対のうちの小さ
い方の分割比であり、 ・ Ｓは、Ｓ（ｘ）がｘ以上の最初の整数となるような
関数であり、 ・ ｃは、連続する分割比の対ｐとｐ＋１、ｐ＋１とｐ
＋２、ｐ＋２とｐ＋３などの対の数である。
【００３２】本発明の特定の一実施形態では、前記プレ
スケーラは、前記選択信号の関数として、二対の連続す
る分割比、１２７と１２８、１２８と１２９の間で動的
に切り換えることができる。
スケーラは、前記選択信号の関数として、二対の連続す
る分割比、１２７と１２８、１２８と１２９の間で動的
に切り換えることができる。
【００３３】以下に詳細に記述するような本発明のこの
特定の実施形態は、ＧＳＭ９００、ＤＣＳ１８００、あ
るいはＰＣＳ１９００に適用される周波数合成器内でと
くに実施することができる。
特定の実施形態は、ＧＳＭ９００、ＤＣＳ１８００、あ
るいはＰＣＳ１９００に適用される周波数合成器内でと
くに実施することができる。
【００３４】本発明はまた、位相同期ループ型周波数合
成器であって、 ・ ループ周波数ｆb、および共振素子により発生する
クロック周波数ｆhから得られる比較周波数ｆcを受け取
る位相比較器と、 ・ 前記位相比較器からの出力を受け取るループフィル
タと、 ・ 前記ループフィルタからの出力を受け取り、前記合
成器の出力周波数ｆsを発生する電圧制御発振器と、 ・ 前記ループ周波数ｆbを得るために、前記出力周波
数ｆsを分割するプログラマブル分割手段とを備え、前
記ループ周波数ｆbを得るために、前記プログラマブル
分割手段が、前記総合分割比Ｄにより前記出力周波数ｆ
sを分割できるようにする上記に規定した周波数分割器
を備える合成器も提供する。
成器であって、 ・ ループ周波数ｆb、および共振素子により発生する
クロック周波数ｆhから得られる比較周波数ｆcを受け取
る位相比較器と、 ・ 前記位相比較器からの出力を受け取るループフィル
タと、 ・ 前記ループフィルタからの出力を受け取り、前記合
成器の出力周波数ｆsを発生する電圧制御発振器と、 ・ 前記ループ周波数ｆbを得るために、前記出力周波
数ｆsを分割するプログラマブル分割手段とを備え、前
記ループ周波数ｆbを得るために、前記プログラマブル
分割手段が、前記総合分割比Ｄにより前記出力周波数ｆ
sを分割できるようにする上記に規定した周波数分割器
を備える合成器も提供する。
【００３５】本発明はまた、周波数分割器内で使用する
ように設計された種類の周波数プレスケーラであって、
それぞれ、ｐとｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋
３などと書かれる少なくとも二対の連続する分割比を有
し、選択信号の関数として、分割比の前記対のうちから
一対を動的に選択する選択手段を含み、選択された対が
前記動作対ｋおよびｋ＋１を構成し、前記選択信号が、
周波数分割器が適用しようとする総合分割比Ｄによって
異なる周波数プレスケーラも提供する。
ように設計された種類の周波数プレスケーラであって、
それぞれ、ｐとｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋
３などと書かれる少なくとも二対の連続する分割比を有
し、選択信号の関数として、分割比の前記対のうちから
一対を動的に選択する選択手段を含み、選択された対が
前記動作対ｋおよびｋ＋１を構成し、前記選択信号が、
周波数分割器が適用しようとする総合分割比Ｄによって
異なる周波数プレスケーラも提供する。
【００３６】本発明の他の特徴および長所は、非限定的
例として示し、添付の図面を参照して行う本発明の好ま
しい実施形態についての以下の説明を読むことにより明
らかになろう。
例として示し、添付の図面を参照して行う本発明の好ま
しい実施形態についての以下の説明を読むことにより明
らかになろう。
【００３７】
【発明の実施の形態】本発明は、プレスケーラとその後
に続くプログラマブルカウンタを備える種類の周波数分
割器に関する。分割器は、総合分割比Ｄで第一周波数を
分割するのに使用され、その結果、第二周波数が得られ
る。総合分割比Ｄは、下に詳述するように、Ｄ＝ｋ×Ｎ
＋Ａと書くことができる。
に続くプログラマブルカウンタを備える種類の周波数分
割器に関する。分割器は、総合分割比Ｄで第一周波数を
分割するのに使用され、その結果、第二周波数が得られ
る。総合分割比Ｄは、下に詳述するように、Ｄ＝ｋ×Ｎ
＋Ａと書くことができる。
【００３８】このような周波数分割器はたとえば位相同
期ループ周波数合成器内で使用され、前記合成器自体
も、たとえば、排他的ではないがとくにＧＳＭ９００、
ＤＣＳ１８００、またはＰＣＳ１９００型の無線通信端
末内に含まれる。
期ループ周波数合成器内で使用され、前記合成器自体
も、たとえば、排他的ではないがとくにＧＳＭ９００、
ＤＣＳ１８００、またはＰＣＳ１９００型の無線通信端
末内に含まれる。
【００３９】周波数合成器１は特定の一実施形態では、
図１に示すように、 ・ 比較周波数ｆcおよびループ周波数ｆb（後記する方
法で得られる）を受け取る位相比較器２と、 ・ 入力部が位相比較器２からの出力を受け取るループ
フィルタ３と、 ・ 入力部がループフィルタ３からの出力を受け取り、
合成器１の出力周波数ｆsを発生する電圧制御発振器
（ＶＣＯ）４と、 ・ 合成器１の出力周波数ｆsからループ周波数ｆbを発
生する周波数分割器５とを備える。
図１に示すように、 ・ 比較周波数ｆcおよびループ周波数ｆb（後記する方
法で得られる）を受け取る位相比較器２と、 ・ 入力部が位相比較器２からの出力を受け取るループ
フィルタ３と、 ・ 入力部がループフィルタ３からの出力を受け取り、
合成器１の出力周波数ｆsを発生する電圧制御発振器
（ＶＣＯ）４と、 ・ 合成器１の出力周波数ｆsからループ周波数ｆbを発
生する周波数分割器５とを備える。
【００４０】一般的に比較周波数ｆcは、たとえば電圧
制御水晶発振器（ＶＣＸＯ）などの共振素子（図示せ
ず）により発生するクロック周波数ｆhを分割すること
により得られる。
制御水晶発振器（ＶＣＸＯ）などの共振素子（図示せ
ず）により発生するクロック周波数ｆhを分割すること
により得られる。
【００４１】出力周波数ｆsはｆs＝ｎ×ｆrとなるよう
な周波数であり、ここでｎは２以上の整数（一般的にｎ
は２の累乗）である。無線周波数ｆrを直接合成する代
わりに、無線周波数ｆrの倍数である出力周波数ｆsを発
生する周波数合成器をもつことにより、とくに、機器に
対する外部結合の衝撃を除去することが可能であり、そ
れにより、伝送時に使用される遮へいを少なくし、受信
時のオフセット電圧を下げることが可能となる。
な周波数であり、ここでｎは２以上の整数（一般的にｎ
は２の累乗）である。無線周波数ｆrを直接合成する代
わりに、無線周波数ｆrの倍数である出力周波数ｆsを発
生する周波数合成器をもつことにより、とくに、機器に
対する外部結合の衝撃を除去することが可能であり、そ
れにより、伝送時に使用される遮へいを少なくし、受信
時のオフセット電圧を下げることが可能となる。
【００４２】合成器１の下流側に設置される分割手段６
により、合成器３からの出力周波数ｆsはｎ分され、そ
の結果、無線周波数ｆrが得られる。
により、合成器３からの出力周波数ｆsはｎ分され、そ
の結果、無線周波数ｆrが得られる。
【００４３】位相同期ループにより、ループ周波数ｆb
は比較周波数ｆcに収束する。その結果、合成器は、分
割器５用に選択された総合分割比Ｄの関数として、Ｄ×
ｆcに収束する出力周波数ｆsを発生する。言い換えれ
ば、Ｄを変化させることにより全無線チャネルをアドレ
スすることが可能である。ｆs＝ｎ×ｆrであることか
ら、（個別の無線チャネルに対応する）所望する任意の
ｆrの値について、Ｄ＝ｎ×ｆr／ｆcとなるようにＤが
選択される。
は比較周波数ｆcに収束する。その結果、合成器は、分
割器５用に選択された総合分割比Ｄの関数として、Ｄ×
ｆcに収束する出力周波数ｆsを発生する。言い換えれ
ば、Ｄを変化させることにより全無線チャネルをアドレ
スすることが可能である。ｆs＝ｎ×ｆrであることか
ら、（個別の無線チャネルに対応する）所望する任意の
ｆrの値について、Ｄ＝ｎ×ｆr／ｆcとなるようにＤが
選択される。
【００４４】従って、ＤＣＳ１８００の場合、３．６Ｇ
Ｈｚ付近に位置する範囲にある出力周波数ｆsを有する
ＶＣＯ４が使用され、４００ｋＨｚ（すなわちｎ＝２の
場合ｎ×２００ｋＨｚ、ここでｎはｆs／ｆrの比）に等
しい比較周波数ｆcが選択される。このような状況下で
は、無線周波数ｆsの帯域は１．８ＧＨｚ付近（より正
確には、上り方向では１７１０−１７８５ＭＨｚ、下り
方向では１８０５−１８８０ＭＨｚ）に位置することに
も留意されたい。最後に、各チャネルは２００ｋＨｚの
帯域幅を有し、従って各方向には３７４チャネルがあ
る。
Ｈｚ付近に位置する範囲にある出力周波数ｆsを有する
ＶＣＯ４が使用され、４００ｋＨｚ（すなわちｎ＝２の
場合ｎ×２００ｋＨｚ、ここでｎはｆs／ｆrの比）に等
しい比較周波数ｆcが選択される。このような状況下で
は、無線周波数ｆsの帯域は１．８ＧＨｚ付近（より正
確には、上り方向では１７１０−１７８５ＭＨｚ、下り
方向では１８０５−１８８０ＭＨｚ）に位置することに
も留意されたい。最後に、各チャネルは２００ｋＨｚの
帯域幅を有し、従って各方向には３７４チャネルがあ
る。
【００４５】上記例に戻ると、ＤＣＳ１８００に関して
上り方向の第一チャネル（ｆr＝１７１０ＭＨｚを中心
とする）をアドレスするためには、Ｄ＝ｎ×ｆr／ｆc＝
２×１７１０ＭＨｚ／４００ｋＨｚ＝８５５０という選
択が行われる。同様に、上り方向の最終チャネル（ｆr
＝１７８５ＭＨｚを中心とする）をアドレスするために
は、Ｄ＝ｎ×ｆr／ｆc＝２×１７８５ＭＨｚ／４００ｋ
Ｈｚ＝８９２５という選択が行われる。従って周波数分
割器５は、ＤＣＳ１８００の上りチャンネルが全てアド
レスされるように、８５５０から８９２５の範囲にある
分割比Ｄを全て発生しなければならない。
上り方向の第一チャネル（ｆr＝１７１０ＭＨｚを中心
とする）をアドレスするためには、Ｄ＝ｎ×ｆr／ｆc＝
２×１７１０ＭＨｚ／４００ｋＨｚ＝８５５０という選
択が行われる。同様に、上り方向の最終チャネル（ｆr
＝１７８５ＭＨｚを中心とする）をアドレスするために
は、Ｄ＝ｎ×ｆr／ｆc＝２×１７８５ＭＨｚ／４００ｋ
Ｈｚ＝８９２５という選択が行われる。従って周波数分
割器５は、ＤＣＳ１８００の上りチャンネルが全てアド
レスされるように、８５５０から８９２５の範囲にある
分割比Ｄを全て発生しなければならない。
【００４６】分割比Ｄを変化させることが可能である必
要がある種々の範囲が存在することは明らかであり、前
記範囲は、アドレスされるチャネルの方向（上りまたは
下り）、ｆsとｆrとの間の比ｎ、および使用中の規格
（ＧＳＭ９００、ＤＣＳ１８００、またはＰＣＳ１９０
０）に応じて変わる。
要がある種々の範囲が存在することは明らかであり、前
記範囲は、アドレスされるチャネルの方向（上りまたは
下り）、ｆsとｆrとの間の比ｎ、および使用中の規格
（ＧＳＭ９００、ＤＣＳ１８００、またはＰＣＳ１９０
０）に応じて変わる。
【００４７】図２は、本発明の周波数分割器の特定の一
実施形態を示す図である。以下の記述では、本周波数分
割器は、図１において符号５を付した分割器であり、従
って周波数合成器１内に実施されるように設計されてい
るとみなすことにする。
実施形態を示す図である。以下の記述では、本周波数分
割器は、図１において符号５を付した分割器であり、従
って周波数合成器１内に実施されるように設計されてい
るとみなすことにする。
【００４８】しかしながら、本発明の分割器は他の状況
にも適用することができ、より一般的には、大きな分割
比Ｄを実現する必要はあるが低周波数部（すなわちプロ
グラマブルカウンタ）を改造する必要がないあらゆる場
合に適用することができることは明らかである。
にも適用することができ、より一般的には、大きな分割
比Ｄを実現する必要はあるが低周波数部（すなわちプロ
グラマブルカウンタ）を改造する必要がないあらゆる場
合に適用することができることは明らかである。
【００４９】従来、周波数分割器５は、プレスケーラ７
と、プログラマブルカウンタ８と、第一および第二比較
器９および１０とを備える。これらの要素の役割および
機能の概要を以下に記す。
と、プログラマブルカウンタ８と、第一および第二比較
器９および１０とを備える。これらの要素の役割および
機能の概要を以下に記す。
【００５０】第一比較器９は、プログラマブルカウンタ
８の現在値Ｃが所定のプログラマブル第一値Ｎに達した
ことを検出すると、プログラマブルカウンタ８を０にリ
セットする「リセット」信号１３を発生する。従って所
定のプログラマブル第一値Ｎは、プログラマブルカウン
タ８の分割比に相当する。
８の現在値Ｃが所定のプログラマブル第一値Ｎに達した
ことを検出すると、プログラマブルカウンタ８を０にリ
セットする「リセット」信号１３を発生する。従って所
定のプログラマブル第一値Ｎは、プログラマブルカウン
タ８の分割比に相当する。
【００５１】第二比較器１０は、プログラマブルカウン
タの現在値Ｃが所定のプログラマブル第二値Ａに達した
ことを検出すると、切り換え用の「係数制御」信号１２
を発生する。ここでの切り換えは以下に記述する通りで
ある。
タの現在値Ｃが所定のプログラマブル第二値Ａに達した
ことを検出すると、切り換え用の「係数制御」信号１２
を発生する。ここでの切り換えは以下に記述する通りで
ある。
【００５２】関係式０≦Ａ≦Ｎは必ずしも満たされなく
てもよいことに留意されたい。
てもよいことに留意されたい。
【００５３】プレスケーラ７は、ｋおよびｋ＋１と書か
れる一対の分割比で動作する種類のものである。プレス
ケーラは、係数制御信号１２の受信時に、高分割比ｋ＋
１を低分割比ｋに切り換える手段１１を含む。係数制御
信号はたとえば、０から１に変化するある特別のビット
に対応することがある。
れる一対の分割比で動作する種類のものである。プレス
ケーラは、係数制御信号１２の受信時に、高分割比ｋ＋
１を低分割比ｋに切り換える手段１１を含む。係数制御
信号はたとえば、０から１に変化するある特別のビット
に対応することがある。
【００５４】言い換えれば、プレスケーラ７はプログラ
マブルカウンタがＡに達するまでｋ＋１で分割し、次
に、プログラマブルカウンタがＮに達するまでｋで分割
する。従って、プログラマブルカウンタ８の分割比Ｄ
は、 Ｄ＝（ｋ＋１）×Ａ＋ｋ×（Ｎ−Ａ）＝ｋ×Ｎ＋Ａ と書くことができる。
マブルカウンタがＡに達するまでｋ＋１で分割し、次
に、プログラマブルカウンタがＮに達するまでｋで分割
する。従って、プログラマブルカウンタ８の分割比Ｄ
は、 Ｄ＝（ｋ＋１）×Ａ＋ｋ×（Ｎ−Ａ）＝ｋ×Ｎ＋Ａ と書くことができる。
【００５５】本発明によれば、プレスケーラ７は、それ
ぞれ、ｐとｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３な
どと書かれる少なくとも二対の連続する分割比を有す
る。さらにプレスケーラ７は、選択信号１５の関数とし
て分割比の対のうちから一対を動的に選択する手段１４
を有する。
ぞれ、ｐとｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３な
どと書かれる少なくとも二対の連続する分割比を有す
る。さらにプレスケーラ７は、選択信号１５の関数とし
て分割比の対のうちから一対を動的に選択する手段１４
を有する。
【００５６】選択された対は動作対ｋおよびｋ＋１を構
成する。選択信号１５は、周波数分割器５が適用しよう
とする総合分割比Ｄによって異なる。
成する。選択信号１５は、周波数分割器５が適用しよう
とする総合分割比Ｄによって異なる。
【００５７】従って本発明によれば、選択可能な分割比
の対の数と同じ数のＤ＝ｋ×Ｎ＋Ａ型の式がある。とく
に、 ・ ｐとｐ＋１の対を選択する場合には、Ｄ＝ｐ×Ｎ＋
Ａ ・ ｐ＋１とｐ＋２の対を選択する場合には、Ｄ＝（ｐ
＋１）×Ｎ＋Ａ ・ ｐ＋２とｐ＋３の対を選択する場合には、Ｄ＝（ｐ
＋２）×Ｎ＋Ａ ・ その他 の式が適用される。
の対の数と同じ数のＤ＝ｋ×Ｎ＋Ａ型の式がある。とく
に、 ・ ｐとｐ＋１の対を選択する場合には、Ｄ＝ｐ×Ｎ＋
Ａ ・ ｐ＋１とｐ＋２の対を選択する場合には、Ｄ＝（ｐ
＋１）×Ｎ＋Ａ ・ ｐ＋２とｐ＋３の対を選択する場合には、Ｄ＝（ｐ
＋２）×Ｎ＋Ａ ・ その他 の式が適用される。
【００５８】従って、アドレスされるべき個別の無線チ
ャネルに応じて、すなわち実現すべき分割比Ｄの関数と
して、値ＡおよびＮが（たとえばマイクロコントローラ
内で）プログラムされ、また、連続する分割比ｐとｐ＋
１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３などの対のうちの
一対が選択される。
ャネルに応じて、すなわち実現すべき分割比Ｄの関数と
して、値ＡおよびＮが（たとえばマイクロコントローラ
内で）プログラムされ、また、連続する分割比ｐとｐ＋
１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋３などの対のうちの
一対が選択される。
【００５９】比較として、知られている周波数分割器内
ではプレスケーラはただ一対の分割比しか使用しないこ
とに留意されたい。従って値ＡおよびＮのみをプログラ
ムすればよい。
ではプレスケーラはただ一対の分割比しか使用しないこ
とに留意されたい。従って値ＡおよびＮのみをプログラ
ムすればよい。
【００６０】分割比Ｄの範囲にギャップが生じないよう
にするために、値Ｎは、Ｎmin＝Ｓ（ｐ／ｃ）のような
最小値Ｎminを有さなければならず、そこで、 ・ ｐは、連続する分割比の対ｐとｐ＋１、ｐ＋１とｐ
＋２、ｐ＋２とｐ＋３などの最初の対のうちの小さい方
の分割比であり、 ・ Ｓは、Ｓ（ｘ）がｘ以上の最初の整数となるような
関数であり、 ・ ｃは、連続する分割比ｐとｐ＋１、ｐ＋１とｐ＋
２、ｐ＋２とｐ＋３などの対の数である。
にするために、値Ｎは、Ｎmin＝Ｓ（ｐ／ｃ）のような
最小値Ｎminを有さなければならず、そこで、 ・ ｐは、連続する分割比の対ｐとｐ＋１、ｐ＋１とｐ
＋２、ｐ＋２とｐ＋３などの最初の対のうちの小さい方
の分割比であり、 ・ Ｓは、Ｓ（ｘ）がｘ以上の最初の整数となるような
関数であり、 ・ ｃは、連続する分割比ｐとｐ＋１、ｐ＋１とｐ＋
２、ｐ＋２とｐ＋３などの対の数である。
【００６１】たとえば、ｃ＝２かつｐ＝１２７（すなわ
ち、二対、１２７と１２８、１２８と１２９を有するプ
レスケーラ）では、Ｎmin＝６４となる。説明のため、
この例では、６４がＮの最小値であり、それにより分割
比Ｄを全て実現することができることを以下に証明す
る。
ち、二対、１２７と１２８、１２８と１２９を有するプ
レスケーラ）では、Ｎmin＝６４となる。説明のため、
この例では、６４がＮの最小値であり、それにより分割
比Ｄを全て実現することができることを以下に証明す
る。
【００６２】 ・ Ｎ＝６３の場合 １２７と１２８の対では８００１≦Ｄ≦８０６３ １２８と１２９の対では８０６４≦Ｄ≦８１２６ （分割比Ｄ＝８１２７がない） ・ Ｎ＝６４の場合 １２７と１２８の対では８１２８≦Ｄ≦８１９１ １２８と１２９の対では８１９２≦Ｄ≦８２５５ （不足する分割比Ｄはない） ・ Ｎ＝６５の場合 １２７と１２８の対では８２５５≦Ｄ≦８３１９ １２８と１２９の対では８３２０≦Ｄ≦８３８４ （不足する分割比Ｄはない） ・ Ｎ＝６６の場合 １２７と１２８の対では８３８２≦Ｄ≦８４４７ １２８と１２９の対では８４４８≦Ｄ≦８５１３ ・ その他 この例から、Ｎ≧６４の場合には分割比Ｄは全て実現す
ることができるが、N＜６４ではそうではないことは明
らかである。
ることができるが、N＜６４ではそうではないことは明
らかである。
【００６３】上記の二対、すなわち１２７と１２８、１
２８と１２９の場合、８１２８からの分割比は全て実現
することが可能であることに留意されたい。これによ
り、とくに、 ・ ３．６ＧＨｚ付近に位置する範囲にある合成器出力
周波数ｆs（ｆs＝４×ｆr）、および４００ｋＨｚに等
しい比較周波数ｆcを有する全ＧＳＭ９００チャネル、
および ・ ３．６ＧＨｚ付近に位置する範囲にある合成器出力
周波数ｆs（ｆs＝２×ｆr）、および４００ｋＨｚに等
しい比較周波数ｆcを有する全ＤＣＳ１８００チャネル をアドレスすることが可能になる。
２８と１２９の場合、８１２８からの分割比は全て実現
することが可能であることに留意されたい。これによ
り、とくに、 ・ ３．６ＧＨｚ付近に位置する範囲にある合成器出力
周波数ｆs（ｆs＝４×ｆr）、および４００ｋＨｚに等
しい比較周波数ｆcを有する全ＧＳＭ９００チャネル、
および ・ ３．６ＧＨｚ付近に位置する範囲にある合成器出力
周波数ｆs（ｆs＝２×ｆr）、および４００ｋＨｚに等
しい比較周波数ｆcを有する全ＤＣＳ１８００チャネル をアドレスすることが可能になる。
【００６４】ただし、本発明はこの個別の実施形態に限
定されるものではなく、とくに、他のｐの値および／ま
たは二つ以上の連続する分割比の対を使用する場合に適
用されることは明らかである。
定されるものではなく、とくに、他のｐの値および／ま
たは二つ以上の連続する分割比の対を使用する場合に適
用されることは明らかである。
【図１】本発明の周波数分割器を含むことができる周波
数合成器の特定の一実施形態のブロック図である。
数合成器の特定の一実施形態のブロック図である。
【図２】本発明の周波数分割器の特定の一実施形態を示
す図である。
す図である。
１ 周波数合成器 ２ 位相比較器 ３ ループフィルタ ４ 電圧制御発振器 ５ 周波数分割器 ６ 分割手段 ７ プレスケーラ ８ プログラマブルカウンタ ９、１０ 比較器 １１ 高分割比を低分割比に切り換える手段 １２ 係数制御信号 １３ リセット信号 １４ 分割比の対のうちから一対を動的に選択する手段 １５ 選択信号 Ａ 所定のプログラマブル第二値 Ｃ プログラマブルカウンタの現在値 ｆb ループ周波数 ｆc 比較周波数 ｆh クロック周波数 ｆs 出力周波数 Ｎ 所定のプログラマブル第一値
Claims (5)
- 【請求項１】 プレスケーラとその後に続くプログラマ
ブルカウンタを備え、Ｄ＝ｋ×Ｎ＋Ａと書くことができ
る総合分割比Ｄで第一周波数を分割するのに使用され、
その結果第二周波数が得られる種類の周波数分割器であ
って、 前記プレスケーラが、ｋおよびｋ＋１と書かれる一対の
分割比で動作する種類のものであって、係数制御信号の
関数として動作している分割比対である動作対ｋおよび
ｋ＋１の高分割比ｋ＋１を低分割比ｋに切り換える手段
を含み、 Ｎが、前記プログラマブルカウンタの分割比に相当する
所定のプログラマブル第一値であり、 Ａが、プログラマブルカウンタがそれに達すると、プレ
スケーラが前記係数制御信号を受け取るような所定のプ
ログラマブル第二値であり、関係式０≦Ａ＜Ｎが必ず満
たされ、 前記プレスケーラが、それぞれ、ｐとｐ＋１、ｐ＋１と
ｐ＋２、ｐ＋２とｐ＋３などと書かれる少なくとも二対
の連続する分割比を有し、 前記プレスケーラが、選択信号の関数として分割比の前
記対のうちから一対を動的に選択する選択手段を有し、
選択された対が前記動作対ｋおよびｋ＋１を構成し、前
記選択信号が、前記周波数分割器が適用しようとする総
合分割比Ｄによって異なる周波数分割器。 - 【請求項２】 値Ｎが、Ｎmin＝Ｓ（ｐ／ｃ）のような
最小値Ｎminを有し、そこで、 ｐが、連続する分割比の対ｐとｐ＋１、ｐ＋１とｐ＋
２、ｐ＋２とｐ＋３などの最初の対のうちの小さい方の
分割比であり、 Ｓが、Ｓ（ｘ）がｘ以上の最初の整数となるような関数
であり、 ｃが、連続する分割比ｐとｐ＋１、ｐ＋１とｐ＋２、ｐ
＋２とｐ＋３などの対の数である請求項１に記載の分割
器。 - 【請求項３】 前記プレスケーラが、前記選択信号の関
数として、二つの連続する分割比の対１２７と１２８、
１２８と１２９の間で動的に切り換えることができる請
求項１に記載の分割器。 - 【請求項４】 位相同期ループ型周波数合成器であっ
て、 ループ周波数ｆb、および共振素子により発生するクロ
ック周波数ｆhから得られる比較周波数ｆcを受け取る位
相比較器と、 前記位相比較器からの出力を受け取るループフィルタ
と、 前記ループフィルタからの出力を受け取り、前記合成器
の出力周波数ｆsを発生する電圧制御発振器と、 前記ループ周波数ｆbを得るために、前記出力周波数ｆs
を分割するプログラマブル分割手段とを備え、 前記ループ周波数ｆbを得るために、前記プログラマブ
ル分割手段が、前記総合分割比Ｄにより前記出力周波数
ｆsを分割できるようにする請求項１に記載の周波数分
割器を備える合成器。 - 【請求項５】 請求項１に記載の周波数分割器内で使用
するように設計された種類の周波数プレスケーラであっ
て、 それぞれ、ｐとｐ＋１、ｐ＋１とｐ＋２、ｐ＋２とｐ＋
３などと書かれる少なくとも二対の連続する分割比を有
し、 選択信号の関数として、分割比の前記対のうちから一対
を動的に選択する選択手段を含み、選択された対が前記
動作対ｋおよびｋ＋１を構成し、前記選択信号が、周波
数分割器が適用しようとする総合分割比Ｄによって異な
る周波数プレスケーラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9706591A FR2764139B1 (fr) | 1997-05-29 | 1997-05-29 | Dispositif de division de frequence a prediviseur suivi d'un compteur programmable, prediviseur et synthetiseur de frequence correspondants |
| FR9706591 | 1997-05-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155108A true JPH1155108A (ja) | 1999-02-26 |
| JP3516590B2 JP3516590B2 (ja) | 2004-04-05 |
Family
ID=9507369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14950198A Expired - Fee Related JP3516590B2 (ja) | 1997-05-29 | 1998-05-29 | プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6066990A (ja) |
| EP (1) | EP0881772B1 (ja) |
| JP (1) | JP3516590B2 (ja) |
| DE (1) | DE69803625T2 (ja) |
| ES (1) | ES2170461T3 (ja) |
| FR (1) | FR2764139B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004105247A1 (ja) * | 2003-05-20 | 2004-12-02 | Nippon Telegraph And Telephone Corporation | 可変分周方法および可変分周器 |
| KR100954839B1 (ko) | 2007-10-09 | 2010-04-28 | 고려대학교 산학협력단 | 프로그램 가능한 분주기 및 그 제어방법 |
| JP2015188127A (ja) * | 2014-03-26 | 2015-10-29 | ラピスセミコンダクタ株式会社 | クロック生成方法および半導体装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0966103B1 (en) * | 1998-06-17 | 2006-04-19 | STMicroelectronics N.V. | Frequency synthesiser |
| US6791485B1 (en) * | 2000-04-03 | 2004-09-14 | Allen Joseph Rushing | Digital densitometer using light-to-frequency converter |
| WO2002052727A1 (en) * | 2000-12-22 | 2002-07-04 | Koninklijke Philips Electronics N.V. | Frequency divider with reduced power consumption, apparatus based thereon, and method for power efficient frequency divider |
| US6842054B2 (en) * | 2001-05-17 | 2005-01-11 | Koninklijke Philips Electronics N.V. | Frequency divider with reduced jitter and apparatus based thereon |
| JP4587620B2 (ja) * | 2001-09-10 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | クロック制御方法と分周回路及びｐｌｌ回路 |
| US6515530B1 (en) * | 2001-10-11 | 2003-02-04 | International Business Machines Corporation | Dynamically scalable low voltage clock generation system |
| US6725245B2 (en) * | 2002-05-03 | 2004-04-20 | P.C. Peripherals, Inc | High speed programmable counter architecture |
| US7035750B2 (en) * | 2003-01-17 | 2006-04-25 | Texas Instruments Incorporated | On-chip test mechanism for transceiver power amplifier and oscillator frequency |
| US7358782B2 (en) * | 2005-08-17 | 2008-04-15 | Broadcom Corporation | Frequency divider and associated methods |
| US7893772B1 (en) | 2007-12-03 | 2011-02-22 | Cypress Semiconductor Corporation | System and method of loading a programmable counter |
| JP5184680B2 (ja) * | 2010-09-15 | 2013-04-17 | シャープ株式会社 | 分周回路およびそれを備えたｐｌｌ回路並びに半導体集積回路 |
| US8514999B2 (en) | 2011-12-06 | 2013-08-20 | International Business Machines Corporation | Floating-point event counters with automatic prescaling |
| US9419625B2 (en) * | 2014-08-29 | 2016-08-16 | International Business Machines Corporation | Dynamic prescaling for performance counters |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4316151A (en) * | 1980-02-13 | 1982-02-16 | Motorola, Inc. | Phase locked loop frequency synthesizer using multiple dual modulus prescalers |
| US4414687A (en) * | 1980-08-04 | 1983-11-08 | Mitsubishi Denki Kabushiki Kaisha | Radio receiver |
| DE3126317A1 (de) * | 1981-06-26 | 1983-01-13 | Lothar Dipl.-Ing. 1000 Berlin Klaas | Schaltung zur erzeugung einer ausgangsimpulsfolge, deren frequenz eine linearkombination der frequenzen zweier unabhaengiger eingangsimpulsfolgen ist |
| JPS5974734A (ja) * | 1982-10-22 | 1984-04-27 | Clarion Co Ltd | 分周器 |
| US4573023A (en) * | 1984-08-07 | 1986-02-25 | John Fluke Mfg. Co., Inc. | Multiple-multiple modulus prescaler for a phase-locked loop |
| JPS62122421A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 分周回路 |
| US5066927A (en) * | 1990-09-06 | 1991-11-19 | Ericsson Ge Mobile Communication Holding, Inc. | Dual modulus counter for use in a phase locked loop |
| US5614869A (en) * | 1995-12-20 | 1997-03-25 | Microclock Incorporated | High speed divider for phase-locked loops |
-
1997
- 1997-05-29 FR FR9706591A patent/FR2764139B1/fr not_active Expired - Fee Related
-
1998
- 1998-05-18 EP EP98401187A patent/EP0881772B1/fr not_active Expired - Lifetime
- 1998-05-18 DE DE69803625T patent/DE69803625T2/de not_active Expired - Fee Related
- 1998-05-18 ES ES98401187T patent/ES2170461T3/es not_active Expired - Lifetime
- 1998-05-28 US US09/084,981 patent/US6066990A/en not_active Expired - Fee Related
- 1998-05-29 JP JP14950198A patent/JP3516590B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004105247A1 (ja) * | 2003-05-20 | 2004-12-02 | Nippon Telegraph And Telephone Corporation | 可変分周方法および可変分周器 |
| US7180341B2 (en) | 2003-05-20 | 2007-02-20 | Nippon Telegraph And Telephone Public Corporation | Variable division method and variable divider |
| CN100345381C (zh) * | 2003-05-20 | 2007-10-24 | 日本电信电话株式会社 | 可变分频方法和可变分频器 |
| KR100954839B1 (ko) | 2007-10-09 | 2010-04-28 | 고려대학교 산학협력단 | 프로그램 가능한 분주기 및 그 제어방법 |
| JP2015188127A (ja) * | 2014-03-26 | 2015-10-29 | ラピスセミコンダクタ株式会社 | クロック生成方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69803625D1 (de) | 2002-03-14 |
| US6066990A (en) | 2000-05-23 |
| JP3516590B2 (ja) | 2004-04-05 |
| FR2764139B1 (fr) | 1999-07-23 |
| FR2764139A1 (fr) | 1998-12-04 |
| ES2170461T3 (es) | 2002-08-01 |
| EP0881772A1 (fr) | 1998-12-02 |
| EP0881772B1 (fr) | 2002-01-30 |
| DE69803625T2 (de) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511581B2 (en) | Wide-band multimode frequency synthesizer and variable frequency divider | |
| JPH1155108A (ja) | プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 | |
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| US20090146747A1 (en) | Novel method of frequency synthesis for fast switching | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US10312923B2 (en) | Electronic circuit, phase-locked loop, transceiver circuit, radio station and method of frequency dividing | |
| EP3117524B1 (en) | Frequency synthesizer | |
| MXPA99000767A (es) | Aparato de division de frecuencia de modulo dual de contador individual. | |
| JP2003087116A (ja) | Ｐｌｌシンセサイザ | |
| US7035367B2 (en) | Fractional multi-modulus prescaler | |
| US20100315131A1 (en) | Programmable Frequency Divider with Full Dividing Range | |
| JP3917592B2 (ja) | 周波数シンセサイザ | |
| EP0943180A1 (en) | Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer | |
| US7020230B2 (en) | Frequency synthesizer for dual mode receiver | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JP3556917B2 (ja) | 周波数シンセサイザ | |
| US20060003725A1 (en) | Frequency division | |
| JPH1188164A (ja) | 周波数シンセサイザ | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| US6597246B2 (en) | Methods and apparatus for alteration of terminal counts of phase-locked loops | |
| JP2002009617A (ja) | Ｐｌｌ回路 | |
| JPH0559614B2 (ja) | ||
| JP2002261603A (ja) | Ｐｌｌ回路及びそれを用いた通信機 | |
| JPH06125269A (ja) | 周波数可変形高周波発振回路 | |
| JPH02246423A (ja) | 位相同期式周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040120 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |