JP3006805B2 - ダイレクトディジタルシンセサイザを用いた局部発振回路 - Google Patents
ダイレクトディジタルシンセサイザを用いた局部発振回路Info
- Publication number
- JP3006805B2 JP3006805B2 JP3235650A JP23565091A JP3006805B2 JP 3006805 B2 JP3006805 B2 JP 3006805B2 JP 3235650 A JP3235650 A JP 3235650A JP 23565091 A JP23565091 A JP 23565091A JP 3006805 B2 JP3006805 B2 JP 3006805B2
- Authority
- JP
- Japan
- Prior art keywords
- dds
- frequency divider
- frequency
- phase comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y02B60/50—
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＴＤＭＡ方式に用いる移
動通信端末に関し、特にＤＤＳを用いた局部発振回路に
関する。
動通信端末に関し、特にＤＤＳを用いた局部発振回路に
関する。
【０００２】
【従来の技術】ＴＤＭＡ方式の移動通信端末では、図３
に示す様に通話ＣＨ（チャンネル）において受信スロッ
ト２１、送信スロット２２の後のアイドル期間２３の約
６ms間に周波数を切換えて隣接セルをモニタすることが
行われるが、この周波数の切換えを行うための高速周波
数切換えシンセサイザとして従来ではＤＤＳを用いたも
のが提案されている。図２は、このＤＤＳを用いた局部
発振回路のブロック図であり、ＶＣＯ（電圧制御発信
器）１、バッファアンプ２、固定分周器３、位相比較器
４、ＣＰ（チャージポンプ）５、ＬＰＦ（低域ろ波器）
６でＰＬＬループを構成する。又、ＤＤＳ８では、ＣＨ
の指定によりキャリア周波数に応じた基準周波数が基準
発振器１０からの固定クロック周波数を元にしてディジ
タル的に作成され、前記ＰＬＬループの位相比較器４に
入力される。
に示す様に通話ＣＨ（チャンネル）において受信スロッ
ト２１、送信スロット２２の後のアイドル期間２３の約
６ms間に周波数を切換えて隣接セルをモニタすることが
行われるが、この周波数の切換えを行うための高速周波
数切換えシンセサイザとして従来ではＤＤＳを用いたも
のが提案されている。図２は、このＤＤＳを用いた局部
発振回路のブロック図であり、ＶＣＯ（電圧制御発信
器）１、バッファアンプ２、固定分周器３、位相比較器
４、ＣＰ（チャージポンプ）５、ＬＰＦ（低域ろ波器）
６でＰＬＬループを構成する。又、ＤＤＳ８では、ＣＨ
の指定によりキャリア周波数に応じた基準周波数が基準
発振器１０からの固定クロック周波数を元にしてディジ
タル的に作成され、前記ＰＬＬループの位相比較器４に
入力される。
【０００３】この構成では、ＶＣＯ１の出力は、固定分
周器３で分周され、位相比較器４に入力され、ＤＤＳ８
からの基準周波数と位相比較が行われ、ＣＰ５を駆動
し、ＬＰＦ６を通してＶＣＯ１の電圧値を制御してキャ
リア周波数を発生させている。基準周波数をキャリア周
波数に応じて変化させる事により25ＫＨZ 間隔のチャネ
ル切換えにおいても位相比較器４における比較周波数を
高く設定する事が出来る為、高速周波数切換えが可能と
なる。
周器３で分周され、位相比較器４に入力され、ＤＤＳ８
からの基準周波数と位相比較が行われ、ＣＰ５を駆動
し、ＬＰＦ６を通してＶＣＯ１の電圧値を制御してキャ
リア周波数を発生させている。基準周波数をキャリア周
波数に応じて変化させる事により25ＫＨZ 間隔のチャネ
ル切換えにおいても位相比較器４における比較周波数を
高く設定する事が出来る為、高速周波数切換えが可能と
なる。
【０００４】
【発明が解決しようとする課題】上述した従来のＤＤＳ
を用いた局部発振回路においては、ディジタル的に高周
波の基準周波数を作り出すＤＤＳのディジタル周波数発
生部やＤ／Ａコンバータにおける消費電流が大きい。こ
のため、移動通信端末の実使用時における端末全体の消
費電力が増大するとともに、端末の待受け時における消
費電力も大きいという問題がある。本発明の目的は、少
なくとも端末の待受け時における消費電力を低減した局
部発振回路を提供することにある。
を用いた局部発振回路においては、ディジタル的に高周
波の基準周波数を作り出すＤＤＳのディジタル周波数発
生部やＤ／Ａコンバータにおける消費電流が大きい。こ
のため、移動通信端末の実使用時における端末全体の消
費電力が増大するとともに、端末の待受け時における消
費電力も大きいという問題がある。本発明の目的は、少
なくとも端末の待受け時における消費電力を低減した局
部発振回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の局部発振回路
は、ＰＬＬループの位相比較器の前段に介挿した可変分
周器と、この位相比較器の基準周波数を出力するＤＤＳ
の基準発振器の出力を分周する固定分周器と、この固定
分周器の出力とＤＤＳの出力を選択して位相比較器に入
力させる切換スイッチと、可変分周器の分周比、ＤＤＳ
の電源オン・オフ、及び切換スイッチの切換動作をそれ
ぞれ制御する制御部とを備える。ここで、制御部は、通
信端末の待受け時に、ＤＤＳをオフし、切換スイッチを
固定分周器側に切り換え、可変分周器を所定の分周比に
設定するように動作する。
は、ＰＬＬループの位相比較器の前段に介挿した可変分
周器と、この位相比較器の基準周波数を出力するＤＤＳ
の基準発振器の出力を分周する固定分周器と、この固定
分周器の出力とＤＤＳの出力を選択して位相比較器に入
力させる切換スイッチと、可変分周器の分周比、ＤＤＳ
の電源オン・オフ、及び切換スイッチの切換動作をそれ
ぞれ制御する制御部とを備える。ここで、制御部は、通
信端末の待受け時に、ＤＤＳをオフし、切換スイッチを
固定分周器側に切り換え、可変分周器を所定の分周比に
設定するように動作する。
【０００６】
【作用】本発明によれば、待受け時には、ＤＤＳをオフ
し、固定分周器で分周された基準発振器の出力信号を位
相比較器に入力し、更にＰＬＬループの可変分周器をこ
の固定分周器に対応させた分周比に設定することで、待
受け状態の周波数同期を確保しながら電力消費を低減さ
せる。
し、固定分周器で分周された基準発振器の出力信号を位
相比較器に入力し、更にＰＬＬループの可変分周器をこ
の固定分周器に対応させた分周比に設定することで、待
受け状態の周波数同期を確保しながら電力消費を低減さ
せる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。図に
おいて、１はＶＣＯ、２はバッファアンプ、３は固定分
周器、４は位相比較器、５はＣＰ、６はＬＰＦであり、
これらでＰＬＬループを構成しているが、前記固定分周
器３と位相比較器４の間に可変分周器７を介挿してい
る。一方、ＤＤＳ８には基準発振器１０との接続点から
並列に固定分周器９を接続するとともに、ＤＤＳ８の出
力と固定分周器９の出力を選択してＰＬＬループの位相
比較器４に出力させるための切換スイッチ１２を設けて
いる。そして、前記可変分周器７の分周比を変化させ、
ＤＤＳ８をオン・オフさせ、及び切換スイッチ１２を切
り換える等の各制御するための制御部１１を設け、かつ
ＤＤＳ８に入力されるＣＨ指定信号１３をこの制御部１
１にも入力させるように構成している。
る。図１は本発明の一実施例のブロック図である。図に
おいて、１はＶＣＯ、２はバッファアンプ、３は固定分
周器、４は位相比較器、５はＣＰ、６はＬＰＦであり、
これらでＰＬＬループを構成しているが、前記固定分周
器３と位相比較器４の間に可変分周器７を介挿してい
る。一方、ＤＤＳ８には基準発振器１０との接続点から
並列に固定分周器９を接続するとともに、ＤＤＳ８の出
力と固定分周器９の出力を選択してＰＬＬループの位相
比較器４に出力させるための切換スイッチ１２を設けて
いる。そして、前記可変分周器７の分周比を変化させ、
ＤＤＳ８をオン・オフさせ、及び切換スイッチ１２を切
り換える等の各制御するための制御部１１を設け、かつ
ＤＤＳ８に入力されるＣＨ指定信号１３をこの制御部１
１にも入力させるように構成している。
【０００８】この構成によれば、通話ＣＨでの周波数同
期においては、制御部１１により可変分周器７は分周比
が１／１とされ、かつ切換スイッチ１２はＤＤＳ８側が
選択される。このため、ＤＤＳ８でＣＨのキャリア周波
数に応じて作り出される基準周波数が切換スイッチ１２
を通してＰＬＬループの位相比較器４に入力される。Ｖ
ＣＯ１の出力は固定分周器３で分周され、可変分周器７
で分周されることなく位相比較器４に入力され、ＤＤＳ
８からの信号と位相比較が行われ、ＣＰ５を駆動し、Ｌ
ＰＦ６を通してＶＣＯ１の電圧値を制御してキャリア周
波数を発生させている。
期においては、制御部１１により可変分周器７は分周比
が１／１とされ、かつ切換スイッチ１２はＤＤＳ８側が
選択される。このため、ＤＤＳ８でＣＨのキャリア周波
数に応じて作り出される基準周波数が切換スイッチ１２
を通してＰＬＬループの位相比較器４に入力される。Ｖ
ＣＯ１の出力は固定分周器３で分周され、可変分周器７
で分周されることなく位相比較器４に入力され、ＤＤＳ
８からの信号と位相比較が行われ、ＣＰ５を駆動し、Ｌ
ＰＦ６を通してＶＣＯ１の電圧値を制御してキャリア周
波数を発生させている。
【０００９】一方、通話器を閉じた待ち受け状態に移る
と、制御部１１により可変分周器７は所定の分周比に設
定され、同時に切換スイッチ１２が固定分周器９側に切
換えられる。これにより、基準発振器１０の出力を固定
分周器９で分周した信号が基準周波数としてＤＤＳ８か
らの信号に代わって位相比較器４に入力される。このと
きＤＤＳ８は制御部１１によりオフにされる。又、可変
分周回路７により、制御部１１からＣＨに応じて分周比
が指定され、ＶＣＯ１の出力が分周され、一定の比較周
波数に落とされ位相比較器４に入力される。制御ＣＨの
周波数同期は、ＰＬＬループの比較周波数に低い固定の
基準周波数を用いて行われる。
と、制御部１１により可変分周器７は所定の分周比に設
定され、同時に切換スイッチ１２が固定分周器９側に切
換えられる。これにより、基準発振器１０の出力を固定
分周器９で分周した信号が基準周波数としてＤＤＳ８か
らの信号に代わって位相比較器４に入力される。このと
きＤＤＳ８は制御部１１によりオフにされる。又、可変
分周回路７により、制御部１１からＣＨに応じて分周比
が指定され、ＶＣＯ１の出力が分周され、一定の比較周
波数に落とされ位相比較器４に入力される。制御ＣＨの
周波数同期は、ＰＬＬループの比較周波数に低い固定の
基準周波数を用いて行われる。
【００１０】
【発明の効果】以上説明したように本発明によれば、本
来的には動作させることが必要とされていたＤＤＳの動
作を、通信端末の待受け時にその動作を停止させること
が可能となり、これに基づいてＤＤＳの電源をオフする
と同時に、ＰＬＬループの位相比較器には基準発振器の
信号を固定分周器で分周した信号を入力させるようにし
ているので、待受け時の周波数同期を確保した上で消費
電流の大きなＤＤＳを一時的にオフさせて通信端末全体
の消費電力を低減することができる。
来的には動作させることが必要とされていたＤＤＳの動
作を、通信端末の待受け時にその動作を停止させること
が可能となり、これに基づいてＤＤＳの電源をオフする
と同時に、ＰＬＬループの位相比較器には基準発振器の
信号を固定分周器で分周した信号を入力させるようにし
ているので、待受け時の周波数同期を確保した上で消費
電流の大きなＤＤＳを一時的にオフさせて通信端末全体
の消費電力を低減することができる。
【図１】本発明の局部発振回路の一実施例のブロック図
である。
である。
【図２】従来の局部発振回路の一例のブロック図であ
る。
る。
【図３】ＴＤＭＡ方式におけるスロットの配置図であ
る。
る。
１ ＶＣＯ（電圧制御発振器） ４ 位相比較器 ５ ＣＰ ６ ＬＰＦ（低域ろ波器） ７ 可変分周器 ８ ＤＤＳ（ダイレクトディジタルシンセサイザ） ９ 固定分周器 １０ 基準発振器 １１ 制御部 １２ 切換スイッチ
Claims (1)
- 【請求項１】 基準発振器と、チャンネル指定によりキ
ャリア周波数に応じた基準周波数が前記基準発振器から
の周波数に基づいて作成されるＤＤＳ（ダイレクトディ
ジタルシンセサイザ）とを備え、前記ＤＤＳからの発振
周波数信号をＰＬＬループにおける位相比較器の基準周
波数とし、このＰＬＬループの出力信号を移動通信端末
の局部発振信号とする局部発振回路において、前記位相
比較器の前段に介挿した可変分周器と、前記基準発振器
の出力を分周する固定分周器と、この固定分周器の出力
とＤＤＳの出力を選択して前記位相比較器に入力させる
切換スイッチと、前記可変分周器の分周比、ＤＤＳの電
源オン・オフ、及び切換スイッチの各切換動作をそれぞ
れ制御する制御部とを備え、前記制御部は、前記移動通
信端末の待受け時に、前記ＤＤＳの電源をオフし、かつ
前記切換スイッチを前記固定分周器側に切り換え、前記
可変分周器を所定の分周比に設定するように動作する構
成とされたことを特徴とするダイレクトディジタルシン
セサイザを用いた局部発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235650A JP3006805B2 (ja) | 1991-08-23 | 1991-08-23 | ダイレクトディジタルシンセサイザを用いた局部発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235650A JP3006805B2 (ja) | 1991-08-23 | 1991-08-23 | ダイレクトディジタルシンセサイザを用いた局部発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555949A JPH0555949A (ja) | 1993-03-05 |
| JP3006805B2 true JP3006805B2 (ja) | 2000-02-07 |
Family
ID=16989160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235650A Expired - Fee Related JP3006805B2 (ja) | 1991-08-23 | 1991-08-23 | ダイレクトディジタルシンセサイザを用いた局部発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006805B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108075771A (zh) * | 2017-12-15 | 2018-05-25 | 南京熊猫电子股份有限公司 | 一种高性能参差频率综合器及其频率计算方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652546B2 (ja) * | 2000-09-21 | 2011-03-16 | 三星電子株式会社 | 受信機 |
| US8077822B2 (en) * | 2008-04-29 | 2011-12-13 | Qualcomm Incorporated | System and method of controlling power consumption in a digital phase locked loop (DPLL) |
| JP2012129643A (ja) * | 2010-12-13 | 2012-07-05 | Nippon Telegr & Teleph Corp <Ntt> | クロック周波数制御回路及びクロック周波数制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758443B2 (ja) * | 1989-07-05 | 1998-05-28 | アイコム株式会社 | Ｐｌｌ周波数シンセサイザー |
-
1991
- 1991-08-23 JP JP3235650A patent/JP3006805B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108075771A (zh) * | 2017-12-15 | 2018-05-25 | 南京熊猫电子股份有限公司 | 一种高性能参差频率综合器及其频率计算方法 |
| CN108075771B (zh) * | 2017-12-15 | 2021-08-13 | 南京熊猫电子股份有限公司 | 一种高性能参差频率综合器及其频率计算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555949A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553089B2 (en) | Fractional-N frequency synthesizer with fractional compensation method | |
| US5270669A (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| JPH0613898A (ja) | 周波数シンセサイザ | |
| JP2875472B2 (ja) | Ｐｌｌシンセサイザ及びその制御方法 | |
| JP3679503B2 (ja) | 周波数シンセサイザ | |
| JPH1155108A (ja) | プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 | |
| US5361044A (en) | Phase locked loop frequency synthesizer | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH10327088A (ja) | 携帯無線装置 | |
| JPH0472413B2 (ja) | ||
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JP2864860B2 (ja) | 周波数シンセサイザ | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JPS60170327A (ja) | シンセサイザ | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS58159029A (ja) | 位相同期発振器 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH02193416A (ja) | 受信機の局部発振回路制御方式 | |
| JPH01305724A (ja) | 周波数シンセサイザ | |
| JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
| JPH06125270A (ja) | 周波数シンセサイザ | |
| KR970001397B1 (ko) | 개폐 루프 교대 방식에 의한 주파수 합성 장치 | |
| JPH0983249A (ja) | 周波数シンセサイザ | |
| JPS60120618A (ja) | 位相同期発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |
|
| LAPS | Cancellation because of no payment of annual fees |