JP3679503B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP3679503B2 JP3679503B2 JP14899996A JP14899996A JP3679503B2 JP 3679503 B2 JP3679503 B2 JP 3679503B2 JP 14899996 A JP14899996 A JP 14899996A JP 14899996 A JP14899996 A JP 14899996A JP 3679503 B2 JP3679503 B2 JP 3679503B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- switching
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の高周波無線通信システムに用いられる周波数シンセサイザに関し、詳しくは、出力信号周波数の高速切り換え及びスプリアスの低減についての改善に関する。
【０００２】
【従来の技術】
出力信号周波数を高速に切り換えることができる周波数シンセサイザの方式として分数分周方式がある。これは、高周波分周器の分周数を周期的に大きくすることにより平均値として小数点以下の精度の分周数を実現し、その結果、位相比較周波数を所望の出力信号周波数間隔よりも高くする方式である。位相比較周波数が高いので出力信号周波数を高速に切り換えることができる。
【０００３】
図６に従来の分数分周方式の周波数シンセサイザの構成図を示す。周波数シンセサイザは位相同期ループを構成する電圧制御発振器９０１、高周波分周器９０２、周波数位相比較器９０４、および低域通過フィルタ９０５と、分周数制御回路９０３とを備えている。分周数制御回路９０３は、位相加算器９０６と位相レジスタ９０７からなるアキュムレータ９０８、分周数加算器９０９、そしてデ−タレジスタ９１０を含んでいる。
【０００４】
分周数制御回路９０３のアキュムレータ９０８を構成する位相加算器９０６は、データレジスタ９１０から与えられる値と位相レジスタ９０７の出力とを加算して、加算結果を位相レジスタ９０７に戻す。分周数加算器９０９はアキュムレータ９０８がオーバーフローしたときのみ、データレジスタ９１０から与えられる分周数に１を加算し、それ以外のときはデータレジスタ９１０から与えられる分周数をそのまま出力して高周波分周器９０２に与える。
【０００５】
高周波分周器９０２は、分周数制御回路９０３の分周数加算器９０９から与えられた分周数に従って電圧制御発振器９０１の出力信号を分周し、その出力を周波数位相比較器９０４に与える。周波数位相比較器９０４は高周波分周器９０２の出力信号と基準信号の位相とを比較して位相差信号を出力する。この位相差信号は低域通過フィルタ９０５を通って電圧制御発振器９０１に入力される。電圧制御発振器９０１は、入力された位相差信号に従って出力周波数を調整する。
【０００６】
上記のように、分周数制御回路９０３は所定時間ごとに定常分周数より分母が１だけ大きい分周数を高周波分周器９０２に与えるので、分周数の平均値は定常分周数より少し大きい値となる。そして、電圧制御発振器９０１の出力信号周波数は、基準信号の周波数に高周波分周器９０２の分周数の平均値を乗じた値となる。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような分数分周方式の周波数シンセサイザは、高周波分周器の分周数が周期的に変化するため、周波数位相比較器の出力信号が低域通過フィルタを介して電圧制御発振器の制御電圧を周期的に変化させる。この周期的な周波数変動は好ましくないスプリアスとなって電圧制御発振器の出力信号に現れる。一方、スプリアスを抑えるべくループ帯域幅を狭くすると、周波数を切り換えたときに、電圧制御発振器の制御電圧が安定するまでの時間が長くなる。
【０００８】
本発明はこのような従来の課題を解決すべく、出力信号周波数を高速に切り換えることができ、かつ、出力信号のスプリアスが低い周波数シンセサイザを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の周波数シンセサイザは、位相同期ループを構成する電圧制御発振器と、高周波分周器と、周波数位相比較器と、低域通過フィルタと、前記高周波分周器に分周数を与える分周数制御回路と、前記電圧制御発振器の出力周波数を切り換える際は、前記位相同期ループのループ帯域幅を広げ、切り換え後の出力信号周波数がほぼ安定する所定時間の経過に伴って前記ループ帯域幅を狭めるように前記位相同期ループを制御する手段とを備え、前記分周数制御回路は、位相加算器と位相レジスタからなるアキュムレータを備え、前記電圧制御発振器の出力周波数を切り換える際に、前記位相レジスタの値が初期化され、前記位相加算器は入力値と前記位相レジスタの出力とを加算してその結果を前記位相レジスタに戻し、前記位相レジスタは前記高周波分周器の出力信号の変化とほぼ同期して入力値を取り込み、前記分周数制御回路は前記アキュムレータがオーバーフローしたときのみ前記分周数に１を加えることにより分周数を周期的に大きくし、前記高周波分周器がこの分周数に従って前記電圧制御発振器の出力信号を分周し、前記周波数位相比較器は前記高周波分周器の出力信号と基準信号の位相差を検出して出力し、この位相差検出信号が前記低域通過フィルタによって平均化されて前記電圧制御発振器に与えられることにより、前記電圧制御発振器の出力周波数が前記基準信号の周波数と前記高周波分周器の分周数の平均値の積に等しくなるように周波数が切り換えられ、切り換え後の出力信号周波数がほぼ安定する所定時間の経過に伴って前記位相レジスタの値が所定値になるタイミングで前記ループ帯域幅を狭めることを特徴とする。このような構成によれば、出力信号周波数の切り換え時はループ帯域幅を広げて出力周波数を高速に切り換え、切り換え後の出力信号周波数がほぼ安定した後はループ帯域幅を狭くしてスプリアスを抑えることができる。
【００１１】
前記アキュムレータは、高周波分周器の出力信号をクロックとして動作させることができる。また、前記アキュムレータをｎビット構成とし、前記電圧制御発振器の出力周波数を切り換える際、前記位相同期ループのループ帯域幅が広い状態で高速に周波数を切り換え、切り換え後の出力周波数がほぼ安定した後、前記位相レジスタの値が２の（ｎ−１）乗となるタイミングで前記ループ帯域幅を狭くすることが好ましい。
【００１２】
前記位相同期ループを制御する手段は、例えば、前記低域通過フィルタの通過帯域幅を広くすることにより前記位相同期ループのループ帯域幅を広げ、前記低域通過フィルタの通過帯域幅を狭くすることにより前記ループ帯域幅を狭めるように構成することができる。
【００１３】
さらに好ましい構成として、信号源の出力を分周して基準信号を出力する基準分周器を備え、前記電圧制御発振器の出力周波数を切り換える際は前記高周波分周器の分周数を小さくして周期的に変化させるとともに、前記基準分周器の分周数を小さくして基準周波数を高くし、切り換え後の出力周波数がほぼ安定した後、前記高周波分周器の分周数を大きくして一定の整数値とするとともに、前記基準分周器の分周数を大きくすることにより基準周波数を低くすることができる。このとき、切り換え時の高周波分周器の平均の分周数と切り換え後の高周波分周器の分周数との比が、切り換え時の基準分周器の分周数と切り換え後の基準分周器の分周数との比に等しくなるようにする。そして、前記電圧制御発振器の出力周波数を切り換える際に、切り換え後の出力周波数がほぼ安定するまでの所定時間だけ前記位相同期ループをループ帯域幅が広い状態に保ち、前記所定時間が経過した後に初めて前記位相レジスタの値が所定値になるタイミングで前記ループ帯域幅を狭くするためのタイマ回路を備えさせることも好ましい。
【００１４】
また、前記アキュムレータの入力値が０の場合のみ、電圧制御発振器の出力周波数を切り換える際に、所定時間だけ前記位相同期ループをループ帯域幅が広い状態に保ち、一定の時間が経過した後、初めてのクロックで前記ループ帯域幅を狭くするようにしてもよい。
【００１５】
【発明の実施の形態】
以下、本発明による周波数シンセサイザの実施形態を図面に基づいて説明する。
【００１６】
図１に本発明の第１の実施形態に係る周波数シンセサイザの回路ブロック図を示す。この周波数シンセサイザは、位相同期ループを構成する電圧制御発振器１０１、高周波分周器１０２、基準分周器１０３、周波数位相比較器１０４、及び低域通過フィルタ１０５と、分周数制御回路１０６とを備えている。分周数制御回路１０６は、位相加算器１０７及び位相レジスタ１０８からなるアキュムレータ１０９、分周数加算器１１０、位相レジスタ検出器１１１、タイマ回路１１２、及びデータレジスタ１１３を含む。
【００１７】
高周波分周器１０２は分周数制御回路１０６の分周数加算器１１０から与えられる値に従って電圧制御発振器１０１の出力信号周波数を分周する。基準分周器１０３は分周数制御回路１０６のデータレジスタ１１３から直接与えられる値に従って、信号源１１４の出力を分周して基準信号を出力する。周波数位相比較器１０４は高周波分周器１０２の出力信号と基準分周器１０３の出力信号（基準信号）の位相とを比較して位相差信号を出力する。この位相差信号は低域通過フィルタ１０５を通って電圧制御発振器１０１に入力される。電圧制御発振器１０１は入力された位相差信号に基づいて出力信号の周波数を制御する。
【００１８】
分周数制御回路１０６のアキュムレータ１０９を構成する位相加算器１０７はデータレジスタ１１３から与えられるｎビットのデータＫと位相レジスタ１０８の出力とを加算して、その結果を位相レジスタ１０８に戻す。位相レジスタ１０８は高周波分周器１０２の出力をクロックとして、１クロックごとに出力を更新する。
【００１９】
２のｎ乗をＬとすると、位相加算器１０７は加算結果がＬを超えるとオーバーフローしてキャリー信号を発生する。このキャリー信号は分周数加算器１１０に入力される。分周数加算器１１０はキャリー信号がないときはデータレジスタ１１３から与えられるデータＭをそのまま出力し（分周比１／Ｍ）、キャリー信号があるときはＭ＋１を出力する（分周比１／（Ｍ＋１））。従って、Ｌクロックの間では、Ｋ回はＭ＋１を出力し、Ｌ−Ｋ回はＭを出力することになり、この間の平均出力値はＭ＋Ｋ／Ｌとなる（分周比１／（Ｍ＋Ｋ／Ｌ））。Ｋの値を０から（Ｌ−１）の間の整数値とすることにより１／Ｌステップで分周数を作ることができる。これが分数分周動作である。
【００２０】
電圧制御発振器１０１の出力周波数を切り換えるとき、位相レジスタ１０８の値が初期化されて０になり、タイマ回路１１２は低域通過フィルタ１０５の通過帯域幅を広く設定する信号を出力する。位相レジスタ検出器１１１は位相レジスタ１０８の値が２の（ｎ―１）乗となるごとにタイマ回路１１２に信号を出力する。タイマ回路１１２は、電圧制御発振器１０１の出力周波数がほぼ切り換わる時間に相当する値が予め設定されている。この時間が経過した後、最初に発生する位相レジスタ検出器１１１の出力のタイミングに合わせてタイマ回路１１２の出力が変化して低域通過フィルタ１０５の通過帯域幅が狭くなる。ループ帯域幅を狭くすることにより電圧制御発振器１０１の出力に発生するスプリアスを低くすることができる。図２に低域通過フィルタの回路例を示す。スイッチがオンのときは並列に接続される抵抗によって通過帯域幅が広くなり、スイッチがオフのときは通過帯域幅が狭くなる。
【００２１】
図３に、Ｌ＝８、Ｋ＝１の場合において、出力周波数がほぼ切り換わってループ帯域幅を狭くするときのタイミングチャートを示す。位相レジスタ１０８の値は８でオーバーフローし、そのたびに高周波分周器１０２の分周数がＭからＭ＋１へ変化する。また、位相レジスタ１０８の値が４になるたびに位相レジスタ検出器１１１の出力が発生する。高周波分周器１０２の分周数の変化によって、電圧制御発振器１０１の制御電圧は位相レジスタ１０８の値の変化を反転したようなのこぎり波状の変化をする。位相レジスタ検出器１１１の出力はのこぎり波状の制御電圧がもっとも平均値に近い状態で発生するので、このタイミングに合わせてループ帯域幅を狭くすれば、切り換え時の制御電圧のずれを最小にすることができ、周波数切り換え時間を短くできる。
【００２２】
図４はＬ＝８において、Ｋ＝１〜７の場合の位相レジスタ１０８の値の変化を示した図である。いずれの場合も値が４になるときが最も変化の中心値に近い。従って、いずれの場合も位相レジスタ１０８の値が４となるタイミングでループ帯域幅を切り換えることにより、切り換え時の制御電圧のずれを最小にすることができ、周波数切り換え時間を短くできる。なお、Ｋ＝０の場合は位相検出器１１１がクロックを出力とすることによりタイマ回路１１２がループ帯域幅を狭くするタイミングを実現する。
【００２３】
以上のように本実施形態によれば、出力周波数を切り換える場合、低域通過フィルタの通過帯域幅を広くしてループ帯域幅の広い分数分周動作をして高速に周波数を切り換える。切り換え後の出力信号周波数がほぼ安定した後に、アキュムレータを構成するｎビットの位相レジスタの値が２の（ｎ−１）乗の値となるタイミングで低域通過フィルタの通過帯域幅を狭くしてループ帯域幅を狭くする。これにより、スプリアスを低くし、かつ、切り換え時の電圧制御発振器の制御電圧のずれを最小にして周波数切り換え時間を短くできる。
【００２４】
次に、本発明の第２の実施形態に係る周波数シンセサイザの回路ブロック図を図５に示す。図５において、図１と同じ構成要素には同じ番号を付している。この実施形態では、高周波分周器データセレクタ２１５と基準分周器データセレクタ２１６とが付加されている。
【００２５】
高周波分周器１０２は分周数制御回路１０６の高周波分周器データセレクタ２１５から与えられる値に従って電圧制御発振器１０１の出力信号周波数を分周する。基準分周器１０３は基準分周器データセレクタ２１６から与えられる値に従って、基準信号源１１４の出力を分周して基準信号を出力する。高周波分周器データセレクタ２１５及び基準分周器データセレクタ２１６はタイマ回路１１２の出力に応じて周波数切り換え時と通常時とで出力データを切り換える。
【００２６】
基準分周器データセレクタ２１６はデータレジスタ１１３から与えられる基準分周器１０３の分周数データを通常時はそのまま出力し、周波数切り換え時は下位から（ｎ＋１）ビット目を最下位ビットとする上位ビットのデータを出力する。高周波分周器データセレクタ２１５は通常時はデータレジスタ１１３から入力されるデータをそのまま出力し、周波数切り換え時は分周数加算器１１０から与えられる値を選択して出力する。高周波分周器１０２のためにデータレジスタ１１３から出力されるデータは、下位ｎビットがアキュムレータ１０９の位相加算器１０７に入力し、残りの上位ビットが分周数加算器１１０に入力する。
【００２７】
電圧制御発振器１０１の出力周波数を切り換えるとき、位相レジスタ１０８の値は初期化されて０になり、タイマ回路１１２の出力は低域通過フィルタ１０５の通過帯域幅を広く設定するとともに高周波分周器データセレクタ２１５及び基準分周器データセレクタ２１６を周波数切り換え時の動作に設定する。位相レジスタ検出器１１１は位相レジスタ１０８の値が２の（ｎ―１）乗となるごとにタイマ回路１１２に信号を出力する。
【００２８】
タイマ回路１１２は、電圧制御発振器１０１の切り換え後の出力周波数がほぼ安定するまでの時間に相当する値が予め設定されている。この時間が経過した後、最初に発生する位相レジスタ検出器１１１の出力のタイミングに合わせて、タイマ回路１１２から信号が出力される。この信号が低域通過フィルタ１０５の通過帯域幅を狭くするとともに、高周波分周器データセレクタ２１５及び基準分周器データセレクタ２１６を通常時の動作に切り換える。周波数切り換え時に行われる分数分周動作は、整数分周動作に比べて基準周波数が２のｎ乗倍であるので、周波数を高速に切り換えることができる。また、周波数切り換え後は分周数が一定の整数分周動作となるので、スプリアスが小さい。
【００２９】
上述のように本実施形態によれば、出力周波数を切り換える際は、低域通過フィルタの通過帯域幅を広くし、ループ帯域幅が広い分数分周動作を行うことにより、高速に周波数を切り換える。そして、切り換え後の出力信号周波数がほぼ安定した後に、アキュムレータを構成するｎビットの位相レジスタの値が２の（ｎ−１）乗の値となるタイミングで低域通過フィルタの通過帯域幅を狭くして、整数分周動作とする。その結果、スプリアスを抑えながら、切り換え時の電圧制御発振器の制御電圧のずれを最小にして周波数切り換え時間を短くすることができる。
【００３０】
【発明の効果】
以上のように本発明によれば、出力信号周波数の切り換え時はループ帯域幅を広げて出力周波数を高速に切り換え、切り換え後の出力信号周波数がほぼ安定した後はループ帯域幅を狭くしてスプリアスを抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る周波数シンセサイザの回路ブロック図
【図２】図１の周波数シンセサイザの低域通過フィルタの回路図
【図３】図１の周波数シンセサイザのループ帯域幅を狭くするときのタイミングチャート
【図４】図１の周波数シンセサイザの位相レジスタの値の変化を示す図
【図５】本発明の第２の実施形態に係る周波数シンセサイザの回路ブロック図
【図６】従来の周波数シンセサイザの回路ブロック図
【符号の説明】
１０１ 電圧制御発振器
１０２ 高周波分周器
１０３ 基準分周器
１０４ 周波数位相比較器
１０５ 低域通過フィルタ
１０６ 分周数制御回路
１０７ 位相加算器
１０８ 位相レジスタ
１０９ アキュムレータ
１１０ 分周数加算器
１１１ 位相レジスタ検出器
１１２ タイマ回路
１１３ データレジスタ
１１４ 基準信号源
２１５ 高周波分周器データセレクタ
２１６ 基準分周器データセレクタ
【発明の属する技術分野】
本発明は、携帯電話等の高周波無線通信システムに用いられる周波数シンセサイザに関し、詳しくは、出力信号周波数の高速切り換え及びスプリアスの低減についての改善に関する。
【０００２】
【従来の技術】
出力信号周波数を高速に切り換えることができる周波数シンセサイザの方式として分数分周方式がある。これは、高周波分周器の分周数を周期的に大きくすることにより平均値として小数点以下の精度の分周数を実現し、その結果、位相比較周波数を所望の出力信号周波数間隔よりも高くする方式である。位相比較周波数が高いので出力信号周波数を高速に切り換えることができる。
【０００３】
図６に従来の分数分周方式の周波数シンセサイザの構成図を示す。周波数シンセサイザは位相同期ループを構成する電圧制御発振器９０１、高周波分周器９０２、周波数位相比較器９０４、および低域通過フィルタ９０５と、分周数制御回路９０３とを備えている。分周数制御回路９０３は、位相加算器９０６と位相レジスタ９０７からなるアキュムレータ９０８、分周数加算器９０９、そしてデ−タレジスタ９１０を含んでいる。
【０００４】
分周数制御回路９０３のアキュムレータ９０８を構成する位相加算器９０６は、データレジスタ９１０から与えられる値と位相レジスタ９０７の出力とを加算して、加算結果を位相レジスタ９０７に戻す。分周数加算器９０９はアキュムレータ９０８がオーバーフローしたときのみ、データレジスタ９１０から与えられる分周数に１を加算し、それ以外のときはデータレジスタ９１０から与えられる分周数をそのまま出力して高周波分周器９０２に与える。
【０００５】
高周波分周器９０２は、分周数制御回路９０３の分周数加算器９０９から与えられた分周数に従って電圧制御発振器９０１の出力信号を分周し、その出力を周波数位相比較器９０４に与える。周波数位相比較器９０４は高周波分周器９０２の出力信号と基準信号の位相とを比較して位相差信号を出力する。この位相差信号は低域通過フィルタ９０５を通って電圧制御発振器９０１に入力される。電圧制御発振器９０１は、入力された位相差信号に従って出力周波数を調整する。
【０００６】
上記のように、分周数制御回路９０３は所定時間ごとに定常分周数より分母が１だけ大きい分周数を高周波分周器９０２に与えるので、分周数の平均値は定常分周数より少し大きい値となる。そして、電圧制御発振器９０１の出力信号周波数は、基準信号の周波数に高周波分周器９０２の分周数の平均値を乗じた値となる。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような分数分周方式の周波数シンセサイザは、高周波分周器の分周数が周期的に変化するため、周波数位相比較器の出力信号が低域通過フィルタを介して電圧制御発振器の制御電圧を周期的に変化させる。この周期的な周波数変動は好ましくないスプリアスとなって電圧制御発振器の出力信号に現れる。一方、スプリアスを抑えるべくループ帯域幅を狭くすると、周波数を切り換えたときに、電圧制御発振器の制御電圧が安定するまでの時間が長くなる。
【０００８】
本発明はこのような従来の課題を解決すべく、出力信号周波数を高速に切り換えることができ、かつ、出力信号のスプリアスが低い周波数シンセサイザを提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の周波数シンセサイザは、位相同期ループを構成する電圧制御発振器と、高周波分周器と、周波数位相比較器と、低域通過フィルタと、前記高周波分周器に分周数を与える分周数制御回路と、前記電圧制御発振器の出力周波数を切り換える際は、前記位相同期ループのループ帯域幅を広げ、切り換え後の出力信号周波数がほぼ安定する所定時間の経過に伴って前記ループ帯域幅を狭めるように前記位相同期ループを制御する手段とを備え、前記分周数制御回路は、位相加算器と位相レジスタからなるアキュムレータを備え、前記電圧制御発振器の出力周波数を切り換える際に、前記位相レジスタの値が初期化され、前記位相加算器は入力値と前記位相レジスタの出力とを加算してその結果を前記位相レジスタに戻し、前記位相レジスタは前記高周波分周器の出力信号の変化とほぼ同期して入力値を取り込み、前記分周数制御回路は前記アキュムレータがオーバーフローしたときのみ前記分周数に１を加えることにより分周数を周期的に大きくし、前記高周波分周器がこの分周数に従って前記電圧制御発振器の出力信号を分周し、前記周波数位相比較器は前記高周波分周器の出力信号と基準信号の位相差を検出して出力し、この位相差検出信号が前記低域通過フィルタによって平均化されて前記電圧制御発振器に与えられることにより、前記電圧制御発振器の出力周波数が前記基準信号の周波数と前記高周波分周器の分周数の平均値の積に等しくなるように周波数が切り換えられ、切り換え後の出力信号周波数がほぼ安定する所定時間の経過に伴って前記位相レジスタの値が所定値になるタイミングで前記ループ帯域幅を狭めることを特徴とする。このような構成によれば、出力信号周波数の切り換え時はループ帯域幅を広げて出力周波数を高速に切り換え、切り換え後の出力信号周波数がほぼ安定した後はループ帯域幅を狭くしてスプリアスを抑えることができる。
【００１１】
前記アキュムレータは、高周波分周器の出力信号をクロックとして動作させることができる。また、前記アキュムレータをｎビット構成とし、前記電圧制御発振器の出力周波数を切り換える際、前記位相同期ループのループ帯域幅が広い状態で高速に周波数を切り換え、切り換え後の出力周波数がほぼ安定した後、前記位相レジスタの値が２の（ｎ−１）乗となるタイミングで前記ループ帯域幅を狭くすることが好ましい。
【００１２】
前記位相同期ループを制御する手段は、例えば、前記低域通過フィルタの通過帯域幅を広くすることにより前記位相同期ループのループ帯域幅を広げ、前記低域通過フィルタの通過帯域幅を狭くすることにより前記ループ帯域幅を狭めるように構成することができる。
【００１３】
さらに好ましい構成として、信号源の出力を分周して基準信号を出力する基準分周器を備え、前記電圧制御発振器の出力周波数を切り換える際は前記高周波分周器の分周数を小さくして周期的に変化させるとともに、前記基準分周器の分周数を小さくして基準周波数を高くし、切り換え後の出力周波数がほぼ安定した後、前記高周波分周器の分周数を大きくして一定の整数値とするとともに、前記基準分周器の分周数を大きくすることにより基準周波数を低くすることができる。このとき、切り換え時の高周波分周器の平均の分周数と切り換え後の高周波分周器の分周数との比が、切り換え時の基準分周器の分周数と切り換え後の基準分周器の分周数との比に等しくなるようにする。そして、前記電圧制御発振器の出力周波数を切り換える際に、切り換え後の出力周波数がほぼ安定するまでの所定時間だけ前記位相同期ループをループ帯域幅が広い状態に保ち、前記所定時間が経過した後に初めて前記位相レジスタの値が所定値になるタイミングで前記ループ帯域幅を狭くするためのタイマ回路を備えさせることも好ましい。
【００１４】
また、前記アキュムレータの入力値が０の場合のみ、電圧制御発振器の出力周波数を切り換える際に、所定時間だけ前記位相同期ループをループ帯域幅が広い状態に保ち、一定の時間が経過した後、初めてのクロックで前記ループ帯域幅を狭くするようにしてもよい。
【００１５】
【発明の実施の形態】
以下、本発明による周波数シンセサイザの実施形態を図面に基づいて説明する。
【００１６】
図１に本発明の第１の実施形態に係る周波数シンセサイザの回路ブロック図を示す。この周波数シンセサイザは、位相同期ループを構成する電圧制御発振器１０１、高周波分周器１０２、基準分周器１０３、周波数位相比較器１０４、及び低域通過フィルタ１０５と、分周数制御回路１０６とを備えている。分周数制御回路１０６は、位相加算器１０７及び位相レジスタ１０８からなるアキュムレータ１０９、分周数加算器１１０、位相レジスタ検出器１１１、タイマ回路１１２、及びデータレジスタ１１３を含む。
【００１７】
高周波分周器１０２は分周数制御回路１０６の分周数加算器１１０から与えられる値に従って電圧制御発振器１０１の出力信号周波数を分周する。基準分周器１０３は分周数制御回路１０６のデータレジスタ１１３から直接与えられる値に従って、信号源１１４の出力を分周して基準信号を出力する。周波数位相比較器１０４は高周波分周器１０２の出力信号と基準分周器１０３の出力信号（基準信号）の位相とを比較して位相差信号を出力する。この位相差信号は低域通過フィルタ１０５を通って電圧制御発振器１０１に入力される。電圧制御発振器１０１は入力された位相差信号に基づいて出力信号の周波数を制御する。
【００１８】
分周数制御回路１０６のアキュムレータ１０９を構成する位相加算器１０７はデータレジスタ１１３から与えられるｎビットのデータＫと位相レジスタ１０８の出力とを加算して、その結果を位相レジスタ１０８に戻す。位相レジスタ１０８は高周波分周器１０２の出力をクロックとして、１クロックごとに出力を更新する。
【００１９】
２のｎ乗をＬとすると、位相加算器１０７は加算結果がＬを超えるとオーバーフローしてキャリー信号を発生する。このキャリー信号は分周数加算器１１０に入力される。分周数加算器１１０はキャリー信号がないときはデータレジスタ１１３から与えられるデータＭをそのまま出力し（分周比１／Ｍ）、キャリー信号があるときはＭ＋１を出力する（分周比１／（Ｍ＋１））。従って、Ｌクロックの間では、Ｋ回はＭ＋１を出力し、Ｌ−Ｋ回はＭを出力することになり、この間の平均出力値はＭ＋Ｋ／Ｌとなる（分周比１／（Ｍ＋Ｋ／Ｌ））。Ｋの値を０から（Ｌ−１）の間の整数値とすることにより１／Ｌステップで分周数を作ることができる。これが分数分周動作である。
【００２０】
電圧制御発振器１０１の出力周波数を切り換えるとき、位相レジスタ１０８の値が初期化されて０になり、タイマ回路１１２は低域通過フィルタ１０５の通過帯域幅を広く設定する信号を出力する。位相レジスタ検出器１１１は位相レジスタ１０８の値が２の（ｎ―１）乗となるごとにタイマ回路１１２に信号を出力する。タイマ回路１１２は、電圧制御発振器１０１の出力周波数がほぼ切り換わる時間に相当する値が予め設定されている。この時間が経過した後、最初に発生する位相レジスタ検出器１１１の出力のタイミングに合わせてタイマ回路１１２の出力が変化して低域通過フィルタ１０５の通過帯域幅が狭くなる。ループ帯域幅を狭くすることにより電圧制御発振器１０１の出力に発生するスプリアスを低くすることができる。図２に低域通過フィルタの回路例を示す。スイッチがオンのときは並列に接続される抵抗によって通過帯域幅が広くなり、スイッチがオフのときは通過帯域幅が狭くなる。
【００２１】
図３に、Ｌ＝８、Ｋ＝１の場合において、出力周波数がほぼ切り換わってループ帯域幅を狭くするときのタイミングチャートを示す。位相レジスタ１０８の値は８でオーバーフローし、そのたびに高周波分周器１０２の分周数がＭからＭ＋１へ変化する。また、位相レジスタ１０８の値が４になるたびに位相レジスタ検出器１１１の出力が発生する。高周波分周器１０２の分周数の変化によって、電圧制御発振器１０１の制御電圧は位相レジスタ１０８の値の変化を反転したようなのこぎり波状の変化をする。位相レジスタ検出器１１１の出力はのこぎり波状の制御電圧がもっとも平均値に近い状態で発生するので、このタイミングに合わせてループ帯域幅を狭くすれば、切り換え時の制御電圧のずれを最小にすることができ、周波数切り換え時間を短くできる。
【００２２】
図４はＬ＝８において、Ｋ＝１〜７の場合の位相レジスタ１０８の値の変化を示した図である。いずれの場合も値が４になるときが最も変化の中心値に近い。従って、いずれの場合も位相レジスタ１０８の値が４となるタイミングでループ帯域幅を切り換えることにより、切り換え時の制御電圧のずれを最小にすることができ、周波数切り換え時間を短くできる。なお、Ｋ＝０の場合は位相検出器１１１がクロックを出力とすることによりタイマ回路１１２がループ帯域幅を狭くするタイミングを実現する。
【００２３】
以上のように本実施形態によれば、出力周波数を切り換える場合、低域通過フィルタの通過帯域幅を広くしてループ帯域幅の広い分数分周動作をして高速に周波数を切り換える。切り換え後の出力信号周波数がほぼ安定した後に、アキュムレータを構成するｎビットの位相レジスタの値が２の（ｎ−１）乗の値となるタイミングで低域通過フィルタの通過帯域幅を狭くしてループ帯域幅を狭くする。これにより、スプリアスを低くし、かつ、切り換え時の電圧制御発振器の制御電圧のずれを最小にして周波数切り換え時間を短くできる。
【００２４】
次に、本発明の第２の実施形態に係る周波数シンセサイザの回路ブロック図を図５に示す。図５において、図１と同じ構成要素には同じ番号を付している。この実施形態では、高周波分周器データセレクタ２１５と基準分周器データセレクタ２１６とが付加されている。
【００２５】
高周波分周器１０２は分周数制御回路１０６の高周波分周器データセレクタ２１５から与えられる値に従って電圧制御発振器１０１の出力信号周波数を分周する。基準分周器１０３は基準分周器データセレクタ２１６から与えられる値に従って、基準信号源１１４の出力を分周して基準信号を出力する。高周波分周器データセレクタ２１５及び基準分周器データセレクタ２１６はタイマ回路１１２の出力に応じて周波数切り換え時と通常時とで出力データを切り換える。
【００２６】
基準分周器データセレクタ２１６はデータレジスタ１１３から与えられる基準分周器１０３の分周数データを通常時はそのまま出力し、周波数切り換え時は下位から（ｎ＋１）ビット目を最下位ビットとする上位ビットのデータを出力する。高周波分周器データセレクタ２１５は通常時はデータレジスタ１１３から入力されるデータをそのまま出力し、周波数切り換え時は分周数加算器１１０から与えられる値を選択して出力する。高周波分周器１０２のためにデータレジスタ１１３から出力されるデータは、下位ｎビットがアキュムレータ１０９の位相加算器１０７に入力し、残りの上位ビットが分周数加算器１１０に入力する。
【００２７】
電圧制御発振器１０１の出力周波数を切り換えるとき、位相レジスタ１０８の値は初期化されて０になり、タイマ回路１１２の出力は低域通過フィルタ１０５の通過帯域幅を広く設定するとともに高周波分周器データセレクタ２１５及び基準分周器データセレクタ２１６を周波数切り換え時の動作に設定する。位相レジスタ検出器１１１は位相レジスタ１０８の値が２の（ｎ―１）乗となるごとにタイマ回路１１２に信号を出力する。
【００２８】
タイマ回路１１２は、電圧制御発振器１０１の切り換え後の出力周波数がほぼ安定するまでの時間に相当する値が予め設定されている。この時間が経過した後、最初に発生する位相レジスタ検出器１１１の出力のタイミングに合わせて、タイマ回路１１２から信号が出力される。この信号が低域通過フィルタ１０５の通過帯域幅を狭くするとともに、高周波分周器データセレクタ２１５及び基準分周器データセレクタ２１６を通常時の動作に切り換える。周波数切り換え時に行われる分数分周動作は、整数分周動作に比べて基準周波数が２のｎ乗倍であるので、周波数を高速に切り換えることができる。また、周波数切り換え後は分周数が一定の整数分周動作となるので、スプリアスが小さい。
【００２９】
上述のように本実施形態によれば、出力周波数を切り換える際は、低域通過フィルタの通過帯域幅を広くし、ループ帯域幅が広い分数分周動作を行うことにより、高速に周波数を切り換える。そして、切り換え後の出力信号周波数がほぼ安定した後に、アキュムレータを構成するｎビットの位相レジスタの値が２の（ｎ−１）乗の値となるタイミングで低域通過フィルタの通過帯域幅を狭くして、整数分周動作とする。その結果、スプリアスを抑えながら、切り換え時の電圧制御発振器の制御電圧のずれを最小にして周波数切り換え時間を短くすることができる。
【００３０】
【発明の効果】
以上のように本発明によれば、出力信号周波数の切り換え時はループ帯域幅を広げて出力周波数を高速に切り換え、切り換え後の出力信号周波数がほぼ安定した後はループ帯域幅を狭くしてスプリアスを抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る周波数シンセサイザの回路ブロック図
【図２】図１の周波数シンセサイザの低域通過フィルタの回路図
【図３】図１の周波数シンセサイザのループ帯域幅を狭くするときのタイミングチャート
【図４】図１の周波数シンセサイザの位相レジスタの値の変化を示す図
【図５】本発明の第２の実施形態に係る周波数シンセサイザの回路ブロック図
【図６】従来の周波数シンセサイザの回路ブロック図
【符号の説明】
１０１ 電圧制御発振器
１０２ 高周波分周器
１０３ 基準分周器
１０４ 周波数位相比較器
１０５ 低域通過フィルタ
１０６ 分周数制御回路
１０７ 位相加算器
１０８ 位相レジスタ
１０９ アキュムレータ
１１０ 分周数加算器
１１１ 位相レジスタ検出器
１１２ タイマ回路
１１３ データレジスタ
１１４ 基準信号源
２１５ 高周波分周器データセレクタ
２１６ 基準分周器データセレクタ
Claims (7)
- 位相同期ループを構成する電圧制御発振器、高周波分周器、周波数位相比較器、および低域通過フィルタと、前記高周波分周器に分周数を与える分周数制御回路と、
前記電圧制御発振器の出力周波数を切り換える際は、前記位相同期ループのループ帯域幅を広げ、切り換え後の出力信号周波数がほぼ安定する所定時間の経過に伴って前記ループ帯域幅を狭めるように前記位相同期ループを制御する手段を備え、
前記分周数制御回路は、位相加算器と位相レジスタからなるアキュムレータを備え、前記電圧制御発振器の出力周波数を切り換える際に、前記位相レジスタの値が初期化され、前記位相加算器は入力値と前記位相レジスタの出力とを加算してその結果を前記位相レジスタに戻し、前記位相レジスタは前記高周波分周器の出力信号の変化とほぼ同期して入力値を取り込み、前記分周数制御回路は前記アキュムレータがオーバーフローしたときのみ前記分周数に１を加えることにより分周数を周期的に大きくし、前記高周波分周器がこの分周数に従って前記電圧制御発振器の出力信号を分周し、前記周波数位相比較器は前記高周波分周器の出力信号と基準信号の位相差を検出して出力し、この位相差検出信号が前記低域通過フィルタによって平均化されて前記電圧制御発振器に与えられることにより、前記電圧制御発振器の出力周波数が前記基準信号の周波数と前記高周波分周器の分周数の平均値の積に等しくなるように周波数が切り換えられ、切り換え後の出力信号周波数がほぼ安定する所定時間の経過に伴って前記位相レジスタの値が所定値になるタイミングで前記ループ帯域幅を狭める周波数シンセサイザ。 - 前記アキュムレータが高周波分周器の出力信号をクロックとして動作する請求項１記載の周波数シンセサイザ。
- 前記アキュムレータはｎビット構成であり、前記電圧制御発振器の出力周波数を切り換える際、前記位相同期ループのループ帯域幅が広い状態で高速に周波数を切り換え、切り換え後の出力周波数がほぼ安定した後、前記位相レジスタの値が２の（ｎ−１）乗となるタイミングで前記ループ帯域幅を狭くする請求項２記載の周波数シンセサイザ。
- 前記位相同期ループを制御する手段が、前記低域通過フィルタの通過帯域幅を広くすることにより前記位相同期ループのループ帯域幅を広げ、前記低域通過フィルタの通過帯域幅を狭くすることにより前記ループ帯域幅を狭めるように構成されている請求項１〜３のいずれかに記載の周波数シンセサイザ。
- 信号源の出力を分周して基準信号を出力する基準分周器を備え、前記電圧制御発振器の出力周波数を切り換える際は前記高周波分周器の分周数を小さくして周期的に変化させるとともに、前記基準分周器の分周数を小さくして基準周波数を高くし、切り換え後の出力周波数がほぼ安定した後、前記高周波分周器の分周数を大きくして一定の整数値とするとともに、前記基準分周器の分周数を大きくすることにより基準周波数を低くし、切り換え時の高周波分周器の平均の分周数と切り換え後の高周波分周器の分周数との比が、切り換え時の基準分周器の分周数と切り換え後の基準分周器の分周数との比に等しくなるようにした請求項１〜４のいずれかに記載の周波数シンセサイザ。
- 前記電圧制御発振器の出力周波数を切り換える際に、切り換え後の出力周波数がほぼ安定するまでの所定時間だけ前記位相同期ループをループ帯域幅が広い状態に保ち、前記所定時間が経過した後に初めて前記位相レジスタの値が所定値になるタイミングで前記ループ帯域幅を狭くするためのタイマ回路を備えている請求項１〜５のいずれかに記載の周波数シンセサイザ。
- 前記アキュムレータの入力値が０の場合のみ、電圧制御発振器の出力周波数を切り換える際に、所定時間だけ前記位相同期ループをループ帯域幅が広い状態に保ち、一定の時間が経過した後、初めてのクロックで前記ループ帯域幅を狭くする請求項１〜６のいずれかに記載の周波数シンセサイザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14899996A JP3679503B2 (ja) | 1996-06-11 | 1996-06-11 | 周波数シンセサイザ |
| US08/869,546 US5872487A (en) | 1996-06-11 | 1997-06-05 | Fast frequency switching synthesizer |
| KR1019970023895A KR100244549B1 (ko) | 1996-06-11 | 1997-06-10 | 주파수 신시사이저 |
| CN97112715A CN1084088C (zh) | 1996-06-11 | 1997-06-11 | 频率合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14899996A JP3679503B2 (ja) | 1996-06-11 | 1996-06-11 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331255A JPH09331255A (ja) | 1997-12-22 |
| JP3679503B2 true JP3679503B2 (ja) | 2005-08-03 |
Family
ID=15465449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14899996A Expired - Fee Related JP3679503B2 (ja) | 1996-06-11 | 1996-06-11 | 周波数シンセサイザ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5872487A (ja) |
| JP (1) | JP3679503B2 (ja) |
| KR (1) | KR100244549B1 (ja) |
| CN (1) | CN1084088C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914287B2 (ja) * | 1996-03-08 | 1999-06-28 | 日本電気株式会社 | Ｐｌｌ回路 |
| US6233020B1 (en) * | 1998-08-07 | 2001-05-15 | Thomson Licensing S.A. | Phase lock loop with selectable response |
| US6292507B1 (en) * | 1999-09-01 | 2001-09-18 | Lexmark International, Inc. | Method and apparatus for compensating a spread spectrum clock generator |
| US6366174B1 (en) * | 2000-02-21 | 2002-04-02 | Lexmark International, Inc. | Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking |
| US6609781B2 (en) | 2000-12-13 | 2003-08-26 | Lexmark International, Inc. | Printer system with encoder filtering arrangement and method for high frequency error reduction |
| TW494633B (en) * | 2001-03-06 | 2002-07-11 | Realtek Semiconductor Co Ltd | A frequency-divided circuit free from generating glitch while switching the divisors |
| JP4138264B2 (ja) * | 2001-03-16 | 2008-08-27 | 富士通株式会社 | Ｐｌｌ周波数シンセサイザ |
| EP1304804A3 (en) * | 2001-10-10 | 2006-07-12 | STMicroelectronics Pvt. Ltd | Fractional divider |
| US6600378B1 (en) | 2002-01-18 | 2003-07-29 | Nokia Corporation | Fractional-N frequency synthesizer with sine wave generator |
| US7042972B2 (en) * | 2003-04-09 | 2006-05-09 | Qualcomm Inc | Compact, low-power low-jitter digital phase-locked loop |
| US6919744B2 (en) * | 2003-08-20 | 2005-07-19 | Agere Systems Inc. | Spectrum profile control for a PLL and the like |
| JP4542978B2 (ja) * | 2005-10-27 | 2010-09-15 | パナソニック株式会社 | 電源電圧制御装置 |
| JP2007189455A (ja) * | 2006-01-12 | 2007-07-26 | Thine Electronics Inc | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ |
| US20090184773A1 (en) * | 2006-03-10 | 2009-07-23 | President And Fellows Of Harvard College | Hybrid Pll Combining Fractional-N & Integer-N Modes of Differing Bandwidths |
| US9287886B2 (en) * | 2008-02-29 | 2016-03-15 | Qualcomm Incorporated | Dynamic reference frequency for fractional-N Phase-Locked Loop |
| US8664985B2 (en) | 2012-02-02 | 2014-03-04 | Mediatek Inc. | Phase frequency detector and charge pump for phase lock loop fast-locking |
| CN103414467B (zh) * | 2013-08-08 | 2016-06-22 | 电信科学技术第一研究所 | 频率合成器输出谐波的改善系统及方法 |
| EP3276832B1 (en) | 2015-04-15 | 2019-03-13 | Mitsubishi Electric Corporation | Synthesizer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912432A (en) * | 1989-04-17 | 1990-03-27 | Raytheon Company | Plural feedback loop digital frequency synthesizer |
| GB2238434B (en) * | 1989-11-22 | 1994-03-16 | Stc Plc | Frequency synthesiser |
| FR2656480B1 (fr) * | 1989-12-22 | 1994-04-15 | Thomson Csf | Synthetiseur hyperfrequence a division fractionnaire. |
| US5420545A (en) * | 1993-03-10 | 1995-05-30 | National Semiconductor Corporation | Phase lock loop with selectable frequency switching time |
| JP3327028B2 (ja) * | 1995-02-14 | 2002-09-24 | 松下電器産業株式会社 | 周波数シンセサイザ |
-
1996
- 1996-06-11 JP JP14899996A patent/JP3679503B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-05 US US08/869,546 patent/US5872487A/en not_active Expired - Lifetime
- 1997-06-10 KR KR1019970023895A patent/KR100244549B1/ko not_active IP Right Cessation
- 1997-06-11 CN CN97112715A patent/CN1084088C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1084088C (zh) | 2002-05-01 |
| JPH09331255A (ja) | 1997-12-22 |
| KR100244549B1 (ko) | 2000-02-01 |
| US5872487A (en) | 1999-02-16 |
| CN1171653A (zh) | 1998-01-28 |
| KR980006933A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3679503B2 (ja) | 周波数シンセサイザ | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| JPH10303747A (ja) | 複数周波数帯域ｐｌｌ周波数シンセサイザ | |
| EP0453280B1 (en) | PLL frequency synthesizer | |
| JPH0795072A (ja) | 位相同期発振回路 | |
| US6873213B2 (en) | Fractional N frequency synthesizer | |
| EP0664617B1 (en) | PLL synthesizer | |
| JP2002204160A (ja) | ギアシフトを備えたディジタルｐｌｌ | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| US20010038314A1 (en) | Frequency synthesizer | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPH10336027A (ja) | クロック発生器 | |
| JP3567779B2 (ja) | シンセサイザ及び基準信号生成回路 | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JPH088741A (ja) | 周波数シンセサイザ | |
| US20180138934A1 (en) | Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP3746124B2 (ja) | 周波数シンセサイザ | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JPH0590993A (ja) | Ｐｌｌ方式周波数シンセサイザ回路 | |
| KR19990017024A (ko) | 안정된 클럭 발생 회로 | |
| JPH03190322A (ja) | ビット同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |