CN1084088C - 频率合成器 - Google Patents

频率合成器 Download PDF

Info

Publication number
CN1084088C
CN1084088C CN97112715A CN97112715A CN1084088C CN 1084088 C CN1084088 C CN 1084088C CN 97112715 A CN97112715 A CN 97112715A CN 97112715 A CN97112715 A CN 97112715A CN 1084088 C CN1084088 C CN 1084088C
Authority
CN
China
Prior art keywords
frequency
divider
mentioned
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97112715A
Other languages
English (en)
Other versions
CN1171653A (zh
Inventor
足立寿史
小杉裕昭
上野伴希
三浦毅
森永洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1171653A publication Critical patent/CN1171653A/zh
Application granted granted Critical
Publication of CN1084088C publication Critical patent/CN1084088C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

一种能供高速切换输出频率且降低输出信号的杂散信号的频率合成器，包括：构成同相环的电压控制振荡器109、高频分频器102、频率相位比较器104、低通滤波器105以及为高频分频器102提供分频数的分频数控制电路106，还包括控制同相环的装置111和112，用以在切换电压控制振荡器101的输出频率时、通过加大低通滤波器105的带宽来加大同相环的环路带宽，随着经过切换后输出频率基本上稳定的规定时间而将低通滤波器105的带宽变窄来使环路带宽变窄。

Description

频率合成器
本发明涉及便携电话等高频无线通信系统中使用的频率合成器，详细地说，就是涉及对输出频率的高速切换及杂散信号的改善。
作为能够高速切换输出频率的频率合成的方式，有分数分频方式。这是通过周期性地增大高频分频器的分频数(原有频率与期望的输出频率之比)、作为平均值实现小数点以后的精度的分频、从而使相位比较频率高于所期望的输出频率间隔的方式。由于相位比较频率高，所以，能够高速切换输出信号频率。
图6示出了先有的分数分频方式的频率合成器的结构图。频率合成器包括构成同相环的电压控制振荡器901、高频分频器902、频率相位比较器904、低通滤波器905和分频控制电路903。分频控制电路903包括由相位加法器906和相位寄存器907构成的累加器908、分频加法器909和数据寄存器910。
构成分频控制电路903的累加器908的相位加法器906将数据寄存器910提供的值与相位寄存器907的输出相加后，将加法结果送回到相位寄存器907。分频加法器909只在累加器908溢出时才将数据寄存器910提供的分频数加1、不溢出时将数据寄存器910提供的分频数直接输送给高频分频器902。
高频分频器902根据分频控制电路903的分频加法器909提供的分频数将电压控制振荡器901的输出信号进行分频，并将其输出供给频率相位比较器904。频率相位比较器904将高频分频器902的输出信号与基准信号的相位进行比较，输出相位差信号。该相位差信号通过低通滤波器905输入到电压控制振荡器901。电压控制振荡器901根据输入的相位差信号调整输出频率。
如上所述，分频控制电路903供给高频分频器902的分频数每隔规定时间只从定常分频数增加1，所以，分频数的平均值略大于定常分频数。而且，电压控制振荡器90的输出频率成为基准信号的频率乘以高频分频器902的分频数的平均值的数值。
然而，上述分数分频方式的频率合成器有如下缺点。就是说，由于高频分频器902的分频数周期性变化，所以，频率相位比较器904的输出信号便通过低通滤波器905使电压控制振荡器901的控制电压周期性地变化。该周期性变化成为所不希望的杂散信号，出现在电压控制振荡器901的输出信号中。另一方面，如果为抑制杂散信号而将环路带宽变窄，那么在切换频率时，电压控制振荡器的控制电压达到稳定的时间便增长。
本发明系为解决这样的问题而提案的，其目的在于提供一种能够高速切换输出频率且输出信号的杂散信号低的频率合成器。
为实现上述目的，本发明的频率合成器是包括构成同相环的电压控制振荡器、高频分频器、频率相位比较器、低通滤波器以及向上述高频分频器提供分频数的分频数控制电路的频率合成器，其特征在于包括控制上述同相环的装置，用以在切换上述电压控制振荡器的输出频率时，加宽上述同相环的环路带宽，随着经过切换后的输出频率基本上稳定的规定时间而使上述环路带宽变窄。根据这样的结构，能够在切换输出频率时使环路带宽加宽，从而可以高速切换输出频率，而在切换后的输出频率基本上稳定后而使环路带宽变窄，从而可以抑制杂散信号。
最好上述分频控制电路包括由相位加法器和相位寄存器构成的累加器，在切换上述电压控制振荡器的输出频率时，使上述相位寄存器的值初始化，上述相位加法器将输入值和上述相位寄存器的输出相加，并将其结果送回上述相位寄存器，上述相位寄存器与上述高频分频器的输出信号变化基本上同步地取入输入值，上述分频控制电路通过只在上述累加器溢出时才将上述分频数加1，周期性地增大分频数，上述高频分频器根据该分频数将上述电压控制振荡器的输出信号分频，上述频率相位比较器检测并输出上述高频分频器的输出信号与基准信号的相位差，通过将该相位差检测信号利用上述低通滤波器平均化后供给上述电压控制振荡器来切换频率，以使上述电压控制振荡器的输出频率等于上述基准信号的频率与上述高频分频器的分频数的平均值之积，随着经过切换后的输出频率基本上稳定的规定时间，在上述相位寄存器的值成为指定值的时刻，使上述环路带宽变窄。
上述累加器能够将高频分频器的输出信号作为时钟而动作。另外，最好上述累加器是n位结构，切换上述电压控制振荡器的输出频率时，在上述同相环的环路带宽加宽的状态下高速切换频率，切换后的输出频率基本上稳定后，在上述相位累加器的值成为2的(n-1)次方的时刻，将上述环路带宽变窄。
控制上述同相环的装置可以构成为例如通过加大上述低通滤波器的带宽来加大上述同相环的环路带宽、而通过减小上述低通滤波器的带宽来减小上述环路带宽。
另外，作为理想的结构，可以包括将信号源的输出信号进行分频而输出基准信号的基准分频器，在切换上述电压控制振荡器的输出频率时减小上述高频分频器的分频数并使之周期性地变化，同时减小上述基准分频器的分频数而提高基准频率，在切换后的输出频率基本上稳定后，增大上述高频分频器的分频数并使之成为一定的整数值，同时，通过增大上述基准分频器的分频数而降低基准频率。此时，使切换前的高频分频器的平均分频数与基准分频器的分频数之比等于切换后的高频分频器的平均分频数与基准分频器的分频数之比。并且，最好包括定时电路，以便在切换上述电压控制振荡器的输出频率时，只在切换后的输出频率基本上达到稳定的规定时间内使上述同相环保持为环路带宽加宽的状态，在经过上述规定时间后，在上述相位寄存器的值成为规定值的时刻开始使上述环路带宽变窄。
另外，也可以仅在上述累加器的输入值为0时切换电压控制振荡器的输出频率，此时，只在规定时间内将上述同相环保持为环路带宽加宽的状态，而在经过规定时间后按开始的时钟使上述环路带宽变窄。
图1是本发明第一实施例的频率合成器的电路框图；
图2是图1的频率合成器的低通滤波器的电路图；
图3是使图1的频率合成器的环路带宽变窄时的时序图；
图4是表示图1的频率合成器的相位寄存器的数值变化的图；
图5是本发明第二实施例的频率合成器的电路框图；
图6是先有的频率合成器的电路框图。
下面，根据附图说明根据本发明的频率合成器的实施例。
图1表示与本发明第1实施例的频率合成器的电路框图。该频率合成器包括构成同相环的电压控制振荡器101、高频分频器102、基准分频器103、频率相位比较器104、低通滤波器105和分频控制电路106。分频控制电路106包括由相位加法器107及相位寄存器108构成的累加器109、分频数加法器110、相位寄存器检测器111、定时电路112及数据寄存器113。
高频分频器102根据分频控制电路106的分频加法器110提供的值，将电压控制振荡器101的输出频率分频。基准分频器103根据分频数控制电路106的数据寄存器113直接提供的值将信号源114的输出信号进行分频，输出基准信号。频率相位比较器104将高频分频器102的输出信号与基准分频器103的输出信号(基准信号)的相位进行比较，输出相位差信号，该相位差信号通过低通滤波器105输入到电压控制振荡器101。电压控制振荡器101根据输入的相位差信号控制输出信号的频率。
构成分频控制电路106的累加器109的相位加法器107将数据寄存器113提供的n位数据K与相位寄存器108的输出进行相加，并将其结果送回到相位寄存器108。相位寄存器108将高频分频器102的输出作为时钟，每隔1个时钟更新输出。
设2的n次幂为L，当加法结果大于L时便溢出，从而相位加法器107便发生进位信号。该进位信号输入到分频加法器110。分频加法器110在没有进位信号时就直接输出数据寄存器113提供的数据M，在有进位信号时输出M+1。因此，在L个时钟期间，通过输出K次(M+1)、输出(L-K)次M，该期间的平均输出值即分频数便成为M+K/L。通过使K的值成为从0到(L-1)之间的整数值，便可以1/L步长生成分频数。这就是分数分频操作。
切换电压控制振荡器101的输出频率时，将相位寄存器108的值初始化为0，定时电路112输出将低通滤波器105的带宽设定加宽的信号。相位寄存器检测器111每当相位寄存器108的值成为2的(n-1)次幂时就向定时电路112输出信号。定时电路112预先设定与切换电压控制振荡器101的输出频率后基本上达到稳定的时间相当的值。经过该时间后，定时电路112的输出与最初发生的相位寄存器检测器111的输出时序一致地变化，从而使低通滤波器105的带宽变窄。通过减小环路带宽，能够降低在电压控制振荡器101的输出中产生的杂散信号。图2表示低通滤波器105的电路例。开关打开时，利用并联连接的电阻加大带宽，开关切断时，带宽变窄。
图3表示在L＝8、K＝1时切换输出频率、频率基本上稳定后减小环路带宽的动作的时间流程图。每当相位寄存器108的值从7开始到溢出时，每当复位为0时，高频分频器102的分频数就从M变化为M+1。另外，每当相位寄存器108的值成为4时，就发生相位寄存器检测器111的输出。由于高频分频器102的分频数的变化，电压控制振荡器101的控制电压具有与相位寄存器108的值的变化相反的梯度的波形起伏变化。由于相位寄存器检测器111的输出是在该波形起伏的控制电压最接近平均值的状态下发生的，所以，如果与该时刻一致地减小环路带宽，便可使切换时控制电压的偏移最小，从而可以缩短频率切换时间。
图4是表示L＝8、K＝1-7时相位寄存器108的数值变化的图。虽然相位寄存器108取得的值随K值而不同，但不论哪种情况都包括4，该值最接近于变化幅度的平均值。因此，不论在哪种情况下，通过在相位寄存器108的值成为4的时刻切换环路带宽，便可使切换时的控制电压偏移最小，从而能够缩短频率切换时间。另外，K＝0时，通过相位寄存器检测器111输出时钟，定时电路112便可实现使环路带宽变窄的定时。
如上所述，根据本实施例，在切换输出频率数时，加大低通滤波器的带宽，在进行环路带宽加宽的分数分频动作后，高速切换频率。在切换后的输出频率数基本上稳定后，在构成累加器的n位的相位寄存器的值成为2的(n-1)次幂的时刻使低通滤波器的带宽变窄，从而减小环路带宽。这样，便可减小杂散信号，并且能使切换时的电压控制振荡器的控制电压的偏移最小，从而能够缩短频率切换时间。
其次，图5表示本发明第二实施例的频率合成器的电路框图。在图5中，与图1相同的结构单元标以相同的符号。在该实施例中，添加了高频分频器数据选择器215和基准分频器数据选择器216。
高频分频器102根据分频数控制电路106的高频分频器数据选择器215提供的值，将电压控制振荡器101的输出频率分频。基准分频器103根据基准分频器数据选择器216提供的值，将基准信号源114的输出分频，输出基准信号。高频分频器数据选择器215及基准分频器数据选择器216根据定时电路112的输出，在频率切换时和通常时切换输出数据。
基准分频器数据选择器216在通常时直接输出数据寄存器113提供的基准分频器103的分频数据，在频率切换时从低位开始输出以第(n+1)位作为最低位的高位数据。高频分频器数据选择器215通常时直接输出数据寄存器113输入的数据，频率切换时输出分频加法器110提供的值。将和提供给高频分频器数据选择器215的数据相同的数据的低位n位输入到累加器109的相位加法器107，将其余的高位输入到分频数加法器110。
切换电压控制振荡器101的输出频率时，将相位寄存器108的值初始化为0，定时电路112的输出设定加大低通滤波器105的带宽，同时，将高频分频器数据选择器215及基准分频器数据选择器216设定为频率数切换时的动作。相位寄存器检测器111每当相位寄存器108的值成为2的(n-1)次幂就向定时电路112输出信号。
定时电路112预先设定与电压控制振荡器101切换后的输出频率基本上达到稳定的时间相当的值。经过该时间后，与最初发生的相位寄存器检测器111的输出时刻一致地从定时电路112输出信号。该信号使低通滤波器105的带宽减小，同时，将高频分频器数据选择器215及基准分频器数据选择器216切换为通常时的动作。在频率数切换时进行的分数分频动作与整数分频动作相比，由于基准频率数是2的n次幂倍，因此，能够高速切换频率。另外，频率切换后成为分频数为一定的整数分频动作，所以，杂散信号小。
如上所述，根据本实施例，切换输出频率时，通过加大低通滤波器的带宽进行环路带宽加宽的分数分频动作，高速切换频率。并且，切换后的输出频率基本上稳定后，在构成累加器的n位的相位寄存器的值成为2的(n-1)次幂的值的时刻，减小低通滤波器的带宽，从而成为整数分频动作。结果，便可抑制杂散信号、使切换时的电压控制振荡器的控制电压的偏移最小，从而缩短频率切换时间。
如上所述，根据本发明，在切换输出频率数时加大环路带宽、高速切换输出频率，而在切换后的输出频率基本上稳定后减小环路带宽，便可抑制杂散信号。

Claims (7)

1.一种频率合成器，包括：
具有电压控制振荡器、高频分频器、频率相位比较器和低通滤波器的同相环；
向上述频率相位比较器提供基准信号的基准分频器；
向上述高频分频器提供分频数的分频数控制电路；
控制上述同相环的装置，用以在切换上述电压控制振荡器的输出频率时加宽上述同相环的环路带宽，随着经过切换后的输出频率基本上稳定的规定时间而使上述环路带宽变窄。
2.根据权利要求1记载的频率合成器，其特征在于，所述分频控制电路包括具有相位加法器和相位寄存器的累加器、相位寄存器检测器和定时电路，
在切换所述电压控制振荡器的输出频率时将所述相位寄存器的值初始化，所述相位加法器将输入值和所述相位寄存器的输出相加，并将其结果送回所述相位寄存器，所述相位寄存器与所述高频分频器的输出信号变化基本同步地取入输入值，所述分频控制电路通过只在所述累加器溢出时才将所述分频数加1，周期性地增大分频数，所述高频分频器根据该分频数将上述电压控制振荡器的输出信号分频，所述频率相位比较器检测并输出上述高频分频器的输出信号与基准信号的相位差，通过将该相位差检测信号利用所述低通滤波器平均化后供给上述电压控制振荡器来切换频率，以使上述电压控制振荡器的输出频率等于上述基准信号的频率与上述高频分频器的分频数的平均值之积，
上述相位寄存器检测器在上述相位寄存器的值成为指定值的时刻向上述定时电路输出信号，
切换后的输出频率基本上稳定的规定时间经过后，在上述相位寄存器的值成为指定值、上述相位寄存器检测器输出信号的时刻，通过上述定时电路使所述环路带宽变窄。
3.根据权利要求2的频率合成器，其特征在于，所述累加器将高频分频器的输出信号作为时钟使用而动作。
4.根据权利要求2的频率合成器，其特征在于，所述累加器是n位结构，切换上述电压控制振荡器的输出频率时，在所述同相环的环路带宽加宽的状态下高速切换频率，切换后的输出频率基本上稳定后，在上述相位累加器的值成为2的(n-1)次幂的时刻将所述环路带宽变窄。
5.根据权利要求1的频率合成器，其特征在于，控制所述同相环的装置通过加大所述低通滤波器的带宽来加大所述同相环的环路带宽、通过减小所述低通滤波器的带宽来减小所述环路带宽。
6.根据权利要求1的频率合成器，其特征在于，所述基准分频器将信号源的输出信号进行分频而输出基准信号；
在切换所述电压控制振荡器的输出频率时减小所述高频分频器的分频数并使之周期性地变化，同时减小所述基准分频器的分频数而提高基准频率，在切换后的输出频率基本上稳定后，增大所述高频分频器的分频数并使之成为一定的整数值，同时，通过增大所述基准分频器的分频数而降低基准频率，以使切换前的高频分频器的平均分频数与基准分频器的分频数之比等于切换后的高频分频器的平均分频数与基准分频器的分频数之比。
7.根据权利要求2的频率合成器，其特征在于，在所述累加器的输入值为0时切换电压控制振荡器的输出频率，此时，只在规定时间内将所述同相环保持为环路带宽加宽的状态，而在经过规定时间后按开始的时钟信号使所述环路带宽变窄。
CN97112715A 1996-06-11 1997-06-11 频率合成器 Expired - Fee Related CN1084088C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14899996A JP3679503B2 (ja) 1996-06-11 1996-06-11 周波数シンセサイザ
JP148999/96 1996-06-11

Publications (2)

Publication Number Publication Date
CN1171653A CN1171653A (zh) 1998-01-28
CN1084088C true CN1084088C (zh) 2002-05-01

Family

ID=15465449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97112715A Expired - Fee Related CN1084088C (zh) 1996-06-11 1997-06-11 频率合成器

Country Status (4)

Country Link
US (1) US5872487A (zh)
JP (1) JP3679503B2 (zh)
KR (1) KR100244549B1 (zh)
CN (1) CN1084088C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914287B2 (ja) * 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
US6233020B1 (en) * 1998-08-07 2001-05-15 Thomson Licensing S.A. Phase lock loop with selectable response
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
US6366174B1 (en) * 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking
US6609781B2 (en) 2000-12-13 2003-08-26 Lexmark International, Inc. Printer system with encoder filtering arrangement and method for high frequency error reduction
TW494633B (en) * 2001-03-06 2002-07-11 Realtek Semiconductor Co Ltd A frequency-divided circuit free from generating glitch while switching the divisors
JP4138264B2 (ja) * 2001-03-16 2008-08-27 富士通株式会社 Ｐｌｌ周波数シンセサイザ
EP1304804A3 (en) * 2001-10-10 2006-07-12 STMicroelectronics Pvt. Ltd Fractional divider
US6600378B1 (en) 2002-01-18 2003-07-29 Nokia Corporation Fractional-N frequency synthesizer with sine wave generator
US7042972B2 (en) 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
US6919744B2 (en) * 2003-08-20 2005-07-19 Agere Systems Inc. Spectrum profile control for a PLL and the like
JP4542978B2 (ja) * 2005-10-27 2010-09-15 パナソニック株式会社 電源電圧制御装置
JP2007189455A (ja) * 2006-01-12 2007-07-26 Thine Electronics Inc 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ
WO2007106414A2 (en) * 2006-03-10 2007-09-20 President And Fellows Of Harvard College Hybrid pll combining fractional-n & integer-n modes of differing bandwidths
US9287886B2 (en) * 2008-02-29 2016-03-15 Qualcomm Incorporated Dynamic reference frequency for fractional-N Phase-Locked Loop
US8664985B2 (en) 2012-02-02 2014-03-04 Mediatek Inc. Phase frequency detector and charge pump for phase lock loop fast-locking
CN103414467B (zh) * 2013-08-08 2016-06-22 电信科学技术第一研究所 频率合成器输出谐波的改善系统及方法
JP6463467B2 (ja) 2015-04-15 2019-02-06 三菱電機株式会社 シンセサイザ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434527A1 (fr) * 1989-12-22 1991-06-26 Thomson-Csf Synthétiseur hyperfréquence à division fractionnaire
US5079521A (en) * 1989-11-22 1992-01-07 Stc Plc Fractional-n frequency synthesizer using delta-sigma modulator in divider control circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912432A (en) * 1989-04-17 1990-03-27 Raytheon Company Plural feedback loop digital frequency synthesizer
US5420545A (en) * 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time
JP3327028B2 (ja) * 1995-02-14 2002-09-24 松下電器産業株式会社 周波数シンセサイザ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079521A (en) * 1989-11-22 1992-01-07 Stc Plc Fractional-n frequency synthesizer using delta-sigma modulator in divider control circuit
EP0434527A1 (fr) * 1989-12-22 1991-06-26 Thomson-Csf Synthétiseur hyperfréquence à division fractionnaire

Also Published As

Publication number Publication date
CN1171653A (zh) 1998-01-28
KR100244549B1 (ko) 2000-02-01
JP3679503B2 (ja) 2005-08-03
JPH09331255A (ja) 1997-12-22
KR980006933A (ko) 1998-03-30
US5872487A (en) 1999-02-16

Similar Documents

Publication Publication Date Title
CN1084088C (zh) 频率合成器
US5448191A (en) Frequency synthesizer using noninteger division and phase selection
CN1158768C (zh) 带有抖动补偿的分数n分频的频率综合器
EP0727877B1 (en) Fast frequency switching synthesizer
US5420545A (en) Phase lock loop with selectable frequency switching time
US8278982B2 (en) Low noise fractional divider using a multiphase oscillator
US7042258B2 (en) Signal generator with selectable mode control
US20090146747A1 (en) Novel method of frequency synthesis for fast switching
US20130076415A1 (en) Pll using interpolative divider as digitally controlled oscillator
US8125253B2 (en) System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes
CN1462509A (zh) 具有改进噪声和杂散性能的增量求和分数n分频器
US6937685B2 (en) Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
US6943598B2 (en) Reduced-size integrated phase-locked loop
AU2007325558B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
US20100219894A1 (en) Phase shift phase locked loop
EP0929940A1 (en) Frequency synthesizer having phase error feedback for waveform selection
JP3725452B2 (ja) 多段周波数合成器
EP4175180A1 (en) Circuitry and methods for fractional division of high-frequency clock signals
CN1166061C (zh) 数字锁相环电路
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
WO2002027936A2 (en) Feed forward sigma delta interpolator for use in a fractional-n synthesizer
KR0149126B1 (ko) 혼합형 주파수 합성기
CN1099763C (zh) 频率合成器
CN1476171A (zh) 锁相环频率合成器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020501

Termination date: 20120611