JPS58159029A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPS58159029A JPS58159029A JP57042140A JP4214082A JPS58159029A JP S58159029 A JPS58159029 A JP S58159029A JP 57042140 A JP57042140 A JP 57042140A JP 4214082 A JP4214082 A JP 4214082A JP S58159029 A JPS58159029 A JP S58159029A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- oscillator
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000001615 p wave Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明は、位相同期ループを含む位相同期発振器に関す
る。特に、携帯無線通信装置その他の低消費電力化され
た装置に適する間欠動作を行う位相同期発振器に関する
ものである。
る。特に、携帯無線通信装置その他の低消費電力化され
た装置に適する間欠動作を行う位相同期発振器に関する
ものである。
従来から知られている位相同期発振器の構成例を第１図
に示す。この回路は、電圧制御発振器１の出力を分局器
２で分周し、位相比較器３の一方の入力に与える。この
位相比較器３の他方の入力には、発振器４の出力が分局
器５で分周された基準信号が与えられる。この位相比較
器３には２つのデジタル信号出力端子があり、分周器２
の出力が基準信号より進み位相の状態では、この２つの
出力端子にそれぞれノ・イレベルを送出する。同じく遅
れ位相の状態では、この２つの端子にそれぞれロウレベ
ルを送出する。位相比較器３０両入力が同期状態の場合
には、両出力端子にはそれぞれハイレベルとロウレベル
の出力を送出する。
に示す。この回路は、電圧制御発振器１の出力を分局器
２で分周し、位相比較器３の一方の入力に与える。この
位相比較器３の他方の入力には、発振器４の出力が分局
器５で分周された基準信号が与えられる。この位相比較
器３には２つのデジタル信号出力端子があり、分周器２
の出力が基準信号より進み位相の状態では、この２つの
出力端子にそれぞれノ・イレベルを送出する。同じく遅
れ位相の状態では、この２つの端子にそれぞれロウレベ
ルを送出する。位相比較器３０両入力が同期状態の場合
には、両出力端子にはそれぞれハイレベルとロウレベル
の出力を送出する。
この両出力端子はチャージポンプ回路６に入力され、こ
の端子の信号に応じて積分動作を行い充電電圧を増減さ
せる。チャージポンプ回路６の出力電圧には緩かに変化
する直流電圧成分を含み、これは低域Ｆ波器７を介して
電圧制御発振器１の制御入力に与える。端子８は分周器
２の分周比を制御する信号の入力端子である。
の端子の信号に応じて積分動作を行い充電電圧を増減さ
せる。チャージポンプ回路６の出力電圧には緩かに変化
する直流電圧成分を含み、これは低域Ｆ波器７を介して
電圧制御発振器１の制御入力に与える。端子８は分周器
２の分周比を制御する信号の入力端子である。
このような回路では出力端子９の信号周波数および位相
を基準信号に同期させることができる優れた特性がある
ため、各種の通信装置に広く使われている。しかし、こ
の位相同期発振器は比較的消費電力が大きいので、電池
電源により動作する携帯無線通信装置等に使用する場合
には、回路を間欠動作させる考えが提案された。
を基準信号に同期させることができる優れた特性がある
ため、各種の通信装置に広く使われている。しかし、こ
の位相同期発振器は比較的消費電力が大きいので、電池
電源により動作する携帯無線通信装置等に使用する場合
には、回路を間欠動作させる考えが提案された。
間欠動作の丸めの１つの方法は、第１図の回路で低域Ｐ
波器７の出力直流電圧をＡＤ変換し、デジタル信号とし
てメモリに記憶させ、これを読出してＤム変換して直流
信号として、電圧制御発像 １器ＩＫ与えるもので
ある。このようにして、分周ｒＩ２．５、発振器４、位
相比較器３等の電源を遮断しても、その直前に記憶した
メモリの内容を繰返し読出して直流信号を得れば、電圧
制御発振器１はその直前の周波数を継続して出力するこ
とができる。温度その他の環境の変化に従い、間欠的に
上記各回路に通電すれば、通電時のみ・位相同期発振器
として動作してメモリの内容および出力が修正される。
波器７の出力直流電圧をＡＤ変換し、デジタル信号とし
てメモリに記憶させ、これを読出してＤム変換して直流
信号として、電圧制御発像 １器ＩＫ与えるもので
ある。このようにして、分周ｒＩ２．５、発振器４、位
相比較器３等の電源を遮断しても、その直前に記憶した
メモリの内容を繰返し読出して直流信号を得れば、電圧
制御発振器１はその直前の周波数を継続して出力するこ
とができる。温度その他の環境の変化に従い、間欠的に
上記各回路に通電すれば、通電時のみ・位相同期発振器
として動作してメモリの内容および出力が修正される。
しかし、この方法はムＤ変換器の構成が複雑高価である
うえ、必ずしも電源の経済化にならな込。
うえ、必ずしも電源の経済化にならな込。
すなわち、かりに出力周波数の精度を１０ｐｐＨとする
と、ムＤ変換器として１７ビツト以上の桁数が必要にな
り、その規模が大きくなる。さらに、これを動作させる
ための電力消費量が大きくなり、間欠給電による効果が
現われない。
と、ムＤ変換器として１７ビツト以上の桁数が必要にな
り、その規模が大きくなる。さらに、これを動作させる
ための電力消費量が大きくなり、間欠給電による効果が
現われない。
本発明はこのような背景に行われたもので、間欠的に動
作させて消費、電力を経済化することのできる、簡単な
構成の位相同期発振器を提供することを目的とする。
作させて消費、電力を経済化することのできる、簡単な
構成の位相同期発振器を提供することを目的とする。
本発明は、電池電源によ）動作する移動無線通信装置に
適する間欠動作形の位相同期発振器を提供することを目
的とする。
適する間欠動作形の位相同期発振器を提供することを目
的とする。
本発明は、制御信号が与えられたとき位相比較器の比較
出力０１１Ｋかかわらずその直前の比較出力の値に対応
ｊる直流電圧信号を継続的に電圧制御発振器の制御入力
に与えるレベル保持回路と、上記制御信号に従い位相比
較器以前に接続された回路に供゛給する電源電流の一部
また社会部を遮断する回路手段とを備えたことを特徴と
する。
出力０１１Ｋかかわらずその直前の比較出力の値に対応
ｊる直流電圧信号を継続的に電圧制御発振器の制御入力
に与えるレベル保持回路と、上記制御信号に従い位相比
較器以前に接続された回路に供゛給する電源電流の一部
また社会部を遮断する回路手段とを備えたことを特徴と
する。
第２８ｉ！Ｉは本発明実施例回路の構成図である。第１
図に示し九従来例回路と比べると、位相比較器（デジタ
ル形）３と、チャージポンプ回路６との間に、レベル保
持回路１１を設けたところに特徴がある。さらに、各回
路の電源系を明示して、電源入力端子１２から、電圧制
御発振器１、チャージポンプ＠ＳＳおよびレベル保持回
路１１に電源を供給し、スイッチ回路１５を介して、分
局器２．５、位相比較器３、および発振器４に電源を供
給する。端子１６および１７は制御信号入力端子でらる
。その他の構成は、前述の従来例回路と同様に理解でき
るので説明の繰返しを省略する。
図に示し九従来例回路と比べると、位相比較器（デジタ
ル形）３と、チャージポンプ回路６との間に、レベル保
持回路１１を設けたところに特徴がある。さらに、各回
路の電源系を明示して、電源入力端子１２から、電圧制
御発振器１、チャージポンプ＠ＳＳおよびレベル保持回
路１１に電源を供給し、スイッチ回路１５を介して、分
局器２．５、位相比較器３、および発振器４に電源を供
給する。端子１６および１７は制御信号入力端子でらる
。その他の構成は、前述の従来例回路と同様に理解でき
るので説明の繰返しを省略する。
このような回路でレベル保持回路１１は、端子１６の制
御信号がロウレベルのときには、入力信号と出力信号は
同じものになシ、入力信号の変化はそのまま出力信号に
伝えられる。端子１６０制御信号がハイレベルになると
、レベル保持回路１１の入力が遮断されて、その直前の
状態の出力信号が継続的に出力に送出される。また、ス
イッチ回路１５は、端子１７に与えられる制御信号がロ
ウレベルのときにはオン状態、この制御信号がハイレベ
ルのときにはオフ状態である。
御信号がロウレベルのときには、入力信号と出力信号は
同じものになシ、入力信号の変化はそのまま出力信号に
伝えられる。端子１６０制御信号がハイレベルになると
、レベル保持回路１１の入力が遮断されて、その直前の
状態の出力信号が継続的に出力に送出される。また、ス
イッチ回路１５は、端子１７に与えられる制御信号がロ
ウレベルのときにはオン状態、この制御信号がハイレベ
ルのときにはオフ状態である。
このように構成された回路では、端子１６および１７の
制御信号がロウレベルのときには、第１図に示し九従来
例回路と同等の動作を行う。端子１６の制御信号がノ・
イレベルになると、レベル保持回路１１はその直前の値
を継続して送出することになり、次いで端子１７０制＠
信号をノ１イレベルにして、分周器２．５、位相比較器
３および発振器４の電源を遮断して本、ひきつづき電圧
制御発振器ｌは連断前と同一の周波数の信号を送出］７
つづける。
制御信号がロウレベルのときには、第１図に示し九従来
例回路と同等の動作を行う。端子１６の制御信号がノ・
イレベルになると、レベル保持回路１１はその直前の値
を継続して送出することになり、次いで端子１７０制＠
信号をノ１イレベルにして、分周器２．５、位相比較器
３および発振器４の電源を遮断して本、ひきつづき電圧
制御発振器ｌは連断前と同一の周波数の信号を送出］７
つづける。
端子１７を再びロウレベルに復旧して、次いで端子１６
の制御信号をロウレベルに復旧することによシ、再び位
相同期回路としての動作が行われ、そのときのループ条
件に従って、電圧制御発振器１の出力周波数または位相
が制御される。
の制御信号をロウレベルに復旧することによシ、再び位
相同期回路としての動作が行われ、そのときのループ条
件に従って、電圧制御発振器１の出力周波数または位相
が制御される。
この動作を適当なタイミングで繰返すことにより、周波
数安定度を一定の範囲にとどめながら、消費電力を小さ
くすることができる。上記各回路のつち、最も消費電力
の大きい回路は分周器２．５でアシ、レベル保持回路１
１およびチャージポンプ回路６の消費電力は小さい。
数安定度を一定の範囲にとどめながら、消費電力を小さ
くすることができる。上記各回路のつち、最も消費電力
の大きい回路は分周器２．５でアシ、レベル保持回路１
１およびチャージポンプ回路６の消費電力は小さい。
第３図はレベル保持回路１１の構成例を示す図である。
端子１９および２０ Ｆｉ位相比較器３に接続され、端
子２１および２２はチャージポンプ回路６に接続される
。端子１６の制御信号がロウレベルのときには、端子１
９の信号は端子２１へ、端子２０の信号雌端子２２へ通
シ抜ける。端子１６の制御信号がハイレベルになると、
端子２１はノ・インベル、端子２２はロウレベルになっ
て、前述の同期状態を送出しつづけることになる。この
回路によれば、従来例回路のように１７ビツトもの多ビ
ットの信号を必要とせず、わずか２ビツトの信号でルー
プ断直前の信号を保持することができる。
子２１および２２はチャージポンプ回路６に接続される
。端子１６の制御信号がロウレベルのときには、端子１
９の信号は端子２１へ、端子２０の信号雌端子２２へ通
シ抜ける。端子１６の制御信号がハイレベルになると、
端子２１はノ・インベル、端子２２はロウレベルになっ
て、前述の同期状態を送出しつづけることになる。この
回路によれば、従来例回路のように１７ビツトもの多ビ
ットの信号を必要とせず、わずか２ビツトの信号でルー
プ断直前の信号を保持することができる。
上記説明は説明をわか）やすくするため、端子１６と端
子１７の制御信号は、互いに時間遅れがわるように述べ
たが、この時間遅れは各回路の制御信号に対する応答特
性により、必ずし本必要でなく、同一の信号によること
ができる。この制御信号は周期的に発生させて本、ある
いは別の制御によって発生させてもよい。
子１７の制御信号は、互いに時間遅れがわるように述べ
たが、この時間遅れは各回路の制御信号に対する応答特
性により、必ずし本必要でなく、同一の信号によること
ができる。この制御信号は周期的に発生させて本、ある
いは別の制御によって発生させてもよい。
本発明の別の実施例として、第２図でレベレ保持回路を
低域ｐ波器７と電圧制御発振器１との間に、あるいは、
低域Ｐ波器７の直前に挿入する場合について説明する。
低域ｐ波器７と電圧制御発振器１との間に、あるいは、
低域Ｐ波器７の直前に挿入する場合について説明する。
この場合には、レベル保持回路はアナログの標本化保持
回路であり、端子１６か・ら与えられる制御信号が人力
したときには、新しい標本化の動作を禁止するように構
成する。またこの場合には、位相比較器３は必ずしもデ
ジタル信号を送出する構成でなくともよい。積分動作を
行う回路はチャージポンプ回路でなくともよい。
回路であり、端子１６か・ら与えられる制御信号が人力
したときには、新しい標本化の動作を禁止するように構
成する。またこの場合には、位相比較器３は必ずしもデ
ジタル信号を送出する構成でなくともよい。積分動作を
行う回路はチャージポンプ回路でなくともよい。
以上説明したように、本発明によれば構成が簡単であっ
て、間欠的にループを閉成して電源消費電力を経済化す
ることのできる位相同期発振器カニ得られる。
て、間欠的にループを閉成して電源消費電力を経済化す
ることのできる位相同期発振器カニ得られる。
本発明の回路は電池電源により動作する移動無線通信機
に実施してその効果が大きい。
に実施してその効果が大きい。
＼
第１図は従来例回路構成図。
第２図は本発明実施例回路構成図。
第Ｓ図はレベル保持回路の構成例を示す図。
ｌ−電圧制御発振器、３・・・位相比較器、６・・・チ
ャージポンプ回路（積分回路）、７・・・低域ｐ波器、
９・・・出力端子、１１・・・レベル保持回路、１２・
−・電源入力端子、１５・・・スイッチ回路、１６．１
７・・・制御信号入力端子。 亮ｌＩ２１ 第２ 圓 ｖ１３０
ャージポンプ回路（積分回路）、７・・・低域ｐ波器、
９・・・出力端子、１１・・・レベル保持回路、１２・
−・電源入力端子、１５・・・スイッチ回路、１６．１
７・・・制御信号入力端子。 亮ｌＩ２１ 第２ 圓 ｖ１３０
Claims (3)
- （１） 電圧制御発振器と、 この電圧制御発振器の出力から得られる信号と基準信号
との位相差を検出する位相比較器と、この位相比較器の
比較出力を積分して直流電圧信号に変換し上記電圧制御
発振器の制御人力に与える回路手段と を含む位相同期発振器において、 上記回路手段に、 制御信号が与えられ九とき上記位相比較器の比較出力の
値にかかわらずその直前の比較出力値に対応する直流電
圧信号を継続的に上記電圧制御発振器の制御入力に与え
るように上記位相同期回路の同期状態を表わす信号を送
出するレベル保持回路を備え、 上記制御信号に応じて上記電圧制御発振器管除き上記位
相比較器およびその前段に接続された回路の一部または
全部に供給する電源電流を遮断するスイッチ回路を備え
た ことを特徴とする位相同期発振器。 - （２）上記位相比較器は進み位相状態と遅れ位相状態と
同期状態とを区別するデジタル信号を送出する回路によ
り構成され、 上記回路手段にこのデジタル信号に応じて直流電圧を積
分するチャージポンプ回路ｔ−ｔミ、上記レベル保持回
路は上記位相比較器の出力と上記チャージポンプ回路の
入力との間に挿入され、このレベル保持回路は上記制御
信号が入力され九ときに上記位相比＊Ｓの出力状態にか
かわらず上記同期状態を表わす信号を送出するように構
成された 特許請求の範Ｗｌ ｇ （１）項に記載の位相同期発振
器。 - （３） レベル保持回路が、制御信号が与えられたと
き新友な標本化を行わないように構成された標本化保持
回路である特許請求の範囲第（１）項に記載の位相同期
発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57042140A JPS58159029A (ja) | 1982-03-16 | 1982-03-16 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57042140A JPS58159029A (ja) | 1982-03-16 | 1982-03-16 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159029A true JPS58159029A (ja) | 1983-09-21 |
Family
ID=12627628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57042140A Pending JPS58159029A (ja) | 1982-03-16 | 1982-03-16 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159029A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245388A (ja) * | 1984-05-18 | 1985-12-05 | Pioneer Electronic Corp | 妨害波発生方式 |
| JPS61258529A (ja) * | 1985-05-13 | 1986-11-15 | Nec Corp | 周波数シンセサイザ |
| EP0898372A2 (de) * | 1997-08-21 | 1999-02-24 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zum Einstellen der Schwingfrequenz eines Oszillators |
| CN104753531A (zh) * | 2015-03-26 | 2015-07-01 | 大连交通大学 | 一种复频超声波电源 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130187A (en) * | 1975-05-07 | 1976-11-12 | Furuno Electric Co Ltd | Synchronizing equipment |
| JPS5651140A (en) * | 1979-10-04 | 1981-05-08 | Sony Corp | Pll |
| JPS56136037A (en) * | 1980-03-26 | 1981-10-23 | Nec Corp | Phase synchronizing oscillator |
-
1982
- 1982-03-16 JP JP57042140A patent/JPS58159029A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130187A (en) * | 1975-05-07 | 1976-11-12 | Furuno Electric Co Ltd | Synchronizing equipment |
| JPS5651140A (en) * | 1979-10-04 | 1981-05-08 | Sony Corp | Pll |
| JPS56136037A (en) * | 1980-03-26 | 1981-10-23 | Nec Corp | Phase synchronizing oscillator |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245388A (ja) * | 1984-05-18 | 1985-12-05 | Pioneer Electronic Corp | 妨害波発生方式 |
| JPS61258529A (ja) * | 1985-05-13 | 1986-11-15 | Nec Corp | 周波数シンセサイザ |
| EP0898372A2 (de) * | 1997-08-21 | 1999-02-24 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zum Einstellen der Schwingfrequenz eines Oszillators |
| EP0898372A3 (de) * | 1997-08-21 | 1999-06-09 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zum Einstellen der Schwingfrequenz eines Oszillators |
| CN104753531A (zh) * | 2015-03-26 | 2015-07-01 | 大连交通大学 | 一种复频超声波电源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| CA2001775C (en) | Mobile telephone system with intermittent control of receiver components in standby state | |
| EP0526202A2 (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| JPS61258529A (ja) | 周波数シンセサイザ | |
| JPH0327125B2 (ja) | ||
| JP2006191372A (ja) | デュアルループｐｌｌおよび逓倍クロック発生装置 | |
| US6226537B1 (en) | Portable radio device | |
| JPS58159029A (ja) | 位相同期発振器 | |
| GB2333622A (en) | Single counter dual modulus frequency division apparatus | |
| JPS6247381B2 (ja) | ||
| CN101414820A (zh) | 一种数字频率合成及同步电路 | |
| US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPS60248022A (ja) | 周波数シンセサイザ | |
| KR100248505B1 (ko) | 급속 동기 위상 동기 루프 회로 | |
| JPS60120618A (ja) | 位相同期発振器 | |
| JPH0355923A (ja) | 受信機の局部発振回路制御方法 | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPS5866423A (ja) | フエ−ズロツクル−プ回路 | |
| KR100254514B1 (ko) | 위상동기루프의 차지펌프 회로 | |
| JP3229664B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH03236630A (ja) | 位相同期発振回路 | |
| JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
| JPH0361371B2 (ja) | ||
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ |