KR100254514B1 - 위상동기루프의 차지펌프 회로 - Google Patents
위상동기루프의 차지펌프 회로 Download PDFInfo
- Publication number
- KR100254514B1 KR100254514B1 KR1019970019060A KR19970019060A KR100254514B1 KR 100254514 B1 KR100254514 B1 KR 100254514B1 KR 1019970019060 A KR1019970019060 A KR 1019970019060A KR 19970019060 A KR19970019060 A KR 19970019060A KR 100254514 B1 KR100254514 B1 KR 100254514B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- charge pump
- switch
- frequency
- locked loop
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Abstract
본 발명은 전자회로 기술에 관한 것으로, 특히 위상동기루프(Phase-Locked Loop, PLL)의 차지펌프 회로에 관한 것이며, 주파수 영역의 차이에 따른 주파수 획득 시간을 최소화하고 발진 주파수를 안정되게 로킹시킬 수 있는 위상동기루프의 차지펌프 회로를 제공하는데 그 목적이 있다. 본 발명의 특징적인 위상동기루프의 차지펌프 회로는, 각각 정전류원의 정전류와 위상 주파수 검출기의 에러신호를 입력으로 하는 포지티브 스위치 및 네가티브 스위치를 구비하는 위상동기루프의 차지펌프 회로에 있어서, 상기 포지티브 스위치 및 상기 네가티브 스위치로 구성된 스위치 블록을 다수 구비하며, 상기 위상 주파수 검출기에 입력되는 기준 주파수 신호의 주파수 대역에 따라 선택하는 상기 스위치 블록의 수를 달리하여 출력 전류의 양을 제어하는 것을 특징으로 한다.
Description
본 발명은 전자회로 기술에 관한 것으로, 특히 위상동기루프(Phase-Locked Loop, PLL)의 차지펌프 회로에 관한 것이다.
일반적으로, 위상동기루프는 외부로부터 입력되는 신호를 원하는 주파수 크기로 고정시키기 위한 회로로서, 고속 싱크로너스(Synchronous) 동작이 요구되는 반도체 소자에 널리 사용되고 있다.
이하, 도 1을 참조하여 종래의 위상동기루프의 차지펌프에 대하여 설명한다.
종래의 위상동기루프의 차지펌프는 도 1에 도시된 바와 같이 외부로부터 입력된 기준 주파수와 궤환 주파수의 위상차를 검출하여 에러신호를 출력하기 위한 위상 주파수 검출기(10)와, 위상 주파수 검출기(10)로부터 출력된 에러신호에 따라 루프 필터(30)의 캐패시터를 충/방전시키기 위한 차지펌프(20)와, 일종의 저대역통과 필터(low pass filter)로서 전압제어 발진기(40)의 바이어스 전압을 제어하기 위한 루프 필터(30)와, 루프 필터(30)의 출력전압에 따라 제어된 주파수를 발진시키기 위한 전압제어 발진기(40)로 구성된다.
여기서, 위상 주파수 검출기(10)는 전압제어 발진기(40)로부터 궤환된 주파수의 위상이 외부로부터 입력된 기준 주파수의 위상보다 빠르거나 또는 느리면, 업(UP) 또는 다운(DOWN) 에러신호를 출력하는데, 종래의 차지펌프(20)는 위상 주파수 검출기(10)로부터 출력되는 에러신호 중 업 신호에 제어 받는 포지티브 스위치(22)와, 다운 신호에 제어 받는 네가티브 스위치(21)로 구성된다.
이와 같이 종래의 차지펌프(20)가 하나의 스위치(포지티브 스위치(22) 또는 네가티브 스위치(21))만을 이용하기 때문에 정해진 차지펌프 전류 양에 따라 위상 주파수 검출기(10)의 업 신호 및 다운 신호에 의해 루프 필터(30)의 캐패시터의 충/방전시킴으로써 전압제어 발진기(40)의 바이어스 전압을 제어하였다.
이에 따라, 주파수 대역 변화에 따른 획득 시간의 변화가 심해지고, 심지어 차지펌프 전류의 양에 따라 로킹(locking)이 되지 않는 문제점이 있었다.
본 발명은 주파수 대역의 차이에 따른 주파수 획득 시간을 최소화하고 발진 주파수를 안정되게 로킹시킬 수 있는 위상동기루프의 차지펌프 회로를 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 위상동기루프의 블록도.
도 2는 본 발명의 일 실시예에 따른 위상동기루프의 차지펌프의 블록도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 위상 주파수 검출기 20 : 차지펌프
30 : 루프 필터 40 : 전압제어 발진기
51, 52, 53, 54 : 스위치 블록
상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 위상동기루프의 차지펌프 회로는, 각각 정전류원의 정전류와 위상 주파수 검출기의 에러신호를 입력으로 하는 포지티브 스위치 및 네가티브 스위치를 구비하는 위상동기루프의 차지펌프 회로에 있어서, 상기 포지티브 스위치 및 상기 네가티브 스위치로 구성된 스위치 블록을 다수 구비하며, 상기 위상 주파수 검출기에 입력되는 기준 주파수 신호의 주파수 대역에 따라 선택하는 상기 스위치 블록의 수를 달리하여 출력 전류의 양을 제어하는 것을 특징으로 한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2는 본 발명의 일 실시예에 따른 위상동기루프의 차지펌프 회로를 도시한 것으로, 이하 이를 참조하여 설명한다.
도 2을 참조하면, 본 실시예에 따른 차지펌프는 다수의 인에이블(EN_A∼EN_D) 신호에 의해 각각 제어되며 병렬연결된 다수의 스위치 블록(51, 52, 53, 54)을 구비한다.
스위치 블록(51, 52, 53, 54) 각각은 정전류원(도시되지 않음)의 정전류를 인가받기 위한 정전류단자(IBN), 인에이블 신호를 인가받기 위한 인에이블단자(EN), 업 에러신호를 인가받기 위한 업단자(UP)와 전류 및 에러신호를 출력하기 위한 출력단자(OUT)를 구비한 다수의 포지티브 스위치(PS51∼PS54)와, 정전류단자(IBN), 인에이블단자(EN), 다운 에러신호를 인가받기 위한 다운단자(DN) 및 출력단자(OUT)를 구비하는 다수의 네가티브 스위치(NS51∼NS54)가 쌍을 이루어 구성된다.
이하, 상기와 같이 구성된 본 실시예의 차지펌프의 동작을 설명한다.
인에이블(EN_A) 신호에 의해 하나의 스위치 블록(51)에 의하여 전류량이 출력되는 경우보다 인에이블(EN_A, EN_B)에 의해 두 개의 스위치 블록(51, 52)이 선택되는 경우의 차지펌프 전류량이 당연히 증가하게 된다. 또한, 모든 스위치 블록(51∼54)이 모두 선택되어 전류를 출력하는 경우에 최대의 차지펌프 전류량이 출력된다.
외부로부터 위상 주파수 검출기로 고주파 대역의 신호가 입력되는 경우에, 차지 펌프로부터 많은 양의 전류가 루프 필터로 출력되면, 루프 필터의 캐패시터의 충/방전되는 전압의 양이 너무 많아져 전압제어 발진기로 인가되는 전압 편차가 커져 주파수의 발진 및 로킹이 어려워진다.
따라서, 고주파 대역의 신호가 입력되는 경우에, 스위치 블록(51, 52, 53, 54)을 제어하여 적은 양의 전류를 루프 필터로 출력하여 루프 필터의 캐패시터의 충/방전되는 전압의 양을 줄여주어 주파수의 발진 및 로킹을 안정화한다.
반대로, 외부로부터 위상 주파수 검출기로 저주파 대역의 신호가 입력되는 경우에, 차지펌프로부터 너무 적은 양의 전류가 루프 필터로 출력되면, 루프 필터의 캐패시터의 충/방전되는 전압의 양이 너무 적어져 주파수 획득 시간이 길어져 적정한 시간 내에 주파수를 발진 및 로킹시키기가 어려워진다.
따라서, 저주파 대역의 신호가 입력되는 경우에, 차지펌프를 제어하여 많은 양의 전류를 루프 필터로 출력하여 루프 필터의 충/방전되는 전압의 양을 많게 하여 주파수 획득 시간을 단축시켜 적정한 시간 내에 주파수를 발진 및 로킹시킨다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명의 위상동기루프의 차지펌프는, 주파수 대역에 따라 차지 펌프 전류량을 제어하여 주파수 획득 시간을 단축시키고 주파수를 안정적으로 로킹 및 발진시킬 수 있는 효과가 있다.
Claims (1)
- 각각 정전류원의 정전류와 위상 주파수 검출기의 에러신호를 입력으로 하는 포지티브 스위치 및 네가티브 스위치를 구비하는 위상동기루프의 차지펌프 회로에 있어서, 상기 포지티브 스위치 및 상기 네가티브 스위치로 구성된 스위치 블록을 다수 구비하며, 상기 위상 주파수 검출기에 입력되는 기준 주파수 신호의 주파수 대역에 따라 선택하는 상기 스위치 블록의 수를 달리하여 출력 전류의 양을 제어하는 것을 특징으로 하는 위상동기루프의 차지펌프 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970019060A KR100254514B1 (ko) | 1997-05-16 | 1997-05-16 | 위상동기루프의 차지펌프 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970019060A KR100254514B1 (ko) | 1997-05-16 | 1997-05-16 | 위상동기루프의 차지펌프 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980083679A KR19980083679A (ko) | 1998-12-05 |
KR100254514B1 true KR100254514B1 (ko) | 2000-05-01 |
Family
ID=19506121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970019060A KR100254514B1 (ko) | 1997-05-16 | 1997-05-16 | 위상동기루프의 차지펌프 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100254514B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100905836B1 (ko) * | 2007-06-28 | 2009-07-02 | 삼성전기주식회사 | 루프 안정도가 향상된 위상 동기 루프 |
-
1997
- 1997-05-16 KR KR1019970019060A patent/KR100254514B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980083679A (ko) | 1998-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7680232B2 (en) | Method and apparatus for multi-mode clock data recovery | |
US6956419B1 (en) | Fail-safe zero delay buffer with automatic internal reference | |
US6229399B1 (en) | Multiple frequency band synthesizer using a single voltage control oscillator | |
KR101379181B1 (ko) | 외부 제어가 필요없는, 디지털 위상 잠금을 구비한 클록 추출 장치 | |
KR101295657B1 (ko) | 스위치가능 pll 회로 | |
KR100421411B1 (ko) | 클록 신호 재생 장치 | |
TW335575B (en) | PLL circuit | |
KR100235075B1 (ko) | 초저이득 전압 제어 발진기 | |
KR20080044977A (ko) | 위상 동기 루프 및 위상 동기 루프의 동작 방법 | |
KR100254514B1 (ko) | 위상동기루프의 차지펌프 회로 | |
KR20050007821A (ko) | 적응적 가변 대역폭을 갖는 위상 동기 루프 회로 | |
JPS61265923A (ja) | 周波数シンセサイザのチヤンネル化を助長するための電子回路装置 | |
JP2001230667A (ja) | 位相調整回路 | |
KR20060090909A (ko) | 듀얼 루프를 가지는 위상동조기 및 그의 제어방법 | |
JP2830815B2 (ja) | Pll周波数シンセサイザ | |
KR100440634B1 (ko) | 연속시간 필터의 자동튜닝장치 | |
JP2569508B2 (ja) | Pll回路 | |
KR20010102925A (ko) | Pll 회로에 의한 주파수 발생 방법 | |
KR20000019406A (ko) | 위상동기루프회로 | |
KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
JPS63234724A (ja) | 周波数シンセサイザ | |
KR960000053Y1 (ko) | 대역가변 dpll회로 | |
JPH03101311A (ja) | 位相同期発振回路 | |
JPH04356820A (ja) | 位相同期発振回路 | |
JPS63131618A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |