JPH04356820A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH04356820A JPH04356820A JP2416745A JP41674590A JPH04356820A JP H04356820 A JPH04356820 A JP H04356820A JP 2416745 A JP2416745 A JP 2416745A JP 41674590 A JP41674590 A JP 41674590A JP H04356820 A JPH04356820 A JP H04356820A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- circuit
- output
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 10
- 230000010355 oscillation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000035559 beat frequency Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は位相同期発振回路に関す
るものであり、特に位相比較回路と周波数比較回路を有
し、周波数差に従って位相比較回路の出力を制御するも
のである。
るものであり、特に位相比較回路と周波数比較回路を有
し、周波数差に従って位相比較回路の出力を制御するも
のである。
【０００２】
【従来の技術】従来の位相同期発振器は、図２に示すよ
うに、位相比較回路１により出力された、入力位相θｒ
と電圧制御発振器４の出力位相θ１との位相差θｅを、
低域濾波器３を通して、電圧制御発振器４に帰還する構
成である。この位相差θｅを出力する位相比較回路１の
特性は例えば図３の如くである。図３に示すものは位相
差に対してのこぎり歯状の特性であるが、この他に３角
波状あるいは正弦波状の位相比較特性を有する位相比較
回路もよく知られている。ここで重要な点は位相差が３
６０°以上変化すると位相比較回路１の出力は周期的に
くり返す事である。
うに、位相比較回路１により出力された、入力位相θｒ
と電圧制御発振器４の出力位相θ１との位相差θｅを、
低域濾波器３を通して、電圧制御発振器４に帰還する構
成である。この位相差θｅを出力する位相比較回路１の
特性は例えば図３の如くである。図３に示すものは位相
差に対してのこぎり歯状の特性であるが、この他に３角
波状あるいは正弦波状の位相比較特性を有する位相比較
回路もよく知られている。ここで重要な点は位相差が３
６０°以上変化すると位相比較回路１の出力は周期的に
くり返す事である。
【０００３】従って、このような位相比較回路１を使用
した位相同期回路では、その同期引き込み過程に於いて
、位相比較回路１の出力が図４の如くなる。すなわち同
期していない時には位相比較回路１が入力信号と電圧制
御発振器４の周波数差に従ったビート周波数の信号を出
力し、低域濾波器３を通して電圧制御発振器４を制御す
る。この動作の結果、電圧制御発振器４の有する制御可
変範囲すべてから実際に引き込み可能になるのでなく、
一部は引き込み不能の領域が生ずることになる。すなわ
ち、ある必要なひき込み範囲を確保しようとした場合、
それ以上の制御可変範囲を有する電圧制御発振器を準備
する必要がある。
した位相同期回路では、その同期引き込み過程に於いて
、位相比較回路１の出力が図４の如くなる。すなわち同
期していない時には位相比較回路１が入力信号と電圧制
御発振器４の周波数差に従ったビート周波数の信号を出
力し、低域濾波器３を通して電圧制御発振器４を制御す
る。この動作の結果、電圧制御発振器４の有する制御可
変範囲すべてから実際に引き込み可能になるのでなく、
一部は引き込み不能の領域が生ずることになる。すなわ
ち、ある必要なひき込み範囲を確保しようとした場合、
それ以上の制御可変範囲を有する電圧制御発振器を準備
する必要がある。
【０００４】
【発明が解決しようとする課題】この従来の位相同期発
振回路は前述の如く電圧制御発振器４の有する周波数制
御範囲の一部分しか使用できない（引き込まない）為、
所定の引き込み範囲を実現する為にはより大きな周波数
範囲を電圧制御発振器４にもたせる必要があり、その為
に自走時の周波数安定度が劣化する等の欠点を有してい
た。
振回路は前述の如く電圧制御発振器４の有する周波数制
御範囲の一部分しか使用できない（引き込まない）為、
所定の引き込み範囲を実現する為にはより大きな周波数
範囲を電圧制御発振器４にもたせる必要があり、その為
に自走時の周波数安定度が劣化する等の欠点を有してい
た。
【０００５】
【課題を解決するための手段】本発明によれば、位相比
較回路と、周波数比較切替手段と、低域濾波器と、電圧
制御発振器とを具備した位相同期発振回路であって、外
部入力信号と前記電圧制御発振器の出力信号を前記位相
比較回路及び前記周波数比較切替手段の各々に入力し、
前記位相比較回路は前記外部入力信号と前記電圧制御発
振器の出力信号との位相差に対応した値を出力し、前記
周波数比較切替手段は、前記外部入力信号の周波数から
前記電圧制御発振器の出力信号の周波数を引いた周波数
差をあらかじめ定めたプラス及びマイナスのスレショル
ド値に比較し、前記周波数差が前記プラスのスレショル
ド値よりも大か、前記マイナスのスレショルド値よりも
小か、前記プラス及び前記マイナスのスレショルド値と
の間かを判定し、前記周波数差が前記プラス及び前記マ
イナスのスレショルド値との間の場合は、前記位相比較
回路の出力を選択的に出力し、前記周波数差が前記プラ
スのスレショルド値よりも大の場合は、第１の固定値を
選択的に出力し、前記周波数差が前記マイナスのスレシ
ョルド値よりも小の場合は、前記第１の固定値よりも小
の第２の固定値を選択的に出力し、この周波数比較切替
手段の出力は低域濾波器に入力され、この低域濾波器の
出力は前記電圧制御発振器の制御入力として入力される
ことを特徴とする位相同期発振回路が得られる。
較回路と、周波数比較切替手段と、低域濾波器と、電圧
制御発振器とを具備した位相同期発振回路であって、外
部入力信号と前記電圧制御発振器の出力信号を前記位相
比較回路及び前記周波数比較切替手段の各々に入力し、
前記位相比較回路は前記外部入力信号と前記電圧制御発
振器の出力信号との位相差に対応した値を出力し、前記
周波数比較切替手段は、前記外部入力信号の周波数から
前記電圧制御発振器の出力信号の周波数を引いた周波数
差をあらかじめ定めたプラス及びマイナスのスレショル
ド値に比較し、前記周波数差が前記プラスのスレショル
ド値よりも大か、前記マイナスのスレショルド値よりも
小か、前記プラス及び前記マイナスのスレショルド値と
の間かを判定し、前記周波数差が前記プラス及び前記マ
イナスのスレショルド値との間の場合は、前記位相比較
回路の出力を選択的に出力し、前記周波数差が前記プラ
スのスレショルド値よりも大の場合は、第１の固定値を
選択的に出力し、前記周波数差が前記マイナスのスレシ
ョルド値よりも小の場合は、前記第１の固定値よりも小
の第２の固定値を選択的に出力し、この周波数比較切替
手段の出力は低域濾波器に入力され、この低域濾波器の
出力は前記電圧制御発振器の制御入力として入力される
ことを特徴とする位相同期発振回路が得られる。
【０００６】更に、本発明によれば、位相比較回路と、
周波数比較回路と、切替回路と、低域濾波器と、電圧制
御発振器とを具備した位相同期発振回路であって、外部
入力信号と前記電圧制御発振器の出力信号を前記位相比
較回路及び前記周波数比較回路の各々に入力し、前記位
相比較回路は前記外部入力信号と前記電圧制御発振器の
出力信号との位相差に対応した値を出力し、前記周波数
比較回路は、前記外部入力信号の周波数から前記電圧制
御発振器の出力信号の周波数を引いた周波数差をあらか
じめ定めたプラス及びマイナスのスレショルド値に比較
し、該プラスのスレショルド値よりも大か、前記マイナ
スのスレショルド値よりも小か、前記プラス及び前記マ
イナスのスレショルド値との間かを判定し、前記切替回
路は、前記周波数比較回路に接続されて、前記周波数差
が前記プラス及び前記マイナスのスレショルド値との間
の場合は、前記位相比較回路の出力を選択的に出力し、
前記周波数差が前記プラスのスレショルド値よりも大の
場合は、第１の固定値を選択的に出力し、前記周波数差
が前記マイナスのスレショルド値よりも小の場合は、前
記第１の固定値よりも小の第２の固定値を選択的に出力
し、この切替回路の出力は前記低域濾波器に入力され、
この低域濾波器の出力は前記電圧制御発振器の制御入力
として入力されることを特徴とする位相同期発振回路が
得られる。
周波数比較回路と、切替回路と、低域濾波器と、電圧制
御発振器とを具備した位相同期発振回路であって、外部
入力信号と前記電圧制御発振器の出力信号を前記位相比
較回路及び前記周波数比較回路の各々に入力し、前記位
相比較回路は前記外部入力信号と前記電圧制御発振器の
出力信号との位相差に対応した値を出力し、前記周波数
比較回路は、前記外部入力信号の周波数から前記電圧制
御発振器の出力信号の周波数を引いた周波数差をあらか
じめ定めたプラス及びマイナスのスレショルド値に比較
し、該プラスのスレショルド値よりも大か、前記マイナ
スのスレショルド値よりも小か、前記プラス及び前記マ
イナスのスレショルド値との間かを判定し、前記切替回
路は、前記周波数比較回路に接続されて、前記周波数差
が前記プラス及び前記マイナスのスレショルド値との間
の場合は、前記位相比較回路の出力を選択的に出力し、
前記周波数差が前記プラスのスレショルド値よりも大の
場合は、第１の固定値を選択的に出力し、前記周波数差
が前記マイナスのスレショルド値よりも小の場合は、前
記第１の固定値よりも小の第２の固定値を選択的に出力
し、この切替回路の出力は前記低域濾波器に入力され、
この低域濾波器の出力は前記電圧制御発振器の制御入力
として入力されることを特徴とする位相同期発振回路が
得られる。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１を参照すると、本発明の一実施例による
位相同期発振回路は、位相比較回路１と、周波数比較回
路５と、切替回路２と、低域濾波器３と、電圧制御発振
器４とを具備している。外部入力信号と電圧制御発振器
４の出力信号とは、位相比較回路１及び周波数比較回路
５の各々に入力される。位相比較回路１は前記外部入力
信号と電圧制御発振器４の出力信号との位相差に対応し
た値を出力する。周波数比較回路５は、前記外部入力信
号の周波数から電圧制御発振器４の出力信号の周波数を
引いた周波数差をあらかじめ定めたプラス及びマイナス
のスレショルド値に比較し、該プラスのスレショルド値
よりも大か、前記マイナスのスレショルド値よりも小か
、前記プラス及び前記マイナスのスレショルド値との間
かを判定する。切替回路２は、周波数比較回路５に接続
されて、前記周波数差が前記プラス及び前記マイナスの
スレショルド値との間の場合は、位相比較回路１の出力
を選択的に出力し、前記周波数差が前記プラスのスレシ
ョルド値よりも大の場合は、第１の固定値を選択的に出
力し、前記周波数差が前記マイナスのスレショルド値よ
りも小の場合は、前記第１の固定値よりも小の第２の固
定値を選択的に出力する。この切替回路の出力は低域濾
波器３に入力され、この低域濾波器３の出力は電圧制御
発振器４の制御入力として入力される。
説明する。図１を参照すると、本発明の一実施例による
位相同期発振回路は、位相比較回路１と、周波数比較回
路５と、切替回路２と、低域濾波器３と、電圧制御発振
器４とを具備している。外部入力信号と電圧制御発振器
４の出力信号とは、位相比較回路１及び周波数比較回路
５の各々に入力される。位相比較回路１は前記外部入力
信号と電圧制御発振器４の出力信号との位相差に対応し
た値を出力する。周波数比較回路５は、前記外部入力信
号の周波数から電圧制御発振器４の出力信号の周波数を
引いた周波数差をあらかじめ定めたプラス及びマイナス
のスレショルド値に比較し、該プラスのスレショルド値
よりも大か、前記マイナスのスレショルド値よりも小か
、前記プラス及び前記マイナスのスレショルド値との間
かを判定する。切替回路２は、周波数比較回路５に接続
されて、前記周波数差が前記プラス及び前記マイナスの
スレショルド値との間の場合は、位相比較回路１の出力
を選択的に出力し、前記周波数差が前記プラスのスレシ
ョルド値よりも大の場合は、第１の固定値を選択的に出
力し、前記周波数差が前記マイナスのスレショルド値よ
りも小の場合は、前記第１の固定値よりも小の第２の固
定値を選択的に出力する。この切替回路の出力は低域濾
波器３に入力され、この低域濾波器３の出力は電圧制御
発振器４の制御入力として入力される。
【０００８】本構成の位相比較回路１の特性を模式的に
描くと図５の如くなる。また、この位相比較回路１を使
用した位相同期発振回路の引き込み過程は図６の如くな
る。図６は引き込み過程における位相比較回路１の出力
を示す。
描くと図５の如くなる。また、この位相比較回路１を使
用した位相同期発振回路の引き込み過程は図６の如くな
る。図６は引き込み過程における位相比較回路１の出力
を示す。
【０００９】このように、本実施例の位相同期発振回路
は、従来の位相同期発振回路に加えて、周波数比較回路
５を有し、外部入力信号の周波数と電圧制御発振器４の
周波数との比較を行ない、各々の周波数差があるスレシ
ョルド以内にあるかスレショルドを越えてプラスにある
かマイナスにあるかを検出する。この３状態に対応して
位相比較回路１の出力を制御する。すなわちスレショル
ド内の時は位相比較回路１の出力をそのまま選択し、ス
レショルド以上になった時にはプラス・マイナスに対し
て各々所定の固定値を選択する切替回路２を通して低域
濾波器３に接続する。
は、従来の位相同期発振回路に加えて、周波数比較回路
５を有し、外部入力信号の周波数と電圧制御発振器４の
周波数との比較を行ない、各々の周波数差があるスレシ
ョルド以内にあるかスレショルドを越えてプラスにある
かマイナスにあるかを検出する。この３状態に対応して
位相比較回路１の出力を制御する。すなわちスレショル
ド内の時は位相比較回路１の出力をそのまま選択し、ス
レショルド以上になった時にはプラス・マイナスに対し
て各々所定の固定値を選択する切替回路２を通して低域
濾波器３に接続する。
【００１０】即ち、入力信号θｒと内部電圧制御発振器
４の出力信号θ１を位相比較回路１で位相比較をするの
とあわせて、周波数比較回路５で周波数比較し、あるス
レショルドε以内にあるかスレショルド以上でプラスで
あるかマイナスであるかの３状態を出力する。本周波数
比較回路５の３状態出力は切替回路２に接続し、位相比
較器１の出力θｅを選択するか、所定の固定値を出力す
るか選択し切替えて低域濾波器３に出力し、さらにその
出力は前記電圧制御発振器４の周波数制御入力に接続す
る。
４の出力信号θ１を位相比較回路１で位相比較をするの
とあわせて、周波数比較回路５で周波数比較し、あるス
レショルドε以内にあるかスレショルド以上でプラスで
あるかマイナスであるかの３状態を出力する。本周波数
比較回路５の３状態出力は切替回路２に接続し、位相比
較器１の出力θｅを選択するか、所定の固定値を出力す
るか選択し切替えて低域濾波器３に出力し、さらにその
出力は前記電圧制御発振器４の周波数制御入力に接続す
る。
【００１１】
【発明の効果】以上説明したように本発明は周波数差が
スレッショルド値より大きい同期引き込み過程に於いて
はその偏差の極性に応じた固定電圧を位相比較器出力と
し強制的な周波数制御を行なう。本構成により、（１）
早い引き込み応答特性が得られる。（２）電圧制御発振
器の制御範囲のほとんど大部分が引き込み範囲として使
用できる、等の効果があり、ジッタ抑圧や周波数変換等
通信機器、放送機器に広く使用される位相同期発振器の
設計の自由度を大きくし、性能的にも安定な製品の供給
が可能となる。
スレッショルド値より大きい同期引き込み過程に於いて
はその偏差の極性に応じた固定電圧を位相比較器出力と
し強制的な周波数制御を行なう。本構成により、（１）
早い引き込み応答特性が得られる。（２）電圧制御発振
器の制御範囲のほとんど大部分が引き込み範囲として使
用できる、等の効果があり、ジッタ抑圧や周波数変換等
通信機器、放送機器に広く使用される位相同期発振器の
設計の自由度を大きくし、性能的にも安定な製品の供給
が可能となる。
【図１】本発明の一実施例のブロック図。
【図２】従来の位相同期発振回路のブロック図。
【図３】従来の位相同期発振回路の位相比較回路特性例
を示す図。
を示す図。
【図４】従来の位相同期発振回路の引き込み過程の特性
を示す図。
を示す図。
【図５】本発明の位相同期発振回路の位相比較回路特性
を示す図。
を示す図。
【図６】本発明の位相同期発振回路の引き込み過程の特
性を示す図
性を示す図
１ 位相比較回路
２ 切替回路
３ 低域濾波器
４ 電圧制御発振器
５ 周波数比較回路
Claims (2)
- 【請求項１】 位相比較回路と、周波数比較切替手段
と、低域濾波器と、電圧制御発振器とを具備した位相同
期発振回路であって、外部入力信号と前記電圧制御発振
器の出力信号を前記位相比較回路及び前記周波数比較切
替手段の各々に入力し、前記位相比較回路は前記外部入
力信号と前記電圧制御発振器の出力信号との位相差に対
応した値を出力し、前記周波数比較切替手段は、前記外
部入力信号の周波数から前記電圧制御発振器の出力信号
の周波数を引いた周波数差をあらかじめ定めたプラス及
びマイナスのスレショルド値に比較し、前記周波数差が
前記プラスのスレショルド値よりも大か、前記マイナス
のスレショルド値よりも小か、前記プラス及び前記マイ
ナスのスレショルド値との間かを判定し、前記周波数差
が前記プラス及び前記マイナスのスレショルド値との間
の場合は、前記位相比較回路の出力を選択的に出力し、
前記周波数差が前記プラスのスレショルド値よりも大の
場合は、第１の固定値を選択的に出力し、前記周波数差
が前記マイナスのスレショルド値よりも小の場合は、前
記第１の固定値よりも小の第２の固定値を選択的に出力
し、この周波数比較切替手段の出力は低域濾波器に入力
され、この低域濾波器の出力は前記電圧制御発振器の制
御入力として入力されることを特徴とする位相同期発振
回路。 - 【請求項２】 位相比較回路と、周波数比較回路と、
切替回路と、低域濾波器と、電圧制御発振器とを具備し
た位相同期発振回路であって、外部入力信号と前記電圧
制御発振器の出力信号を前記位相比較回路及び前記周波
数比較回路の各々に入力し、前記位相比較回路は前記外
部入力信号と前記電圧制御発振器の出力信号との位相差
に対応した値を出力し、前記周波数比較回路は、前記外
部入力信号の周波数から前記電圧制御発振器の出力信号
の周波数を引いた周波数差をあらかじめ定めたプラス及
びマイナスのスレショルド値に比較し、該プラスのスレ
ショルド値よりも大か、前記マイナスのスレショルド値
よりも小か、前記プラス及び前記マイナスのスレショル
ド値との間かを判定し、前記切替回路は、前記周波数比
較回路に接続されて、前記周波数差が前記プラス及び前
記マイナスのスレショルド値との間の場合は、前記位相
比較回路の出力を選択的に出力し、前記周波数差が前記
プラスのスレショルド値よりも大の場合は、第１の固定
値を選択的に出力し、前記周波数差が前記マイナスのス
レショルド値よりも小の場合は、前記第１の固定値より
も小の第２の固定値を選択的に出力し、この切替回路の
出力は前記低域濾波器に入力され、この低域濾波器の出
力は前記電圧制御発振器の制御入力として入力されるこ
とを特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416745A JP2790152B2 (ja) | 1990-12-28 | 1990-12-28 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416745A JP2790152B2 (ja) | 1990-12-28 | 1990-12-28 | 位相同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04356820A true JPH04356820A (ja) | 1992-12-10 |
| JP2790152B2 JP2790152B2 (ja) | 1998-08-27 |
Family
ID=18524943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416745A Expired - Lifetime JP2790152B2 (ja) | 1990-12-28 | 1990-12-28 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2790152B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496555B1 (en) | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320917A (ja) * | 1986-07-15 | 1988-01-28 | Matsushita Electric Ind Co Ltd | 位相比較器 |
-
1990
- 1990-12-28 JP JP2416745A patent/JP2790152B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320917A (ja) * | 1986-07-15 | 1988-01-28 | Matsushita Electric Ind Co Ltd | 位相比較器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496555B1 (en) | 1998-07-22 | 2002-12-17 | Nec Corporation | Phase locked loop |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2790152B2 (ja) | 1998-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100421411B1 (ko) | 클록 신호 재생 장치 | |
| JPH04505539A (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| JPH0795072A (ja) | 位相同期発振回路 | |
| JPH04507333A (ja) | 位相検波器 | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JP2610171B2 (ja) | 位相同期回路 | |
| KR20050007821A (ko) | 적응적 가변 대역폭을 갖는 위상 동기 루프 회로 | |
| JPH04356820A (ja) | 位相同期発振回路 | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPH0774626A (ja) | Ｐｌｌ回路 | |
| JPH07154252A (ja) | 位相同期回路 | |
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| JP2569508B2 (ja) | Ｐｌｌ回路 | |
| KR100254514B1 (ko) | 위상동기루프의 차지펌프 회로 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| KR0141689B1 (ko) | 고속 pll 주파수 합성회로 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH05110428A (ja) | 位相同期回路 | |
| JPS5936428A (ja) | 位相同期装置 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JPH11136124A (ja) | Ｐｌｌ回路 | |
| JPH0638116A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980513 |