JPS63131618A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPS63131618A
JPS63131618A JP61277198A JP27719886A JPS63131618A JP S63131618 A JPS63131618 A JP S63131618A JP 61277198 A JP61277198 A JP 61277198A JP 27719886 A JP27719886 A JP 27719886A JP S63131618 A JPS63131618 A JP S63131618A
Authority
JP
Japan
Prior art keywords
frequency
phase comparator
frequency divider
output
fixed frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61277198A
Other languages
English (en)
Inventor
Motoi Oba
大庭 基
Mitsuo Makimoto
三夫 牧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61277198A priority Critical patent/JPS63131618A/ja
Publication of JPS63131618A publication Critical patent/JPS63131618A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は超高周波多チャンネル無線機等に用いられる、
高速周波数引き込み及び低消費電力化に適した周波数シ
ンセサイザに関するものである。
従来の技術 周波数シンセサイザは多チャンネル無線機の重要な構成
要素であり、高速周波数引き込み特性の実現と移動無線
機ではさらに低消費電力化が重要課題となる。この問題
解決のために考えられた方式に電子通信学会通信方式研
究会資料C385−21に示されたディジタル形位相初
期化回路がある、以下第5図を参照して従来のディジタ
ル形位相初期化回路について説明する。
第5図において、1は基準発振器で、固定分周器2によ
りその出力を分周し、基準信号として位相比較器3に入
力される。一方、電圧制御発振器(以下VCOと呼ぶ)
は、その出力を可変分周器5により分周し位相比較器3
に入力する。位相比較器3の出力は固定分周器2と可変
分周器5の出力の位相差成分であり、チャージポンプ6
を通し、ローパスフィルタ7の高中域信号を阻止した後
VCO4の制′n端子(図示せず)に入力され、位相差
分の制御を行なう。この動作により基準信号に同期した
高安定な出力がVCO4より得られる。
また、可変分周器5の分局比を変える事によりVCO4
の出力周波数を変える事が出来、多チャンネルの無線機
に利用されている。
さて、無線機の低消費電力化のためには不要時に電源を
切る事が考えられ、一般に間欠動作を行なう。上述の周
波数シンセサイザを間欠動作させた場合にはシステムの
整合性から、また間欠動作の効果から短時間に周波数を
安定させる必要がある。これらを実現するため次のよう
な方法が考えられている。
間欠動作で電源切断時に必要周波数を出力する制#電圧
をローパスフィルタ7で保持する。この時チャージポン
プ6の状態によってローパスフィルタは保持される電荷
が変動する事が考えられ、そのためチャージポンプ6と
ローパスフィルタ7との間にループスイッチ8を入れ、
電源切断時にループスイッチ8を開放する。さらに電源
投入時には周波数は同じでも位相が違うため位相比較器
・3の出力が発生する事があり、周波数変動が生じ周波
数安定に時間を要する。この対策は可変分周器5の出力
で固定分周器を初期化し、可変分周器5と固定分周器2
とを同相状態にしてループを形成する方式が考えられて
いる。なお、9はこれらの制御を行なう制御回路である
発明が解決しようとする問題点 しかし、周波数シンセサイザに用いる位相比較器3及び
チャージポンプ6は第6図(、)に示すような論理素子
13〜17、フリップフロップ10゜11より成るディ
ジタル形位相比較器であり、その動作真理表を第6図(
b)に示す。フリップフロップ10とフリップフロップ
11の状態によってはループが安定するまで状態遷移が
数多く発生し、−変周波°数がズレ再度同期引き込み動
作が行なわれる事があり、安定状態になるまで時間がか
かるという問題があった。
本発明は従来技術の以上のような問題を解決するもので
、電源投入時の周波数ズレを抑え、周波数安定までの時
間を短くするこ−とを目的とするものである。
問題点を解決するための手段 本発明は多チャンネル無線機の周波数シンセサイザ中の
固定分周器、位相比較器に初期化機能を持たせ、PLL
ループを切断するスイッチと、固定分周器、位相比較器
、ループスイッチを制御する制御回路とで電源投入時の
制御を行なうことにより、上記目的を達成するものであ
る。
作  用 本発明は上記構成により、周波数シンセサイザの間欠動
作時に前記固定分周器を初期化することによって基準信
号と比較信号の位相を取り、さらに前記位相比較器の状
態を固定するようにして電源投入時の周波数安定時間を
短かくしたものである。
実施例 以下に図面を参照しながら本発明の第1の実施例につい
て説明する。
第1図は本発明の第1の実施例における周波数シンセサ
イザの構成図である。第1図において第5図の構成と異
なる点は、間欠制御信号aを制御回路9に与えるように
した点であり、この間欠制御信号aにより間欠動作時の
制御を行なう。第2図にその動作タイミング図を示す。
以上のような構成において、まず間欠制御信号ON(第
2図(a))により周波数シンセサイザ全体の電源を投
入する(第2図(b))。その後、比較周波数の出力に
よって固定分周器2及び位相比較器3を初期化する(第
2図(d)、(・)、(f))。その後ループスイッチ
8を開放から接続状態へ変える(第2図(g))。
このような動作により位相比較器3の動作が安定化され
、高速な周波数引き込みが行なわれる。
第3図に初期化回路を付加した、論理素子31〜37及
°びフリップフロップ38.39より成る位相比較回路
3の一実施例を示す。この回路aではチャージポンプ6
への出力はHl−インピーダンスとなる。
第4図は本発明の第2の実施例における周波数シンセサ
イザの構成図である。
第4図において第1図と異なる点はローパスフィルタ7
と電圧制御発振器4との間にループスイッチ14を設け
、このループスイッチ14に対する制御回路9からの制
御信号を与えるようにした点である。
上記構成により電圧制御発振器4の周波数制御端子イン
ピーダンスが低く、ローパスフィルタ7から間欠動作O
FF時の電荷の減少等により周波数が大きく変動し、周
波数安定化時間が長くなる場合電源投入と同時にループ
スイッチ14を接続することにより、電圧制御発振器4
による電荷の変動がおさえられる。
発明の効果 以上のように本発明は、位相比較器を初期化することに
よって、周波数安定時間を安定に短時間にすることがで
き、また電圧制御発振器の初期制御電圧の変動を防ぐた
めループスイッチを新に追加することにより安定性がは
かれ、その効果は大きい。
【図面の簡単な説明】
第1図は本発明の第1の実施例における周波数シンセサ
イザのブロック結線図、第2図は第1図の要部動作タイ
ミング図、第3図は第1図における初期化回路を有した
位相比較器の回路図、第4図は本発明の第2の実施例に
おける周波数シンセサイザのブロック結線図、第5図は
従来の周波数シンセサイザのブロック結線図、第6図は
第5図の位相比較器の回路図である。 1・・・・・・基準発振器、2・・・・・・固定分周器
、3・・・・・・位相比較器、4・・・・・・電圧制御
発振器、5・・・・・・可変分周器、6・・・・・・チ
ャージポンプ、7・・・・・・ローパスフィルタ、8.
14・・・・・・ループスイッチ、9・・・・・・制御
回路。

Claims (2)

    【特許請求の範囲】
  1. (1)基準発振器の出力を分周する初期化機能を有した
    固定分周器と、電圧制御発振器の出力を分周する可変分
    周器と、前記固定分周器および可変分周器の出力を入力
    とする初期化機能を有した位相比較器と、前記位相比較
    器の出力を入力とするチャージポンプと、前記チャージ
    ポンプ出力を入力とするループスイッチと、前記ループ
    フィルタ出力を入力とし、出力を前記電圧制御発振器に
    出力するローパスフィルタと、少なくとも前記固定分周
    器と位相比較器、ループスイッチの初期化を制御する制
    御回路とを具備する周波数シンセサイザ。
  2. (2)ローパスフィルタと電圧制御発振器との間にルー
    プスイッチを有する特許請求の範囲第1項記載の周波数
    シンセサイザ。
JP61277198A 1986-11-20 1986-11-20 周波数シンセサイザ Pending JPS63131618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61277198A JPS63131618A (ja) 1986-11-20 1986-11-20 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61277198A JPS63131618A (ja) 1986-11-20 1986-11-20 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPS63131618A true JPS63131618A (ja) 1988-06-03

Family

ID=17580173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61277198A Pending JPS63131618A (ja) 1986-11-20 1986-11-20 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPS63131618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235576A (ja) * 2006-03-01 2007-09-13 Toshiba Corp 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117337A (en) * 1979-03-02 1980-09-09 Nec Corp Phase synchronous oscillator
JPS61258529A (ja) * 1985-05-13 1986-11-15 Nec Corp 周波数シンセサイザ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117337A (en) * 1979-03-02 1980-09-09 Nec Corp Phase synchronous oscillator
JPS61258529A (ja) * 1985-05-13 1986-11-15 Nec Corp 周波数シンセサイザ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235576A (ja) * 2006-03-01 2007-09-13 Toshiba Corp 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法

Similar Documents

Publication Publication Date Title
EP0202072B1 (en) Frequency synthesizer
US5270669A (en) Local oscillating frequency synthesizer for use in a TDMA system
US5140284A (en) Broad band frequency synthesizer for quick frequency retuning
JPH10308667A (ja) Pll周波数シンセサイザ
JPS6247381B2 (ja)
JPS63131618A (ja) 周波数シンセサイザ
JPS61269421A (ja) 初期位相整合形位相同期ル−プ回路
JP2738103B2 (ja) Pllシンセサイザー
JP3006805B2 (ja) ダイレクトディジタルシンセサイザを用いた局部発振回路
US5867545A (en) Phase-locked loop circuit
JP2000040959A (ja) Pll周波数シンセサイザ
JP2704000B2 (ja) 位相同期ループ回路
JPH03141724A (ja) 位相同期発振回路
JP2790564B2 (ja) 周波数シンセサイザ
JPS58159029A (ja) 位相同期発振器
JPH0233218A (ja) 周波数シンセサイザ
JP2601096B2 (ja) 周波数シンセサイザ
KR100254514B1 (ko) 위상동기루프의 차지펌프 회로
JPH09232949A (ja) Pll回路
JP2892886B2 (ja) 周波数シンセサイザ
JPH06164387A (ja) 位相同期式周波数シンセサイザ
JPH02246423A (ja) 位相同期式周波数シンセサイザ
JPH11214991A (ja) 位相同期回路
JPH0818448A (ja) 位相同期式周波数シンセサイザ用制御回路
JPH07154252A (ja) 位相同期回路