JPS61269421A - 初期位相整合形位相同期ル−プ回路 - Google Patents

初期位相整合形位相同期ル−プ回路

Info

Publication number
JPS61269421A
JPS61269421A JP60088192A JP8819285A JPS61269421A JP S61269421 A JPS61269421 A JP S61269421A JP 60088192 A JP60088192 A JP 60088192A JP 8819285 A JP8819285 A JP 8819285A JP S61269421 A JPS61269421 A JP S61269421A
Authority
JP
Japan
Prior art keywords
phase
loop
circuit
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60088192A
Other languages
English (en)
Other versions
JPH0435088B2 (ja
Inventor
Shigeki Saito
斎藤 茂樹
Hiroshi Suzuki
博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60088192A priority Critical patent/JPS61269421A/ja
Publication of JPS61269421A publication Critical patent/JPS61269421A/ja
Publication of JPH0435088B2 publication Critical patent/JPH0435088B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相同期過程を高速に行う位相同期ループ回路
に関するものである。
〔従来の技術〕
位相同期ループ回路は発振器等の周波数および位相を安
定化するために適用される非常に有効な回路の1つであ
る。位相同期ループ回路の一例を第2図に示す。
すなわち電圧制御発振器/の出力を分周器Uaによって
分周し、基準発振器3bの出力を固定分周期pbによっ
て分周した信号と前記分局器2aの出力信号とを位相比
較器!によって位相比較し、位相比較器jは上記2つの
信号の位相差に応じてチャージポンプ回路乙の動作を制
御する信号を出力する。チャージポンプ回路乙は、位相
比較器jの出力信号に応じて、弔−バ→(フオナ44嶋
−充放電路を開閉し、スイッチング回路ざを介してロー
ハスフィルタ7 )充放電’e行つ。ローパスフィルタ
7の出力を前記電圧制御発振器/に入力することによシ
位相同期ループを構成している。チャージポンプ回路乙
によるローパスフィルタ7の充放電は前記位相差が少な
くなるように制御され、電圧制御発振器/からは安定し
た周波数の出力信号が出力される。
上記の/→2B −+ 3−+ l→r→7→/のルー
プを一定の時間、開放して使う場合がある。
たとえば、高周波シンセサイザにおいて(1)/の電源
を周期的に切断し間欠的に発振させ、電圧制御発振器の
消費電力を節約する場合、 (li)、2aの電源を切断し、発振出力は連続して得
るが安定化動作を間欠的に行い、分局器における消費電
力を節約する場合、 などである。いずれの場合にも開放したループを急速に
立ち上げることが必要な場合が多い。
第2図に示す従来の回路ではループを開放する時、制御
回路りbによってスイッチング回路♂を開キ、ローパス
フィルタ7のチャージがチャージポンプ回路乙によって
放電されないように保持する。再びループを閉じる時に
は、その保持された入力をもとに発振させ、位相同期ル
ープ回路の収束過程の高速化を図っている。この回路の
ループを閉じた直後からは、位相比較器!で検出された
分周器2aと固定分周器4tbの位相差にほぼ比例して
チャージポンプ回路tがローパスフィルタ7の充放電を
再開する。
第3図は第2図において分局器2aと固定分局器11t
bを取り除いた位相同期回路であシ、第≠図は第2図に
おいて分周器Jaに代えて電圧制御発振器/と位相比較
器!との間に混合器IOを接続し、基準発振器3bの出
力を逓倍器//によって逓倍した信号と電圧制御発振器
/の出力の信号とを混合させ、その出力を位相比較器!
に入力するように構成した位相同期回路である。
〔発明が解決しようとする問題点〕
このような従来の回路ではループを閉じる瞬間における
前記位相差を制御していないためランダムに設定された
初期位相差をもとにループの動作が再開される。そのた
めループを閉じた直後にはチャージポンプ回路乙によシ
ネ必要な充放電が行われ、かえってループを閉じるまで
に保持していた電圧制御発振器の入力電圧を乱してしま
い、位相同期ループ回路を高速に立ち上げる効果を十分
に得られない欠点があった。
本発明は上述した従来の位相同期ループ回路における欠
点を解決し、ループを再形成する時の位相同期が極めて
速く確立するようにした初期位相整合形位相同期ループ
回路に関するものである。
〔問題点を解決するための手段〕
本発明による位相同期ループ回路においては、中 位相
比較器から電圧制御発振器への入力を遮断すると共に、
遮断直前における該電圧側御発振器の入力電圧を保持す
る機能と、(11)ループを再形成する時に、基準信号
の位相と該電圧制御発振器の出力の位相とを一致させて
から、該基準信号と該電圧制御発振器の出力とを該位相
比較器へ入力する初期位相整合機能と、 (iiD  該入力電圧保持機能および上記初期位相整
合機能の動作を制御する機能とを備えている。
〔作 用〕
位相同期ループ回路のループを開放する時には前記入力
電圧保持機能を動作させる。また、位相同期ループ再形
成時には、まず前記初期位相整合機能を動作させ、次に
前記入力電圧保持機能を解除して該位相比較器と該電圧
制御発振器の入力とを接続し閉ループを形成する。
〔実施例/〕
本発明の第1の実施例を第1図に示す。/は電圧制御発
振器、2aは分局器、3aは基準発振器、jは位相比較
器、乙はチャージポンプ回路、7はローパスフィルター
、ff1dスイッチング回路、9’ aは制御回路であ
る。電圧制御発振器/の出力を分局器、2aによって分
周した分周波と位相調整可能な基準発振器3aの出力と
を位相比較器!に入力し、位相比較器jは位相差に応じ
てチャージポンプ回路6を制御する信号を出力する。チ
ャージポンプ回路乙は電圧保持機能を実現するだめのス
イッチング回路♂を介してローパスフィルタ7に接続さ
れており位相比較器jからの制御信号に応じて充電路を
オンしてローパスフィルタ7を充電しタシ、放電路をオ
ンしてローパスフィルタ7を放電させibする。ローパ
スフィルタ7の出力側は前記電圧制御発振器/に入力さ
れており位相同期ループ回路を構成している。チャージ
ポンプ回路乙によるローパスフィルタ7の充放電は前記
位相差が少なくなるように制御されており、電圧制御発
振器/の出力の周波数及び位相が安定化される。
本実施例においては、まずループを開放するとき、その
直前に制御回路りaの制御によってスイッチング回路ざ
を開くことによシチャージポンプ回路乙とローパスフィ
ルタ7を遮断し、遮断直前における電圧制御発振器/の
入力電圧を保持する。
次に、ルーズを再び閉じるとき制御回路りaは位するよ
うに基準発振器3aの出力位相を調整する。
引き続いてスイッチング回路♂を閉じてチャージポンプ
回路tとローパスフィルタ7を接続し゛閉ループを再形
成する。
ローパスフィルタ7にはループ開放直前の制御電圧が保
持されているため、電圧制御発振器の出力周波数はルー
プ開放直前のものがほぼ維持されている。さらにループ
を再び閉じる時に位相比較器へ入力する2つの信号の位
相を一致させているため位相についてもループ開放直前
における同期状態とほぼ同じ状態が再現されている。そ
のためローパスフィルタフにおいて保持されていた制御
電圧が従来の回路のように不必要に充放電されることは
ほとんど無い。従って、ループを再び閉じた時の位相引
き込みは、初期位相整合機能の不完食性によって発生し
た電圧制御発振器の出力位相と基準発振器の出力位相と
の誤差を零にするロックイン過程であり、その誤差分が
極めて小さしためロックインにおける位相誤差が規定値
以下に収束するまでの時間が非常に短かいという効果が
ある。
なお、上記の位相同期ループ回路では分局器2aの出力
信号と基準発振器3aの出力信号とを比較しているが周
波数が安定状態にある時の上記コ信号の位相誤差は電圧
制御発振器/の出力信号の周期に比べて十分小さな値と
なっている。上記の位相同期ループ回路の初期位相整合
機能は分周器、2aの出力信号と基準発振器3aの出力
信号のループ再形成時における初期位相を一致させるも
のであるが、上記λ信号の位相誤差を電圧制御発振器/
の出力信号の周期に比べて十分小さくすることができ、
その位相誤差がループの開放直前の状態を再現する程の
値であるならば、ループの位相同期過程に要する時間は
ほとんど零となる。
しかし、上記位相誤差を電圧制御発振器/の出力信号の
周期に比べて十分小さくすることが実際上できない場合
でも本発明の有効性は存在する。
上記位相誤差が電圧制御発振器/の出力信号の周期に比
べて大きい場合、位相比較器!はその位相誤差に応じて
チャージポンプ回路乙によりローパスフィルタ7の制御
電圧の充放電を行う。そのためローパスフィルタ7の制
御電圧に対応して電圧制御発振器lの周波数が変化する
。この場合の収束過程は周波数誤差が収束するだめのフ
リッカ過程と、位相誤差が収束するためのロックイン過
程から成る。ここで上記位相誤差は電圧制御発振器/の
出力信号の周期に近づくほどフリッカ過程は短くなシ、
/周期以内になるとはl!ロックイン過程のみとなる。
たとえば基準信号3aの周波数を、2J−KH2(周期
台、初期位相整合機能がないと、基準信号と分局部 器2の出力の信号の位相はランダムとなるので最大±2
9 Psecの位相誤差を生ずる。これは電圧制御発振
器/の出力信号の周期(/、、2tnsec )に比べ
て非常に大きく数万波長にも及び、収束には長いフリッ
カ過程が必要である。
一方、初期位相整合機能により基準信号と分周器の出力
信号の位相差を数+n5ec程度にできれば、初期位相
整合機能を持たない場合の位相誤差に比べて十分小さい
ため、フリッカ過程の時間は短く、全体の同期時間が短
くなる。
第5図に上記に示した位相同期ループ回路における初期
位相整合の位相誤差に対する周波数の収束時間の関係(
測定結果)を示す。位相誤差の時間が基準信号の半周期
である20.usecの時、収束時間は最大コ0m5e
Cであるが、jOnsecでは約7初期位相誤差を電圧
制御発振器の出力信号の周期の数倍〜数十倍程度にする
ことは次に示す方法で容易に達成できる。
第6図は実施例/における位相調整可能な基準力をプリ
セット可能な固定分局器≠′aで分周し、その出力を位
相比較器jに入力する基準信号とする。
本実施例では電圧制御発振器/の出力を分周して得られ
た信号の立ち上がシのとき、固定分局器4(/aの内部
状態をプリセッドシ、固定分局器plaの出力信号が同
時に立ち上がるようにする。
〔実施例2〕 第7図は本発明の第2の実施例を説明する図である。第
1図と同一の回路には同一の記号を付した。
本実施例においては、まずループを開放するとき、その
直前に制御回路りaの制御によってスイッチング回路r
を開くことによりチャージポンプ回路tとローパスフィ
ルタ7を遮断し、遮断直前における電圧制御発振器/の
入力電圧を保持する。
次に、ループを再び閉じるとき制御回路りaは分周器、
2aの出力の位相を検出し、さらに制御回路−】2  
− タaの制御によシ、検出され九分周器2aの出力の位相
と一致するように基準発振器3aの出力位相を調整し、
同時に基準発振器3aの出力と分周器2aの出力とを位
相比較器jへ入力する。引き続いてスイッチング回路g
を閉じてチャージポンプ回路6とローパスフィルタ7を
接続し閉ループを再形成する。
〔実施例3〕 第r図は本発明の第3の実施例を説明する図である。実
施例/において位相調整可能な基準発振器3aに代えて
基準発振器3bを、分周器2aに代えて分局動作の制御
が可能な可変分周器、2bを接続している。他の回路は
実施例/と同一である。
本実施例において、ループを開放する場合、開放する直
前に制御回路9aの制御によってスイッチング回路gを
開きチャージポンプ回路乙とループフィルタ7を遮断し
遮断直前における電圧制御発振器/の入力電圧を保持す
る。以上の動作は実施例/における動作と同様である。
次にループを閉じる場合、制御回路りaの制御によって
基準発振器3bの出力の検出を行い、基準発振器3bの
出力信号波形の立ち上がりで分周器2bの分周動作を初
期状態に設定し、基準発振器3bの出力の位相と分周器
2bの出力の位相を一致させると共に基準発振器3bの
出力と分局器2bの出力とを位相比較器へ入力する。さ
らにスイッチング回路ざを閉じてチャージポンプ回路2
とローパスフィルタ7を接続し閉ループを形成する。
ローパスフィルタ7にはループ開放直前の制御電圧が保
持されておシループが閉じる時の位相比較器に入力され
るλつの信号の位相が一致していることから実施例/と
同様にループを再び閉じた時の位相引き込み動作の速度
が非常に速いという効果がある。
〔実施例≠〕
第2図は第Vの実施例を説明する図であって、/2はレ
ベル保持器である。本実施例では第1図に示した実施例
/において、電圧制御発振器/への入力電圧保持機能と
してスイッチング回路rに代えて、レベル保持器/、2
を位相比較器jとチャージポンプ回路2との間に接続し
ている。
レベル保持器/、2は、例えば第1O図に示すようなア
ンド回路とオア回路と反転回路の組合わせによって構成
されていて、入力制御信号Cがハイレベルのときは、位
相比較器!から入力される制御信号A、  Bに無関係
に、その出力A′をハイレベルとし、出力B′をローレ
ベルとする。A′がハイレベルのときは、チャージポン
プ回路tはローパスフィルタ7の充電路をオフ状態にし
、BT カローレベルのときは、チャージポンプ回路+
ハローパスフィルタ7の放電路をオフ状態にする。従っ
て、レベル保持器/2にハイレベルの制御信号Cを入力
させると、チャージポンプ回路乙の充電路も放電路もオ
フ状態となる。すなわち、チャージポンプ回路乙の出力
とローパスフィルタ7とは実質的に遮断される。すなわ
ち、レベル保持器/、2は1チヤ一ジポンプ回路乙の出
カド前記四−バスフイルタフとを遮断して前記ローパス
フィルタ7の入力電圧を保持させる入力電圧保持機能“
を構成している。なお、入力制御信号0がローレベルの
ときは、位相比較器!から入力される信号AおよびBは
そのままチャージポンプ回路乙に入力されて通常の動作
を行うことは勿論である。
ループを開放させる時は、制御回路りaから制御信号0
をハイレベルとしてレベル保持器12に入力させ、チャ
ージポンプ回路6とローパスフィルタ7とを実質的に遮
断させる。ループを再び閉じる時には、制御回路りaの
制御によって分周器2aの出力の位相に基準発振器3a
の出力の位相が一致するように基準発振器3aの位相を
調整すると共に基準発振器の出力と分局器、211の出
力とを位相比較器へ入力する。その直後に制御回路りa
によって制御信号0をローレベルとして、位相比較器!
の出力AおよびBがそのままチャージポンプ回路乙に入
力されるようにすればよい。この場合ニモ、ローパスフ
ィルタフのループ開放直前の入力制御電圧を保持できる
ので実施例1と同様にループを閉じた時の位相引き込み
動作の速度が非常に速いという効果がある。
〔実施例よ〕
第1/図は、第!の実施例を説明する図であって、13
は出力制御回路である。本実施例では、第1図に示した
実施例1において電圧制御発振器lへの入力制御電圧保
持機能として、スイッチング回路♂に代えて、位相比較
器の出力状態を設定し、チャージポンプ回路の動作を制
御できる機能を備えている。本機能を構成する回路とし
て分局器2aと位相比較器jとの間に出力制御回路13
が接続され、基準発振器3Cには位相調整機能の他に出
力制御機能が付加され、制御回路りCの制御によって位
相一致動作ならびにループ開放時の位相比較器の入力信
号の制御を行う。以下に本機能の動作原理について説明
する。
電圧制御発振器の出力が変動している場合、位相同期作
用によ如、チャージポンプの充放電路が開き、電圧制御
発振器の発振周波数が所定の周波数になるようにローパ
スフィルタ7が充放電される。しかし、同期状態にある
時はチャージポンプ乙の充放電路は閉じる。このとき位
相比較器よの11を力Aハハイレベルニ、出力Bはロー
レベルにある。Aがハイレベルの時はチャージポンプ回
路乙はローパスフィルタ7の充電路をオフ状態にし、B
がローレベルの時はチャージポンプ回路乙はローパスフ
ィルタ7の放電路をオフ状態にする。従って、同期状態
ではチャージポンプ回路6とローパスフィルタ7とは実
質的に遮断される。この同期状態にある時、制御回路り
Cによって出力制御回路13から位相比較器jに入力さ
れる信号をハイレベルK、さらに基準発振器3cがら位
相比較器jK大入力れる信号をハイレベルに同時に設定
すると電圧制御発振器の周波数変動にかかわらず位相比
較器オの出方人のハイレベル、出力Bのローレベルは保
持され、チャージポンプ回路6とローパスフィルタ7と
は実質的に遮断された状態となる。すなわち出力制御回
路/3と出方制御機能を有する基準発振器3cによる位
相比較器jの出力状態の制御は1チヤ一ジポンプ回路乙
の出方とドローハスフィルタ7とを遮断シてローパスフ
ィルタ70入力制御電圧を保持させる入力制御電圧保持
機能1を構成している。なお、出方制御回路13におい
て入力される信号をそのまま出力し、基準発振器3cに
おいて発振出力をそのまま出方させ位相比較器に入力す
ると系は通常の動作を行う。
本実施例においてループを開放するとき、制御回路りC
の制御によって基準発振器Jcf)−出力制御回路の出
力を共にハイレベルとし、位相比較器からの制御により
チャージポンプ回路6とローパスフィルタ7とを実質的
に遮断させる。ループを再び閉じる時には制御回路りC
の制御によって分周器2aの出力の位相に基準発振器3
cの出力のらびに基準発振器3cの出力制御を解除し、
チャージポンプ乙の動作を通常動作状態として基準発振
器3cの出力と出力制御回路/3を通った分周器2aの
出力とを位相比較器タヘ入カする。
本実施例の場合もローパスフィルタ7のループ開放直前
の入力制御電圧を保持できるので実施例/と同様にルー
プを閉じた時の位相引き込み動作の速度が非常に速いと
いう効果がある。
以上に示した各実施例は回路中に分局器を含む場合を例
にあげて説明したが、従来の技術の項目で第3図に示し
た分周器を含まない場合、第7図に示した混合器を用い
る場合についても有効である。
さて、以上に述べた実施例では電圧保持機能は完全に動
作するとしたが、実際には回路に種々の電流リークがあ
るため、保持された電圧はわずかに変動する。そのため
長い間、開ループが続いた場合には保持機能を解除し強
制的に外部からローパスフィルタ7のチャージの充電ま
たは放電を行い、所定の状態に戻す必要がある。また、
無線通信において無線チャネルを高速に切シ替えるため
になるべく速く別の周波数において電圧制御発振器を動
作させたい場合がある。これらの場合、従来の方法とし
ては可変分局器の分局比を新たに設−20一 定しているが、この方法では、まず新しい周波数に同期
するまで長いフリッカ過程が存在し、次にロックイン過
程に移シ、同期状態に入ることがよく知られている。こ
のような同期には長い期間を要するためこれを改善する
方法が必要であった。
−8゜この場合の実施例を第72図に示す。/4t”は
周波数同期用スイッチング回路、itは周波数同期用充
放電回路である。本回路はすでに述べた高速ロックイン
位相同期ループ回路に対して新たに高速周波数同期機能
を付加したものであシ、周波数同期用充放電回路/jと
周波数同期用スイッチング回路/4から成る。
本回路では閉ループを再形成するときに、まず周波数同
期用スイッチング回路14Aをオン状態にして、周波数
同期用充放電回路lオとローパスフィルタ7を接続し、
周波数同期用充放電回路/jによりローパスフィルタ7
を急速に所定の電圧に設定する。次に周波数同期用スイ
ッチング回路/lをオフ伏態にし、引き続いてすでに述
べた初期位相整合形位相同期ループ回路を起動する。こ
のような回路により同期ループが周波数同期を行う7リ
ノカ過程を極力短くすることができ、初期位相整合形位
相同期ループ回路を周波数切替を必要とする場合にも有
効に利用することができる。
〔発明の効果〕
以上のように本発明は、ループを開放する直前に、位相
比較器から電圧制御発振器への入力を遮断することによ
り遮断直前における該電圧制御発振器の入力電圧を保持
する機能を有する位相同期ループ回路において、ループ
を閉じるときに、 tず、基準信号の位相と該電圧制御
発振器の出力の位相とを一致させるとともに該基準信号
と該電圧制御発振器の出力とを該位相比較器へ入力し、
次に、該入力電圧保持機能を解除して該位相比較器と電
圧制御発振器の入力とを接続し閉ループを形成するよう
に構成したから、位相引き込み動作が速いという効果が
ある。
本発明は周波数シンセサイザの間欠動作に応用できる。
これは低消費電力化のため間欠的に周波数シンセサイザ
の動作を行うものである。ループ開放時に消費電力の多
い電圧制御発振器や、分周器の電源供給を停止し、再び
ループを閉じる時に電源供給を再開する。この場合、電
源供給開始時点から電圧制御発振器の発振周波数が安定
するまでの時間は本発明によシ非常に短くすることがで
きるので、電源を供給している時間を有効に使用でき、
全体の消費電力を少なくすることができる。
また、本回路に対して閉ループを形成する前に電圧保持
機能を解除し強制的に保持電圧を変える回路を付加する
ことによシ周波数同期の過程を短縮することができる。
本発明によシ、周波数シンセサイザにおいて高速に周波
数を切替えることができる利点がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例、第2図は、入力電圧保
持機能を備え、分周器を用いて構成された従来の位相同
期ループ回路、第3図は入力電圧保持機能を備えた従来
の位相同期ループ回路、第グ図は入力電圧保持機能を備
え、混合器を用いて構成された従来の位相同期ループ回
路、第5図は初期位相整合の位相赳差に対する周波数の
収束時間の関係、第を図は第1の実施例における位相調
整可能な基準発振器の構成図、第7図は本発明の第2の
実施例、第を図は本発明の第3の実施例、第り図は本発
明の第グの実施例、第1O図は第μの実施例におけるレ
ベル保持器の構成図、第1/図は本発明の第jの実施例
、第72図は本発明の第2の実施例。 /・・・電圧制御発振器1.la・・・分局動作が制御
できる分周器、2b・・・分周器、3a・・・位相調整
可能な基準発振器、3b・・・基準発振器、3c・・・
位相調整可能、かつ出力が制御できる基準発振器、’l
a・・・分周動作が制御できる分局器、+b・・・固定
分局器、!・・・位相比較器、2・・・チャージボング
回路、7・・・ローパスフィルタ、♂・・・スイッチン
グ回路、りa、りす、りc、9d・・・制御回路、IO
・・・混合器、−ff14   − //・・・逓倍器、/2・・・レベル保持器、/3・・
・出力制御回路、/4t・・・周波数同期用スイッチン
グ回路。 /j・・・周波数同期用充放電回路。

Claims (2)

    【特許請求の範囲】
  1. (1)ループを開放する直前に、位相比較器から電圧制
    御発振器への入力を遮断することにより遮断直前におけ
    る該電圧制御発振器の入力電圧を保持する機能を有する
    位相同期ループ回路において、ループを閉じるときに、
    まず基準信号の位相と該電圧制御発振器の出力の位相と
    を一致させるとともに該基準信号と該電圧制御発振器の
    出力から得る被位相比較信号とを該位相比較器へ入力し
    、次に、該入力電圧保持機能を解除して該位相比較器と
    該電圧制御発振器の入力とを接続し閉ループを形成する
    ことを特徴とする初期位相整合形位相同期ループ回路。
  2. (2)ループを開放する直前に、位相比較器から電圧制
    御発振器への入力を遮断することによれ遮断直前におけ
    る該電圧制御発振器の入力電圧を保持する機能を有する
    位相同期ループ回路において、ループを閉じるときに、
    まず基準信号の位相と該電圧制御発振器の出力の位相と
    を一致させるとともに該基準信号と該電圧制御発振器の
    出力から得る被位相比較信号とを該位相比較器へ入力し
    、次に、該入力電圧保持機能を解除して該位相比較器と
    該電圧制御発振器の入力とを接続して閉ループを形成し
    、さらに該入力電圧保持機能によって保持されているル
    ープ開放時の電圧を、ループを閉じたときに得る周波数
    に対応した電圧へ強制的に変更する機能を有することを
    特徴とする初期位相整合形位相同期ループ回路。
JP60088192A 1985-04-24 1985-04-24 初期位相整合形位相同期ル−プ回路 Granted JPS61269421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60088192A JPS61269421A (ja) 1985-04-24 1985-04-24 初期位相整合形位相同期ル−プ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60088192A JPS61269421A (ja) 1985-04-24 1985-04-24 初期位相整合形位相同期ル−プ回路

Publications (2)

Publication Number Publication Date
JPS61269421A true JPS61269421A (ja) 1986-11-28
JPH0435088B2 JPH0435088B2 (ja) 1992-06-10

Family

ID=13936036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60088192A Granted JPS61269421A (ja) 1985-04-24 1985-04-24 初期位相整合形位相同期ル−プ回路

Country Status (1)

Country Link
JP (1) JPS61269421A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193724A (ja) * 1987-02-06 1988-08-11 Nec Corp 無線送信機
JPH0267821A (ja) * 1988-09-02 1990-03-07 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ
JPH02153627A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 位相同期ループ装置
JPH03273712A (ja) * 1990-03-22 1991-12-04 Mitsubishi Electric Corp Pll回路
JP2006140852A (ja) * 2004-11-12 2006-06-01 Kenwood Corp Pll回路
JP2008289119A (ja) * 2007-05-16 2008-11-27 Hynix Semiconductor Inc Pllとその駆動方法
US10218491B2 (en) 2014-09-22 2019-02-26 Socionext Inc. Receiving circuit, integrated circuit, and receiving method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61157028A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 周波数シンセサイザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61157028A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 周波数シンセサイザ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193724A (ja) * 1987-02-06 1988-08-11 Nec Corp 無線送信機
JPH0267821A (ja) * 1988-09-02 1990-03-07 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ
JPH02153627A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 位相同期ループ装置
JPH03273712A (ja) * 1990-03-22 1991-12-04 Mitsubishi Electric Corp Pll回路
JP2006140852A (ja) * 2004-11-12 2006-06-01 Kenwood Corp Pll回路
JP2008289119A (ja) * 2007-05-16 2008-11-27 Hynix Semiconductor Inc Pllとその駆動方法
US10218491B2 (en) 2014-09-22 2019-02-26 Socionext Inc. Receiving circuit, integrated circuit, and receiving method

Also Published As

Publication number Publication date
JPH0435088B2 (ja) 1992-06-10

Similar Documents

Publication Publication Date Title
US5202906A (en) Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same
US4673892A (en) Phase locked loop frequency synthesizer with battery saving circuit
JP2795323B2 (ja) 位相差検出回路
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
JPH0462500B2 (ja)
US10840915B2 (en) Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop
JP2000031820A (ja) 周波数合成器
JPS63304721A (ja) 信号発生装置
JPS61269421A (ja) 初期位相整合形位相同期ル−プ回路
JPS6247381B2 (ja)
JPH0362730A (ja) 周波数シンセサイザ
KR20020066925A (ko) 고속 주파수 락 제어회로를 구비하는 위상동기 루프 회로및 이의 주파수 락 시간 감소방법
JPH0750579A (ja) 位相同期ループ回路
JPH0793576B2 (ja) 周波数シンセサイザ
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JPH0361371B2 (ja)
JP2004241960A (ja) 周波数シンセサイザ
JPH0458614A (ja) Pllシンセサイザ
JPH0454019A (ja) 周波数シンセサイザ
JP2745060B2 (ja) Pll周波数シンセサイザー
JPS63237615A (ja) 周波数シンセサイザ
JP2000031819A (ja) クロック同期回路
JPH09219641A (ja) 周波数シンセサイザフェイズロックループ回路
JPH08223038A (ja) Pll回路
JPH0818448A (ja) 位相同期式周波数シンセサイザ用制御回路