JPS63193724A - 無線送信機 - Google Patents
無線送信機Info
- Publication number
- JPS63193724A JPS63193724A JP2485187A JP2485187A JPS63193724A JP S63193724 A JPS63193724 A JP S63193724A JP 2485187 A JP2485187 A JP 2485187A JP 2485187 A JP2485187 A JP 2485187A JP S63193724 A JPS63193724 A JP S63193724A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- turned
- transmission power
- power
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 40
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、送信波として周波数シンセサイザーの出力を
直接用いる方式の無線送信機に関し、さらに詳しくは送
信電力増幅部の電源を入れた時間に生ずる送信周波数の
ドリフトを極力おさえるようにした無線送信機に関する
。
直接用いる方式の無線送信機に関し、さらに詳しくは送
信電力増幅部の電源を入れた時間に生ずる送信周波数の
ドリフトを極力おさえるようにした無線送信機に関する
。
［従来の技術］
近年、ＰＬＬ （フェーズロックループ）回路を用いた
周波数シンセサイザーが安価にａ成できるようになり、
これにともない小型の無線送信機にも送信専用の周波数
シンセサイザーを用いることが一般的になっている。
周波数シンセサイザーが安価にａ成できるようになり、
これにともない小型の無線送信機にも送信専用の周波数
シンセサイザーを用いることが一般的になっている。
すなわち、この種の無線送信機は、周波数シンセサイザ
ーに用いる電圧制御発振器（以下、ときにｒＶｃＯＪと
略す）の発振周波数を送信波と同一にし、かつ、ｖｃｏ
に直接変調をかけることにより送信波を得る構成となっ
ており、逓倍方式。
ーに用いる電圧制御発振器（以下、ときにｒＶｃＯＪと
略す）の発振周波数を送信波と同一にし、かつ、ｖｃｏ
に直接変調をかけることにより送信波を得る構成となっ
ており、逓倍方式。
ミキサ一方式等を用いた無線送信機に比べて、ハーモニ
ック以外の送信スプリアスを簡単になくすことができ、
送信機における無調整化および特性向上の実現に大きく
貢献している。
ック以外の送信スプリアスを簡単になくすことができ、
送信機における無調整化および特性向上の実現に大きく
貢献している。
第２図は周波数シンセサイザーを用いた従来の無線送信
機を示すブロック図である。
機を示すブロック図である。
周波数シンセサイザー１０は、基準発振器１゜固定分周
器２１位相比較器３．低周波信号変調器４、ローパスフ
ィルタ５ 、ｖＣＯ６、プリスケーラ８．可変分周器７
で構成されている。
器２１位相比較器３．低周波信号変調器４、ローパスフ
ィルタ５ 、ｖＣＯ６、プリスケーラ８．可変分周器７
で構成されている。
ｖｃｏｓから送出された送信波は、プリドライバアンプ
２１およびパワーアンプ２２からなる送信電力増幅部２
０で増幅されて出力端子２４から送出される。
２１およびパワーアンプ２２からなる送信電力増幅部２
０で増幅されて出力端子２４から送出される。
ここで、周波数シンセサイザー１０は、電源投入後ロッ
クして周波数が安定するまでに時間がかかるため、常時
電源を投入した状態にしである。
クして周波数が安定するまでに時間がかかるため、常時
電源を投入した状態にしである。
このため、送信制御は送信電力増幅部２０の′￥１ｌｉ
ｉをＯＮ 、ＯＦＦすることにより行なっていた。すな
わち、送信電力増幅部２０への電力供給は、スイッチ２
３を介して電源端子２５から行なわれ、スイッチ２３を
端子２６からの制御信号によりＯＮ 、ＯＦＦすること
で投入、遮断を行なっていた。
ｉをＯＮ 、ＯＦＦすることにより行なっていた。すな
わち、送信電力増幅部２０への電力供給は、スイッチ２
３を介して電源端子２５から行なわれ、スイッチ２３を
端子２６からの制御信号によりＯＮ 、ＯＦＦすること
で投入、遮断を行なっていた。
また、周波数シンセサイザーＩＯの出力は、送信電力増
幅部２０の電源をＯＮ 、ＯＦＦした場合に生ずるｖＣ
Ｏ６の負荷インピーダンスの変化を出来るだけ小さくす
るため、バッファ１５を介して送信電力増幅部２０に入
力していた。
幅部２０の電源をＯＮ 、ＯＦＦした場合に生ずるｖＣ
Ｏ６の負荷インピーダンスの変化を出来るだけ小さくす
るため、バッファ１５を介して送信電力増幅部２０に入
力していた。
上述した従来の無線送信機では、送信のために送信電力
増幅部２０に電源を投入した瞬間、ｖＣＯの負荷状態が
変化するため、周波数シンセサイザーの周波数が若干ド
リフトする。
増幅部２０に電源を投入した瞬間、ｖＣＯの負荷状態が
変化するため、周波数シンセサイザーの周波数が若干ド
リフトする。
このドリフトの状態は１周波数シンセサイザー１０のル
ープ特性により固有のパターンを示し、ときにはドリフ
ト周波数かもとの周波数から大きく離れたり、ドリフト
する時間が非常に長くなることがある。
ープ特性により固有のパターンを示し、ときにはドリフ
ト周波数かもとの周波数から大きく離れたり、ドリフト
する時間が非常に長くなることがある。
周波数ドリフトが大きいと、送信波は自分の帯域からは
ずれ送信スプリアスとして他に妨害を与えることになる
。また、送信の最初にデータ信号を送出することの多い
昨今では、このデータ信号なできるだけ短い時間に確実
に送る必要があるため、周波数ドリフトはできるだけ離
調を小さく時間を短くすることが要求される。
ずれ送信スプリアスとして他に妨害を与えることになる
。また、送信の最初にデータ信号を送出することの多い
昨今では、このデータ信号なできるだけ短い時間に確実
に送る必要があるため、周波数ドリフトはできるだけ離
調を小さく時間を短くすることが要求される。
この問題を解決する手段として、ｖＣＯに接続されるバ
ッファの段数を多くして、送信電力増幅部の電源投入に
よるｖＣＯの負荷インピーダンス変化をできるだけ小さ
くする構成も考えられる。
ッファの段数を多くして、送信電力増幅部の電源投入に
よるｖＣＯの負荷インピーダンス変化をできるだけ小さ
くする構成も考えられる。
しかし、バッファ段の数を増加すると、それにともない
バッファのためのスペースおよび消費電力が増加し、装
置の大型化および経済性の低下につながるため問題とな
っていた。
バッファのためのスペースおよび消費電力が増加し、装
置の大型化および経済性の低下につながるため問題とな
っていた。
本発明は上述した問題点にかんがみてなされたもので５
周波数シンセサイザーにおけるｖＣＯの負荷インピーダ
ンス変化を小さく抑えるとともに、装置の小型化および
低消費電力の維持を実現できる無線送＠機の提供を目的
とする。
周波数シンセサイザーにおけるｖＣＯの負荷インピーダ
ンス変化を小さく抑えるとともに、装置の小型化および
低消費電力の維持を実現できる無線送＠機の提供を目的
とする。
［問題点の解決手段］
上記目的を達成するため本発明は、外部から変調をかけ
ることのできる電圧制御発振器１位相比較器、上記電圧
制御発振器と位相比較器との間に設けられたループフィ
ルタ、上記電圧制御発振器の出力側から上記位相比較器
へのフィードバック線路に設けられた可変分周器、およ
び固定分周器を介して上記位相比較器に基準信号を送出
する基準発振器からなるＰＬＬ周波数シンセサイザーと
、このＰＬＬ周波数シンセサイザーにおける上記電圧制
御発振器の出力を増幅して送信波とする送信電力増幅部
とを備えた無線送信器において、を配位相比較器と上記
ループフィルタとの間に位相同期ループを開閉するため
のスイッチを設け、上記電圧制御発振器と上記可変分周
器との間に第一クロックゲートを設け、上記基準発振器
と上記固定分周器との間に第二クロックゲートを設け、
かつ、上記スイッチおよび第一、第二クロックゲートを
、上記送信電力増幅部の電源投入より所定時間前に断と
し、上記送信電力増幅部の電源投入から所定時間経過後
に接とする構成にしである。
ることのできる電圧制御発振器１位相比較器、上記電圧
制御発振器と位相比較器との間に設けられたループフィ
ルタ、上記電圧制御発振器の出力側から上記位相比較器
へのフィードバック線路に設けられた可変分周器、およ
び固定分周器を介して上記位相比較器に基準信号を送出
する基準発振器からなるＰＬＬ周波数シンセサイザーと
、このＰＬＬ周波数シンセサイザーにおける上記電圧制
御発振器の出力を増幅して送信波とする送信電力増幅部
とを備えた無線送信器において、を配位相比較器と上記
ループフィルタとの間に位相同期ループを開閉するため
のスイッチを設け、上記電圧制御発振器と上記可変分周
器との間に第一クロックゲートを設け、上記基準発振器
と上記固定分周器との間に第二クロックゲートを設け、
かつ、上記スイッチおよび第一、第二クロックゲートを
、上記送信電力増幅部の電源投入より所定時間前に断と
し、上記送信電力増幅部の電源投入から所定時間経過後
に接とする構成にしである。
［実施例］
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本実施例に係る無線送信機を示すブロック図で
ある。なお、第１図において、先に示した第２図と同一
部分には同一符号を付しである。
ある。なお、第１図において、先に示した第２図と同一
部分には同一符号を付しである。
第１図に示す無線送信機は周波数シンセサイザーｌＯ１
送信電力増幅部２０．制御部３０から構成されている。
送信電力増幅部２０．制御部３０から構成されている。
周波数シンセサイザー１０は、電圧制御発振器（ｖｃｏ
）６ 、位相比較器３．ローパスフィルタ（ループフィ
ルタ）５からなるＰＬＬ回路を基本とし、位相比較器３
の入力側に固定分周器２を介して基準発振器ｌを設け、
またフィードバック線路にプリスケーラ８および可変分
周器７を設けたて般的構成となっている。なお、ｖｃｏ
ｓは、低周波変調器４により外部から変調をかけること
ができる６図中９は変調端子である。
）６ 、位相比較器３．ローパスフィルタ（ループフィ
ルタ）５からなるＰＬＬ回路を基本とし、位相比較器３
の入力側に固定分周器２を介して基準発振器ｌを設け、
またフィードバック線路にプリスケーラ８および可変分
周器７を設けたて般的構成となっている。なお、ｖｃｏ
ｓは、低周波変調器４により外部から変調をかけること
ができる６図中９は変調端子である。
さらに、本実施例に係る無線送信機では、周波数シンセ
サイザー１０の上記一般的構成に加え、次のような構成
がされている。すなわち、位相比較器３とローパスフィ
ルタ５の間に、この間の接続を開閉するアナログスイッ
チ１１が設けである。また、プリスケーラ８と可変分周
器７の間に、フィードバックされた信号をＯＮ（導通）
またはＯＦＦ （遮断）する第一クロックゲート１２が
設けてあり、基準発振器ｌと固定分周器２の間に、発振
信号の伝達をＯＮ（導通）または０ＦＦ（遮断）する第
二クロックゲート１３が設けである。
サイザー１０の上記一般的構成に加え、次のような構成
がされている。すなわち、位相比較器３とローパスフィ
ルタ５の間に、この間の接続を開閉するアナログスイッ
チ１１が設けである。また、プリスケーラ８と可変分周
器７の間に、フィードバックされた信号をＯＮ（導通）
またはＯＦＦ （遮断）する第一クロックゲート１２が
設けてあり、基準発振器ｌと固定分周器２の間に、発振
信号の伝達をＯＮ（導通）または０ＦＦ（遮断）する第
二クロックゲート１３が設けである。
送信電力増幅部２０は、プリドライバアンプ２１および
パワーアンプ２２からなり、周波数シンセサイザーｌＯ
のＶＣＯ６から送出された送信波を増幅し、送信出力端
子２４へと伝達する。
パワーアンプ２２からなり、周波数シンセサイザーｌＯ
のＶＣＯ６から送出された送信波を増幅し、送信出力端
子２４へと伝達する。
周波数シンセサイザー１０には、常に電力が供給されて
いる。また、送信電力増幅部２０には、ｉｆｆ源スイッ
チ２３を介して電源端子２５から出力が供給されている
。
いる。また、送信電力増幅部２０には、ｉｆｆ源スイッ
チ２３を介して電源端子２５から出力が供給されている
。
制御部３０は、電源スィッチ２３のＯＮ。
ＯＦＦ制御をして、送信電力増幅部２０を作動あるいは
停止させる。また、この送信電力増幅部２０の電源投入
動作に関連して、周波数シンセサイザーｌＯにおけるア
ナログスイッチ１１゜第一、第二クロックゲート１２．
１３のＯＮ。
停止させる。また、この送信電力増幅部２０の電源投入
動作に関連して、周波数シンセサイザーｌＯにおけるア
ナログスイッチ１１゜第一、第二クロックゲート１２．
１３のＯＮ。
ＯＦＦ制御を行なう、すなわち、電源スィッチ２３をＯ
Ｎにして送信電力増幅部２０への電源投入動作を行なう
直前に、これらスイッチ１１゜クロックゲート１２．１
３をＯＦＦ （遮断）にするとともに、電源投入してか
ら所定時間経過後にＯＮ（導通）となるように制御する
０例えば、ＯＦＦとする時間は、電源投入のｔｍｓｅｃ
前とし、ＯＮにする時間は、電源投入からｓ ａｓｅｃ
経過後に設定すればよい、ただし、これに限定されるも
のではない。
Ｎにして送信電力増幅部２０への電源投入動作を行なう
直前に、これらスイッチ１１゜クロックゲート１２．１
３をＯＦＦ （遮断）にするとともに、電源投入してか
ら所定時間経過後にＯＮ（導通）となるように制御する
０例えば、ＯＦＦとする時間は、電源投入のｔｍｓｅｃ
前とし、ＯＮにする時間は、電源投入からｓ ａｓｅｃ
経過後に設定すればよい、ただし、これに限定されるも
のではない。
上述したように、送信電力増幅部２０への電源投入直前
に、アナログスイッチ１１をＯＦＦとすルト、ｖＣＯ６
はローパスフィルター５によりチャージされた電圧によ
りフリーランとなる。このため、周波数シンセサイザー
１０は開ループ動作となっているので、ｖｃｏｓの負荷
インピーダンスの変化は固有のパターンがなく非常に小
さくなる。さらにこのとき、第一、第二クロックゲー）
１２，１３もＯＦＦとなるため、固定分周器２、位相比
較器３．可変分周器７は周波数シンセサイザー１０が同
期状態にあるときのままの状態を維持している。
に、アナログスイッチ１１をＯＦＦとすルト、ｖＣＯ６
はローパスフィルター５によりチャージされた電圧によ
りフリーランとなる。このため、周波数シンセサイザー
１０は開ループ動作となっているので、ｖｃｏｓの負荷
インピーダンスの変化は固有のパターンがなく非常に小
さくなる。さらにこのとき、第一、第二クロックゲー）
１２，１３もＯＦＦとなるため、固定分周器２、位相比
較器３．可変分周器７は周波数シンセサイザー１０が同
期状態にあるときのままの状態を維持している。
次にｉｔ源投入から所定時間経過後、アナログスイッチ
１１．第二クロックゲー）１２．１３をＯＮにしたとき
、ｖＣＯ６は、ローパスフィルター５によりチャージさ
れた電圧によりフリーラン状態となっており、かつ、送
信電力増幅部２０のｉｔ源ＯＮによる負荷インピーダン
ス変化の影響を受けて、発振周波数が若干変化している
。しかし、その変化周波数は、周波数シンセサイザーｌ
Ｏのループ特性に関係がないため固有パターンがなく非
常に小さいもので、そのため極めて短い時間で再び同期
状態になる。
１１．第二クロックゲー）１２．１３をＯＮにしたとき
、ｖＣＯ６は、ローパスフィルター５によりチャージさ
れた電圧によりフリーラン状態となっており、かつ、送
信電力増幅部２０のｉｔ源ＯＮによる負荷インピーダン
ス変化の影響を受けて、発振周波数が若干変化している
。しかし、その変化周波数は、周波数シンセサイザーｌ
Ｏのループ特性に関係がないため固有パターンがなく非
常に小さいもので、そのため極めて短い時間で再び同期
状態になる。
また、スイッチ１１．第一、第二クロックゲート１２，
１３は、周波数の低い部位でかつデジタル的扱いが可能
であるから、０ＭＯ３ＬＳＩを用いることができ、小型
化および低消費電力の実現を可能とする。
１３は、周波数の低い部位でかつデジタル的扱いが可能
であるから、０ＭＯ３ＬＳＩを用いることができ、小型
化および低消費電力の実現を可能とする。
［発明の効果］
以上説明したように本発明によれば、周波数シンセサイ
ザーにおけるｖＣＯの負荷インビータンス変化？小さく
できるため、極めて短い時間で再び同期状態となり精度
向上を実現できる効果がある。また、スイッチ、第一、
第二クロックゲートは、０ＭＯ３ＬＳＩ等の小型部品を
用いることができるため、装置の小型化および低消費電
力の維持を図ることができる。
ザーにおけるｖＣＯの負荷インビータンス変化？小さく
できるため、極めて短い時間で再び同期状態となり精度
向上を実現できる効果がある。また、スイッチ、第一、
第二クロックゲートは、０ＭＯ３ＬＳＩ等の小型部品を
用いることができるため、装置の小型化および低消費電
力の維持を図ることができる。
第１図は本発明の実施例に係る無線送信器を示すブロッ
ク図、第２図は従来例を示すブロック図である。 １：基準発振器 ２：固定分周器３：位相比較
器 ４：低周波変調器５：ローパスフィルター
６＝電圧制御発振器７：可変分周器 ８ニブ
リスケーラ９：変調端子 １１：アナログスイ
ッチ１２：第一クロックゲート １３：第二クロックゲート ２０：送信電力増幅部 ２１ニブリトライ八−アンプ ２２：パワーアンプ ２３：電源スイッチ２４：送信
出力端子 ２５：電源端子３０：制御部
ク図、第２図は従来例を示すブロック図である。 １：基準発振器 ２：固定分周器３：位相比較
器 ４：低周波変調器５：ローパスフィルター
６＝電圧制御発振器７：可変分周器 ８ニブ
リスケーラ９：変調端子 １１：アナログスイ
ッチ１２：第一クロックゲート １３：第二クロックゲート ２０：送信電力増幅部 ２１ニブリトライ八−アンプ ２２：パワーアンプ ２３：電源スイッチ２４：送信
出力端子 ２５：電源端子３０：制御部
Claims (1)
- 外部から変調をかけることのできる電圧制御発振器、位
相比較器、上記電圧制御発振器と位相比較器との間に設
けられたループフィルタ、上記電圧制御発振器の出力側
から上記位相比較器へのフィードバック線路に設けられ
た可変分周器、および固定分周器を介して上記位相比較
器に基準信号を送出する基準発振器からなるＰＬＬ周波
数シンセサイザーと、このＰＬＬ周波数シンセサイザー
における上記電圧制御発振器の出力を増幅して送信波と
する送信電力増幅部とを備えた無線送信器において、上
記位相比較器と上記ループフィルタとの間に位相同期ル
ープを開閉するためのスイッチを設け、上記電圧制御発
振器と上記可変分周器との間に第一クロックゲートを設
け、上記基準発振器と上記固定分周器との間に第二クロ
ックゲートを設け、かつ、上記スイッチおよび第一、第
二クロックゲートを、上記送信電力増幅部の電源投入よ
り所定時間前に断とし、上記送信電力増幅部の電源投入
から所定時間経過後に接とすることを特徴とした無線送
信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024851A JPH0732366B2 (ja) | 1987-02-06 | 1987-02-06 | 無線送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024851A JPH0732366B2 (ja) | 1987-02-06 | 1987-02-06 | 無線送信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193724A true JPS63193724A (ja) | 1988-08-11 |
| JPH0732366B2 JPH0732366B2 (ja) | 1995-04-10 |
Family
ID=12149716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024851A Expired - Lifetime JPH0732366B2 (ja) | 1987-02-06 | 1987-02-06 | 無線送信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732366B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0325394A2 (en) * | 1988-01-19 | 1989-07-26 | Nec Corporation | Transmitter having PLL circuit |
| US5033111A (en) * | 1988-02-29 | 1991-07-16 | Kabushiki Kaisha Toshiba | Radio telecommunication apparatus |
| US5390361A (en) * | 1991-03-06 | 1995-02-14 | Nokia Telecommunications Oy | Method and a device for controlling a radio transmitter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269421A (ja) * | 1985-04-24 | 1986-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 初期位相整合形位相同期ル−プ回路 |
-
1987
- 1987-02-06 JP JP62024851A patent/JPH0732366B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269421A (ja) * | 1985-04-24 | 1986-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 初期位相整合形位相同期ル−プ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0325394A2 (en) * | 1988-01-19 | 1989-07-26 | Nec Corporation | Transmitter having PLL circuit |
| US5033111A (en) * | 1988-02-29 | 1991-07-16 | Kabushiki Kaisha Toshiba | Radio telecommunication apparatus |
| US5390361A (en) * | 1991-03-06 | 1995-02-14 | Nokia Telecommunications Oy | Method and a device for controlling a radio transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732366B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4313209A (en) | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation | |
| US5963100A (en) | Frequency synthesizer having a speed-up circuit | |
| US7109816B2 (en) | Dual port modulator comprising a frequency synthesiser | |
| JPH02180431A (ja) | 信号発生器 | |
| US5757216A (en) | Electronic device using phase synchronous circuit | |
| US5373256A (en) | PLL frequency synthesizer having a main loop and a secondary loop | |
| EP1657813A4 (en) | BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL | |
| JPH011330A (ja) | 周波数シンセサイザ | |
| AU2002257363A1 (en) | Tunable voltage controlled oscillator circuit having aided acquisition and methods for operating the same | |
| JPS63193724A (ja) | 無線送信機 | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| JPH06334562A (ja) | 送受信回路とその方法 | |
| US5163074A (en) | Dynamic frequency divider circuit with capacitor in loop to achieve fifty percent duty cycle output | |
| JP2663537B2 (ja) | 周波数シンセサイザ | |
| JP2643766B2 (ja) | Ｐｌｌ回路 | |
| JP2732571B2 (ja) | チューナ用ｐｌｌ回路 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JPH05175858A (ja) | Ｐｌｌ回路 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JPH0376427A (ja) | Ｐｌｌ回路 | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| JPH03236634A (ja) | Ｆｍ変調送信機 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPH0362730A (ja) | 周波数シンセサイザ | |
| JPS61200723A (ja) | 同時送受信通信機における角度変調送信波の作成回路 |