JPH03236634A - Ｆｍ変調送信機 - Google Patents
Ｆｍ変調送信機Info
- Publication number
- JPH03236634A JPH03236634A JP3352690A JP3352690A JPH03236634A JP H03236634 A JPH03236634 A JP H03236634A JP 3352690 A JP3352690 A JP 3352690A JP 3352690 A JP3352690 A JP 3352690A JP H03236634 A JPH03236634 A JP H03236634A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pll loop
- output
- controlled oscillator
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000010355 oscillation Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は、ディジタル信号をＦＭ変調して送信する送信
機に係り、特にＦＭ変調を短時間に安定してかけること
ができるＦＭ変調送信機に関する。
機に係り、特にＦＭ変調を短時間に安定してかけること
ができるＦＭ変調送信機に関する。
リモートキーレスエントリなどの送信機では、ディジク
ル信号を変調して送信する必要がある。
ル信号を変調して送信する必要がある。
従来のこの種の送信機では、データをＡＭ変調して送信
している。
している。
［発明が解決しようとする課題］
しかしながら、送信機の出力周波数をＳ／Ｎ。
妨害特性を良好な状態で送信することを考えるとＡＭ変
調方式よりも、データをＦＭ変調して送信する方が有利
である。また、周波数の安定化、多チャンネルの点から
ＰＬＬ方式の採用が考えられる。しかしながらＤＣ成分
をかなり含むディジタル信号を、ＰＬＬループがロック
されている一般的なＰＬＬ方式の状態にてＦＭ変調をか
けることはその動作原理上、かなりの制約がある。
調方式よりも、データをＦＭ変調して送信する方が有利
である。また、周波数の安定化、多チャンネルの点から
ＰＬＬ方式の採用が考えられる。しかしながらＤＣ成分
をかなり含むディジタル信号を、ＰＬＬループがロック
されている一般的なＰＬＬ方式の状態にてＦＭ変調をか
けることはその動作原理上、かなりの制約がある。
本発明は上記従来の課題を解決するものであり、ＰＬＬ
方式のシンセサイザを使用してディジタル信号を短時間
に安定してＦＭ変調できる送信機を提供することを目的
としている。
方式のシンセサイザを使用してディジタル信号を短時間
に安定してＦＭ変調できる送信機を提供することを目的
としている。
〔課題を解決するための手段］
本発明によるＦＭ変調送信機は、電圧制御発振器と、こ
の発振器からの出力と基準周波数出力との位相差を検出
してその差に応じた比較電圧を出力する位相比較器と、
この比較電圧を制御電圧として前記電圧制御発振器に入
力するフィルタとから成るＰＬＬループが形成されてい
るとともに、前記ＰＬＬループがロックされさらにＰＬ
Ｌループがカットされた後に、前記電圧制御発振器に送
信データ電圧を出力する経路が設けられていることを特
徴とするものである。
の発振器からの出力と基準周波数出力との位相差を検出
してその差に応じた比較電圧を出力する位相比較器と、
この比較電圧を制御電圧として前記電圧制御発振器に入
力するフィルタとから成るＰＬＬループが形成されてい
るとともに、前記ＰＬＬループがロックされさらにＰＬ
Ｌループがカットされた後に、前記電圧制御発振器に送
信データ電圧を出力する経路が設けられていることを特
徴とするものである。
〔作用］
上記手段では、電圧制御発振器と位相比較器などからな
るＰＬＬループにより、発振出力の周波数ならびに位相
が安定したロック状態とし、その後このループをカット
して、前記電圧制御発振器に送信データを送り、この送
信データの電圧により前記発振器を制御し、ＦＭ変調を
かけるようにしている。よってデータ送信時間は限られ
るが、電圧制御発振器が安定したときにＦＭ変調がかけ
られ、前記発振器から安定したＦＭ変調波が出力される
ようになる。
るＰＬＬループにより、発振出力の周波数ならびに位相
が安定したロック状態とし、その後このループをカット
して、前記電圧制御発振器に送信データを送り、この送
信データの電圧により前記発振器を制御し、ＦＭ変調を
かけるようにしている。よってデータ送信時間は限られ
るが、電圧制御発振器が安定したときにＦＭ変調がかけ
られ、前記発振器から安定したＦＭ変調波が出力される
ようになる。
［実施例］
以下本発明の実施例を図面によって説明する。
第１図は、本発明によるＦＭ変調送信機を示す回路ブロ
ック図、第２図はその動作をしめずタイムチャートであ
る。
ック図、第２図はその動作をしめずタイムチャートであ
る。
第１図において、符号１は電圧制御発振器（ＶＣＯＩ
テある。符号２はＰＬＬ・ＩＣ１’ある。このＩＣ２内
には、プログラマブル分周器２ａ、位相比較器２ｂ、基
準周波数発振器２０などが内蔵されている。符号３はク
リスタル発振素子であり、この発振素子の振動数に基づ
いて基準周波数発振器２Ｃから発振出力が得られる。Ｉ
Ｃ２からの出力（比較電圧）はローパスフィルタ４を経
てサンプル・アンド・ホールド回路５に入力される。符
号６はマイクロコンピュータであり、このマイクロコン
ピュータ６からサンプル・アンド・ホールド回路５にサ
ンプル信号が出力される。またマイクロコンピュータ６
によって前記ＩＣ２も制御される。符号７は加算器であ
る。デジタル信号による送信データとサンプル・アンド
・ホールド回路５からの出力は加算器７により加算され
、前記電圧制御発振器ｌに対し制御電圧として入力する
。符号８はＦＭ変調出力を増幅するバッファアンプ、９
はアンテナである。
テある。符号２はＰＬＬ・ＩＣ１’ある。このＩＣ２内
には、プログラマブル分周器２ａ、位相比較器２ｂ、基
準周波数発振器２０などが内蔵されている。符号３はク
リスタル発振素子であり、この発振素子の振動数に基づ
いて基準周波数発振器２Ｃから発振出力が得られる。Ｉ
Ｃ２からの出力（比較電圧）はローパスフィルタ４を経
てサンプル・アンド・ホールド回路５に入力される。符
号６はマイクロコンピュータであり、このマイクロコン
ピュータ６からサンプル・アンド・ホールド回路５にサ
ンプル信号が出力される。またマイクロコンピュータ６
によって前記ＩＣ２も制御される。符号７は加算器であ
る。デジタル信号による送信データとサンプル・アンド
・ホールド回路５からの出力は加算器７により加算され
、前記電圧制御発振器ｌに対し制御電圧として入力する
。符号８はＦＭ変調出力を増幅するバッファアンプ、９
はアンテナである。
次に上記実施例の動作を説明する。
電圧制御発振器（ＶＣＯ） １からの出力はプログラ
マブル分周器２ａによって所定の周波数に分周され、位
相比較器２ｂに入力される。ＰＬＬ・ＩＣ２内では、ク
リスタル発振素子３の発振に基づいて基準周波数発振器
２Ｃにより基準周波数信号が形成される０位相比較器２
ｂでは、プログラマブル分周器２ａからの出力と前記基
準周波数信号とが比較され、その位相差に対応する比較
電圧が出力される。この比較電圧は、ロー・パス・フィ
ルタ４により電圧制御発振器１を制御するために必要な
成分のみとなり、これがサンプル・アンド・ホールド回
路５から加算器７を介して電圧制御発振器１に入力され
る。電圧制御発振器１では前記比較電圧（直流電圧）に
応じて周波数が可変される。そして位相比較器２ｂから
出力される比較電圧が所定値（例えば２Ｖ）となったと
きに、上記ＰＬＬループがロック状態になる。
マブル分周器２ａによって所定の周波数に分周され、位
相比較器２ｂに入力される。ＰＬＬ・ＩＣ２内では、ク
リスタル発振素子３の発振に基づいて基準周波数発振器
２Ｃにより基準周波数信号が形成される０位相比較器２
ｂでは、プログラマブル分周器２ａからの出力と前記基
準周波数信号とが比較され、その位相差に対応する比較
電圧が出力される。この比較電圧は、ロー・パス・フィ
ルタ４により電圧制御発振器１を制御するために必要な
成分のみとなり、これがサンプル・アンド・ホールド回
路５から加算器７を介して電圧制御発振器１に入力され
る。電圧制御発振器１では前記比較電圧（直流電圧）に
応じて周波数が可変される。そして位相比較器２ｂから
出力される比較電圧が所定値（例えば２Ｖ）となったと
きに、上記ＰＬＬループがロック状態になる。
上記ＰＬＬループがロックされると、ＰＬＬ・ＩＣ２の
例えば位相比較器２ｂからのロック検知出力がマイクロ
コンピュータ６に入力される。このロック検知出力は、
例えば位相比較器２ｂからの比較電圧が所定値になった
ことに基づいて出力される。このロック検知出力がマイ
クロコンピュータ６に出力されると、マイクロコンピュ
ータ６からサンプル・アンド・ホールド回路５にサンプ
ル信号が出力される。このサンプル信号により、ＰＬＬ
ループがロックされているときの制御電圧がサンプリン
グされ、サンプル・アンド・ホールド回路５により、こ
の制御電圧がホールドされる。そしてこのホールド直後
にマイクロコンピュータ６からの指令によりＰＬＬルー
プがカットされる。このカットは、例えば位相比較器２
ｂの比較ならびに比較電圧の出力を停止することにより
行なわれる。この状態では、ＰＬＬループがカットされ
ているが、サンプル・アンド・ホールド回路５により制
御電圧がホールドされているため、電圧制御発振器１か
らの発振周波数ならびに位相はＰＬＬループのロック時
と同様の安定状態となっている。
例えば位相比較器２ｂからのロック検知出力がマイクロ
コンピュータ６に入力される。このロック検知出力は、
例えば位相比較器２ｂからの比較電圧が所定値になった
ことに基づいて出力される。このロック検知出力がマイ
クロコンピュータ６に出力されると、マイクロコンピュ
ータ６からサンプル・アンド・ホールド回路５にサンプ
ル信号が出力される。このサンプル信号により、ＰＬＬ
ループがロックされているときの制御電圧がサンプリン
グされ、サンプル・アンド・ホールド回路５により、こ
の制御電圧がホールドされる。そしてこのホールド直後
にマイクロコンピュータ６からの指令によりＰＬＬルー
プがカットされる。このカットは、例えば位相比較器２
ｂの比較ならびに比較電圧の出力を停止することにより
行なわれる。この状態では、ＰＬＬループがカットされ
ているが、サンプル・アンド・ホールド回路５により制
御電圧がホールドされているため、電圧制御発振器１か
らの発振周波数ならびに位相はＰＬＬループのロック時
と同様の安定状態となっている。
そして、ＰＬＬループがカットされた直後にディジタル
の送信データを加算器７に送り、電圧制御発振器１によ
って送信データをＦＭ変調する。そしてバッファアンプ
８により増幅し、アンテナ９より送信する。
の送信データを加算器７に送り、電圧制御発振器１によ
って送信データをＦＭ変調する。そしてバッファアンプ
８により増幅し、アンテナ９より送信する。
また多チャンネルにてＦＭ送信するためには、電圧制御
発振器１の発振周波数を切換え、またプログラマブル分
周器２ａにて所定の分周率にて分周した出力が位相比較
２ｂに入る。
発振器１の発振周波数を切換え、またプログラマブル分
周器２ａにて所定の分周率にて分周した出力が位相比較
２ｂに入る。
第２図は上記の動作をタイムチャートとして示したちの
である。
である。
電源がＯＮとなると同時にサンプル・アンド・ホールド
回ｕ５が非ホールド状態となる。そして所定チャンネル
周波数により電圧制御発振器ｌが発振を開始する。ＰＬ
Ｌループがロックされ、さらにマイクロコンピュータ６
からの指令によりＰＬＬループがカットされると同時に
サンプル・アンド・ホールド回路５により同調電圧がホ
ールドされる。ＰＬＬループのロック時間は例えば５
ｍ５ｅｃ程度である。そしてロックが解除され制御電圧
がホールドされた直後の例えば２００μｓｅｃ経過後に
送信データでＦＭ変調される。
回ｕ５が非ホールド状態となる。そして所定チャンネル
周波数により電圧制御発振器ｌが発振を開始する。ＰＬ
Ｌループがロックされ、さらにマイクロコンピュータ６
からの指令によりＰＬＬループがカットされると同時に
サンプル・アンド・ホールド回路５により同調電圧がホ
ールドされる。ＰＬＬループのロック時間は例えば５
ｍ５ｅｃ程度である。そしてロックが解除され制御電圧
がホールドされた直後の例えば２００μｓｅｃ経過後に
送信データでＦＭ変調される。
一般にリモートキーレスエントリなどの送信機では、デ
ータ量が少ないため、このデータがＦＭ変調される間、
電圧制御発振器１からの発振周波数ならびに位相は安定
しており、よって安定したＦＭ変調波が得られる。
ータ量が少ないため、このデータがＦＭ変調される間、
電圧制御発振器１からの発振周波数ならびに位相は安定
しており、よって安定したＦＭ変調波が得られる。
なお、本発明による送信機は、データ送信時間が長くな
ければどのような機器であって６実施可能である。
ければどのような機器であって６実施可能である。
［効果］
以上のように本発明によれば、ディジタル信号の送信デ
ータを安定したＦＭ変調により送信することが可能であ
る。またＰＬＬ方式を使用のため、多チャンネルによる
送信も可能である。
ータを安定したＦＭ変調により送信することが可能であ
る。またＰＬＬ方式を使用のため、多チャンネルによる
送信も可能である。
第１図は本発明によるＦＭ変調送信機の回路ブロック図
、第２図はその動作を示すタイムチャートである。 １・・・電圧制御発信機（ＶＣＯ） 、 ２ ｂ・・・
位相比較器、２ｃ・・・基準周波数信号発振器、５・・
・サンプル・アンド・ホールド回路、７・・・加算器。
、第２図はその動作を示すタイムチャートである。 １・・・電圧制御発信機（ＶＣＯ） 、 ２ ｂ・・・
位相比較器、２ｃ・・・基準周波数信号発振器、５・・
・サンプル・アンド・ホールド回路、７・・・加算器。
Claims (1)
- １、電圧制御発振器と、この発振器からの出力と基準周
波数出力との位相差を検出してその差に応じた比較電圧
を出力する位相比較器と、この比較電圧を制御電圧とし
て前記電圧制御発振器に入力するフィルタとから成るＰ
ＬＬループが形成されているとともに、前記ＰＬＬルー
プがロックされさらにＰＬＬループがカットされた後に
、前記電圧制御発振器に送信データ電圧を出力する経路
が設けられていることを特徴とするＦＭ変調送信機
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033526A JP2688858B2 (ja) | 1990-02-13 | 1990-02-13 | Ｆｍ変調送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033526A JP2688858B2 (ja) | 1990-02-13 | 1990-02-13 | Ｆｍ変調送信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03236634A true JPH03236634A (ja) | 1991-10-22 |
| JP2688858B2 JP2688858B2 (ja) | 1997-12-10 |
Family
ID=12388993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2033526A Expired - Fee Related JP2688858B2 (ja) | 1990-02-13 | 1990-02-13 | Ｆｍ変調送信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2688858B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157901A (en) * | 1991-03-01 | 1992-10-27 | House Food Industrial Co., Ltd. | Method for sealing retort container |
| US7031675B2 (en) | 2001-03-14 | 2006-04-18 | Renesas Technology Corp. | FM transmitter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710145U (ja) * | 1980-06-19 | 1982-01-19 | ||
| JPS63171036U (ja) * | 1987-04-24 | 1988-11-08 | ||
| JPH01132134U (ja) * | 1988-03-01 | 1989-09-07 | ||
| JPH01311624A (ja) * | 1988-06-09 | 1989-12-15 | Clarion Co Ltd | 周波数変調送信機 |
-
1990
- 1990-02-13 JP JP2033526A patent/JP2688858B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710145U (ja) * | 1980-06-19 | 1982-01-19 | ||
| JPS63171036U (ja) * | 1987-04-24 | 1988-11-08 | ||
| JPH01132134U (ja) * | 1988-03-01 | 1989-09-07 | ||
| JPH01311624A (ja) * | 1988-06-09 | 1989-12-15 | Clarion Co Ltd | 周波数変調送信機 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157901A (en) * | 1991-03-01 | 1992-10-27 | House Food Industrial Co., Ltd. | Method for sealing retort container |
| US7031675B2 (en) | 2001-03-14 | 2006-04-18 | Renesas Technology Corp. | FM transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2688858B2 (ja) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200184B2 (ja) | 無線装置用のシンセサイザ | |
| US5521947A (en) | Phase detection reset in phase locked loops used for direct VCO modulation | |
| US5991605A (en) | Method and circuit for creating a modulated signal in a transceiver | |
| FI89848C (fi) | Generering av saendningssignalen i en mobiltelefon | |
| EP0315489A3 (en) | Fast frequency settling signal generator utilizing a frequency locked-loop | |
| JPH0151100B2 (ja) | ||
| JPH03236634A (ja) | Ｆｍ変調送信機 | |
| US6246297B1 (en) | Phase and/or frequency modulated frequency synthesizer having two phase locked loops | |
| US6625422B1 (en) | Signal generator | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPS61200723A (ja) | 同時送受信通信機における角度変調送信波の作成回路 | |
| JPH0496428A (ja) | 無線装置 | |
| TWI226755B (en) | Fast frequency synthesizing and modulating apparatus and method | |
| JPH0342757Y2 (ja) | ||
| JPH09130146A (ja) | Ｆｍ無線機における低周波データ変調回路 | |
| JPH0644203Y2 (ja) | Ｄｃｐ装置用送信機 | |
| JPH07273674A (ja) | Ｉｆ信号再生回路 | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| JP2796969B2 (ja) | 移動無線装置 | |
| JPS63131705A (ja) | シンセサイザ変調回路 | |
| JP2608774B2 (ja) | テレビ信号のｆｍ送信装置 | |
| JPH02112323A (ja) | 無線通信装置 | |
| JPS5745740A (en) | Frequency synthesizer | |
| JPS5856293B2 (ja) | 多方向通信網の補助信号插入方式 | |
| JPH11225081A (ja) | 周波数変調送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |