JPH09130146A - Ｆｍ無線機における低周波データ変調回路 - Google Patents
Ｆｍ無線機における低周波データ変調回路Info
- Publication number
- JPH09130146A JPH09130146A JP7283822A JP28382295A JPH09130146A JP H09130146 A JPH09130146 A JP H09130146A JP 7283822 A JP7283822 A JP 7283822A JP 28382295 A JP28382295 A JP 28382295A JP H09130146 A JPH09130146 A JP H09130146A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- modulation
- voltage
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】本発明は、自動周波数調整機能を持った変調回
路を提供する。 【解決手段】ＰＬＬシンセサイザー及び電圧制御発振器
を用いて第１及び第２のローカル周波数を出力する第１
及び第２のＰＬＬを備え、該第２のＰＬＬシンセサイザ
ーからのアナログ信号をＡ／Ｄ変換し、変換されたデジ
タル信号をロック電圧として保持する制御部を設け、該
制御部により前記第２のＰＬＬシンセサイザーを閉ルー
プとした後に、前記Ｄ／Ａ変換器により出力された制御
電圧で発振している電圧制御発振器に変調用ＡＦ信号で
ＦＭ変調をかけることにより第２のローカル周波数及び
基準周波数用シンセサイザーの基準信号源として使用す
るようにした。
路を提供する。 【解決手段】ＰＬＬシンセサイザー及び電圧制御発振器
を用いて第１及び第２のローカル周波数を出力する第１
及び第２のＰＬＬを備え、該第２のＰＬＬシンセサイザ
ーからのアナログ信号をＡ／Ｄ変換し、変換されたデジ
タル信号をロック電圧として保持する制御部を設け、該
制御部により前記第２のＰＬＬシンセサイザーを閉ルー
プとした後に、前記Ｄ／Ａ変換器により出力された制御
電圧で発振している電圧制御発振器に変調用ＡＦ信号で
ＦＭ変調をかけることにより第２のローカル周波数及び
基準周波数用シンセサイザーの基準信号源として使用す
るようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＭ無線機におけ
る低周波データ変調回路に関する。
る低周波データ変調回路に関する。
【０００２】
【従来の技術】自動車電話機等のＦＭ無線機は、制御信
号に音声周波数帯（３００Ｈｚ〜３ＫＨｚ）より低い３
００Ｈｚ以下の信号にて搬送波をＦＭ変調し、制御信号
として使用している。
号に音声周波数帯（３００Ｈｚ〜３ＫＨｚ）より低い３
００Ｈｚ以下の信号にて搬送波をＦＭ変調し、制御信号
として使用している。
【０００３】ＦＭ無線機で、Ｔｘ波に３００Ｈｚ以下の
低周波データ等にてＦＭ変調を掛ける方法は色々ある
が、第１に図２に示すように、温度制御水晶発振器（Ｔ
ＣＸＯ）からなる１つのＰＬＬｉｃ、ローパスフィルタ
ＬＰＦとからなる一つのＰＬＬシンセサイザーを介して
電圧制御発振器（ＶＣＯ）に変調用ＡＦ信号を入力して
ＦＭ変調をかけ直接Ｔｘ周波数をつくりだす直接方式が
ある。第２に図３に示すように、Ｒｘシンセサイザーか
らの１ｓｔローカル周波数と図２で作り出された固定的
な周波数をミキサー（ＭＩＸ）でＰＬＬシンセサイザー
でつくりだしたものとをミックスしてＴｘ周波数をつく
りだすいわゆるミックス方式がある。
低周波データ等にてＦＭ変調を掛ける方法は色々ある
が、第１に図２に示すように、温度制御水晶発振器（Ｔ
ＣＸＯ）からなる１つのＰＬＬｉｃ、ローパスフィルタ
ＬＰＦとからなる一つのＰＬＬシンセサイザーを介して
電圧制御発振器（ＶＣＯ）に変調用ＡＦ信号を入力して
ＦＭ変調をかけ直接Ｔｘ周波数をつくりだす直接方式が
ある。第２に図３に示すように、Ｒｘシンセサイザーか
らの１ｓｔローカル周波数と図２で作り出された固定的
な周波数をミキサー（ＭＩＸ）でＰＬＬシンセサイザー
でつくりだしたものとをミックスしてＴｘ周波数をつく
りだすいわゆるミックス方式がある。
【０００４】
【発明が解決しようとする課題】しかし両方式とも、低
周波信号にてＦＭ変調をかけるためＰＬＬシンセサイザ
ーの設計が難しいという問題がある。一方、基準発振器
ＴＣＸＯの周波数にも変調用ＡＦ信号にてＦＭ変調をか
ければＰＬＬシンセサイザーの設計は楽であるが、この
基準発振器にて制御されている他のＰＬＬシンセサイザ
ー、例えば１ｓｔローカルＰＬＬシンセサイザーにも影
響を与えてしまう。
周波信号にてＦＭ変調をかけるためＰＬＬシンセサイザ
ーの設計が難しいという問題がある。一方、基準発振器
ＴＣＸＯの周波数にも変調用ＡＦ信号にてＦＭ変調をか
ければＰＬＬシンセサイザーの設計は楽であるが、この
基準発振器にて制御されている他のＰＬＬシンセサイザ
ー、例えば１ｓｔローカルＰＬＬシンセサイザーにも影
響を与えてしまう。
【０００５】なお、図４に示すように１ｓｔローカルＰ
ＬＬシンセサイザー１と２ｎｄローカルＰＬＬシンセサ
イザー２の２つを使うシステムも考えられる。しかしこ
の場合は２ｎｄローカルＰＬＬシンセサイザー２の設計
が難しくなってしまう。この場合も基準発振器ＴＣＸＯ
にも変調用ＡＦ信号にてＦＭ変調をかければＰＬＬシン
セサイザーの設計は楽であるが、前技術と同様、他のＰ
ＬＬシンセサイザーに影響を与えてしまうという問題が
生じる。
ＬＬシンセサイザー１と２ｎｄローカルＰＬＬシンセサ
イザー２の２つを使うシステムも考えられる。しかしこ
の場合は２ｎｄローカルＰＬＬシンセサイザー２の設計
が難しくなってしまう。この場合も基準発振器ＴＣＸＯ
にも変調用ＡＦ信号にてＦＭ変調をかければＰＬＬシン
セサイザーの設計は楽であるが、前技術と同様、他のＰ
ＬＬシンセサイザーに影響を与えてしまうという問題が
生じる。
【０００６】以上の考察から、基準発振器ＴＣＶＯを２
個持てば解決するはずであるが、この場合はコストアッ
プになる、また自動周波数調整ＡＦＣが難しくなってし
まう。
個持てば解決するはずであるが、この場合はコストアッ
プになる、また自動周波数調整ＡＦＣが難しくなってし
まう。
【０００７】本発明の目的は、かかる問題点を解決した
自動周波数調整機能を持った変調回路を提供することに
ある。
自動周波数調整機能を持った変調回路を提供することに
ある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ＰＬＬシンセサイザー及び電圧制御発振
器を用いて第１及び第２のローカル周波数を出力する第
１及び第２のＰＬＬを備え、該第２のＰＬＬシンセサイ
ザーからのアナログ信号をＡ／Ｄ変換し、変換されたデ
ジタル信号をロック電圧として保持する制御部を設け、
該制御部により前記第２のＰＬＬシンセサイザーを閉ル
ープとした後に、前記Ｄ／Ａ変換器により出力された制
御電圧で発振している電圧制御発振器に変調用ＡＦ信号
でＦＭ変調をかけることにより第２のローカル周波数及
び基準周波数用シンセサイザーの基準信号源として使用
するようにした。
に、本発明は、ＰＬＬシンセサイザー及び電圧制御発振
器を用いて第１及び第２のローカル周波数を出力する第
１及び第２のＰＬＬを備え、該第２のＰＬＬシンセサイ
ザーからのアナログ信号をＡ／Ｄ変換し、変換されたデ
ジタル信号をロック電圧として保持する制御部を設け、
該制御部により前記第２のＰＬＬシンセサイザーを閉ル
ープとした後に、前記Ｄ／Ａ変換器により出力された制
御電圧で発振している電圧制御発振器に変調用ＡＦ信号
でＦＭ変調をかけることにより第２のローカル周波数及
び基準周波数用シンセサイザーの基準信号源として使用
するようにした。
【０００９】
【発明の実施の形態】図１は、本発明の変調回路の実施
形態を示す回路図である。
形態を示す回路図である。
【００１０】受信入力３は、ＲＦ−ＡＭＰ４を経て第１
ミキサー５に入力される。第１ミキサー５にはＰＬＬシ
ンセサイザー６からの１ｓｔローカル周波数が入力され
てバンドパスフィルタＢＰＦを介して第２ミキサー７に
入力される。第２ミキサー７には、ＰＬＬｉｃ８、ロー
パスフィルタＬＰＦからの信号に電圧制御発振器ＶＣＯ
９に変調用ＡＦ信号が入力されてＦＭ変調された２ｎｄ
ローカル周波数が入力される。第２ミキサー７の出力
は、中間周波数検出回路１０に入力される。中間周波数
検出回路１０からのＡＦ信号出力はキャンセル回路１１
を経て出力される。ここでＰＬＬシンセサイザーを構成
するＰＬＬｉｃ８、ＬＰＦにはスイッチＳＷ１、ＳＷ２
を介して制御部１２が接続されている。制御部１２はＬ
ＰＦからのアナログ信号をデジタル信号に変換するＡ／
Ｄ変換器と、デジタル信号をアナログ信号に変換するＤ
／Ａ変換器を有しており、ロック電圧の保持を行う。ま
た、電圧制御発振器９から出力される２ｎｄローカル周
波数は、分周器１／Ｎを介してＰＬＬｉｃ１３に入力さ
れＰＬＬｉｃ１３とＬＰＦからの信号が変調用ＡＦ信号
によって電圧制御発振器１４でＦＭ変調され基準信号と
なる。
ミキサー５に入力される。第１ミキサー５にはＰＬＬシ
ンセサイザー６からの１ｓｔローカル周波数が入力され
てバンドパスフィルタＢＰＦを介して第２ミキサー７に
入力される。第２ミキサー７には、ＰＬＬｉｃ８、ロー
パスフィルタＬＰＦからの信号に電圧制御発振器ＶＣＯ
９に変調用ＡＦ信号が入力されてＦＭ変調された２ｎｄ
ローカル周波数が入力される。第２ミキサー７の出力
は、中間周波数検出回路１０に入力される。中間周波数
検出回路１０からのＡＦ信号出力はキャンセル回路１１
を経て出力される。ここでＰＬＬシンセサイザーを構成
するＰＬＬｉｃ８、ＬＰＦにはスイッチＳＷ１、ＳＷ２
を介して制御部１２が接続されている。制御部１２はＬ
ＰＦからのアナログ信号をデジタル信号に変換するＡ／
Ｄ変換器と、デジタル信号をアナログ信号に変換するＤ
／Ａ変換器を有しており、ロック電圧の保持を行う。ま
た、電圧制御発振器９から出力される２ｎｄローカル周
波数は、分周器１／Ｎを介してＰＬＬｉｃ１３に入力さ
れＰＬＬｉｃ１３とＬＰＦからの信号が変調用ＡＦ信号
によって電圧制御発振器１４でＦＭ変調され基準信号と
なる。
【００１１】ここで、ＳＷ１をオン、ＳＷ２をオフとし
た場合、２ｎｄローカル周波数は、ＰＬＬｉｃ８、ＬＰ
Ｆ、ＳＷ１、抵抗Ｒ、コンデンサＣのループにてＰＬＬ
シンセサイザーを構成する。この状態にて、受信入力Ｒ
ｘの受信信号に自動周波数調整ＡＦＣが行われる。ＡＦ
Ｃ完了後、ロック電圧を制御部１２のＡ／Ｄ変換器で読
み込み、ＳＷ１をオフ、ＳＷ２をオンとして、Ａ／Ｄ変
換器で読み込んだ電圧を制御部１２のＤ／Ａ変換器から
送出して２ｎｄローカルの周波数をＰＬＬシンセサイザ
ーの閉ループ時と同一周波数となるようホールドを行
う。次にこのＰＬＬシンセサイザーのＰＬＬｉｃ８等の
電源を切る。
た場合、２ｎｄローカル周波数は、ＰＬＬｉｃ８、ＬＰ
Ｆ、ＳＷ１、抵抗Ｒ、コンデンサＣのループにてＰＬＬ
シンセサイザーを構成する。この状態にて、受信入力Ｒ
ｘの受信信号に自動周波数調整ＡＦＣが行われる。ＡＦ
Ｃ完了後、ロック電圧を制御部１２のＡ／Ｄ変換器で読
み込み、ＳＷ１をオフ、ＳＷ２をオンとして、Ａ／Ｄ変
換器で読み込んだ電圧を制御部１２のＤ／Ａ変換器から
送出して２ｎｄローカルの周波数をＰＬＬシンセサイザ
ーの閉ループ時と同一周波数となるようホールドを行
う。次にこのＰＬＬシンセサイザーのＰＬＬｉｃ８等の
電源を切る。
【００１２】そうすると２ｎｄローカル周波数は単なる
発振器となり、変調用ＡＦ信号はＤＣからの変調が可能
となる。この出力を２ｎｄローカル信号で使うと共に、
ＰＬＬシンセサイザーの基準信号として使用する。
発振器となり、変調用ＡＦ信号はＤＣからの変調が可能
となる。この出力を２ｎｄローカル信号で使うと共に、
ＰＬＬシンセサイザーの基準信号として使用する。
【００１３】Ｔｘ周波数の変調はこの変調のかかった基
準信号と必要に応じて電圧制御発振器ＶＣＯ１４にも変
調用ＡＦ信号を外乱として与えることによって、ＤＣか
らの理想的な変調器が構成される。２ｎｄローカル信号
は、電圧制御発振器９にて変調用ＡＦ信号にてＦＭ変調
がかかっているため、中間周波数検出回路ＩＦＤＥＴ出
力のＡＦ信号中に変調用ＡＦ信号が復調されてしまう、
よってこれをキャンセルするためのキャンセル回路１１
を必要に応じて付加する。
準信号と必要に応じて電圧制御発振器ＶＣＯ１４にも変
調用ＡＦ信号を外乱として与えることによって、ＤＣか
らの理想的な変調器が構成される。２ｎｄローカル信号
は、電圧制御発振器９にて変調用ＡＦ信号にてＦＭ変調
がかかっているため、中間周波数検出回路ＩＦＤＥＴ出
力のＡＦ信号中に変調用ＡＦ信号が復調されてしまう、
よってこれをキャンセルするためのキャンセル回路１１
を必要に応じて付加する。
【００１４】以上にて、通話を行うわけであるが、２ｎ
ｄローカルは通話中は制御部１２からのＤ／Ａ変換器に
よって変換された電圧にて周波数をホールドしてあるた
め、ＡＦＣ回路及び制御部１２のコントロール下に置か
れていることとなり、通話中のＡＦＣを前記電圧のコン
トロールにて達成される。
ｄローカルは通話中は制御部１２からのＤ／Ａ変換器に
よって変換された電圧にて周波数をホールドしてあるた
め、ＡＦＣ回路及び制御部１２のコントロール下に置か
れていることとなり、通話中のＡＦＣを前記電圧のコン
トロールにて達成される。
【００１５】
【発明の効果】以上説明したように、本発明の構成なら
びに方法によれば、変調回路の低消費電流化が達成され
るとともに、自動周波数調整機能も達成される。
びに方法によれば、変調回路の低消費電流化が達成され
るとともに、自動周波数調整機能も達成される。
【図１】本発明の変調回路の回路図。
【図２】従来の回路図。
【図３】従来の回路図。
【図４】従来の回路図。
１ １ｓｔローカルＰＬＬシンセサイザー ２ ２ｎｄローカルＰＬＬシンセサイザー ３ 受信入力 ４ ＲＦ−ＡＭＰ ５ 第１ミキサー ６ ＰＬＬシンセサイザー ７ 第２ミキサー ８ ＰＬＬｉｃ ９ 電圧制御発振器 １０ 中間周波数検出回路 １１ キャンセル回路 １２ 制御部 １３ ＰＬＬｉｃ １４ 電圧制御発振器
Claims (1)
- 【請求項１】ＰＬＬシンセサイザー及び電圧制御発振器
を用いて第１及び第２のローカル周波数を出力する第１
及び第２のＰＬＬを備え、該第２のＰＬＬシンセサイザ
ーからのアナログ信号をＡ／Ｄ変換し、変換されたデジ
タル信号をロック電圧として保持する制御部を設け、該
制御部により前記第２のＰＬＬシンセサイザーを閉ルー
プとした後に、前記Ｄ／Ａ変換器により出力された制御
電圧で発振している電圧制御発振器に変調用ＡＦ信号で
ＦＭ変調をかけることにより第２のローカル周波数及び
基準周波数用シンセサイザーの基準信号源として使用す
るようにしたことを特徴とするＦＭ無線機における低周
波データ変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7283822A JPH09130146A (ja) | 1995-10-31 | 1995-10-31 | Ｆｍ無線機における低周波データ変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7283822A JPH09130146A (ja) | 1995-10-31 | 1995-10-31 | Ｆｍ無線機における低周波データ変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130146A true JPH09130146A (ja) | 1997-05-16 |
Family
ID=17670605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7283822A Pending JPH09130146A (ja) | 1995-10-31 | 1995-10-31 | Ｆｍ無線機における低周波データ変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09130146A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501182B1 (ko) * | 1998-07-07 | 2005-09-26 | 삼성전기주식회사 | 광대역용 2입력 변조회로 |
| CN105634484A (zh) * | 2015-12-24 | 2016-06-01 | 熊猫电子集团有限公司 | 基于外部触发的调频连续波信号源 |
-
1995
- 1995-10-31 JP JP7283822A patent/JPH09130146A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501182B1 (ko) * | 1998-07-07 | 2005-09-26 | 삼성전기주식회사 | 광대역용 2입력 변조회로 |
| CN105634484A (zh) * | 2015-12-24 | 2016-06-01 | 熊猫电子集团有限公司 | 基于外部触发的调频连续波信号源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200184B2 (ja) | 無線装置用のシンセサイザ | |
| JPH08223071A (ja) | 送信機及び送受信機 | |
| JPH10512729A (ja) | トランシーバーにおいて被変調信号を生成するための方法及び回路 | |
| JP5345858B2 (ja) | ノイズリダクションを持つ無線周波数信号の受信及び／又は送信用の装置 | |
| JP3301102B2 (ja) | 受信装置 | |
| JPH0151100B2 (ja) | ||
| JPH08251026A (ja) | 集積回路および送受信機 | |
| JPH09130146A (ja) | Ｆｍ無線機における低周波データ変調回路 | |
| CA1093643A (en) | Ssb transceiver | |
| JP3859767B2 (ja) | Ｆｍステレオ送信機 | |
| JPH0342757Y2 (ja) | ||
| JP4459348B2 (ja) | 周波数シンセサイザーを有する無線装置と、周波数シンセサイザーの位相及び／又は周波数を変調する方法 | |
| JPS6366089B2 (ja) | ||
| JP3786567B2 (ja) | 無線通信機 | |
| JPH0141250Y2 (ja) | ||
| JPH0799448A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH06284037A (ja) | ディジタル移動体通信装置 | |
| JPH06268551A (ja) | シンセサイザ回路 | |
| JPS6246358Y2 (ja) | ||
| TWI226755B (en) | Fast frequency synthesizing and modulating apparatus and method | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPH03236634A (ja) | Ｆｍ変調送信機 | |
| JPH10327090A (ja) | スーパーヘテロダイン方式の送受信機 | |
| JP3365965B2 (ja) | Ｆｍ変調回路 | |
| JP2000013256A (ja) | 送信回路 |