基于外部触发的调频连续波信号源
技术领域
本专利特别适用于调频连续波雷达、测试测量系统和频谱检测等系统,以及各种雷达模拟信号源的设计。采用该调频连续波信号源后可以大大改善杂散指标、简化电路,实现小型化,提高系统的可靠性和实用性,有极好的经济效益和应用前景。
背景技术
频率合成技术是微波测试测量、通信系统、雷达系统等应用领域里的关键技术。频率合成技术应用十分广泛,小到一个锁相环芯片,大到一个高性能的信号源系统。频率合成器就是由一个或几个参考频率产生一个或多个频率的系统元件的组合。随着电子技术的发展,雷达、电子侦察与对抗、无线通信等电子系统对信号源提出了越来越高的要求。不断探索新的频率合成技术,提高信号源性能成为发展趋势。
早期,连续波雷达主要被应用在近炸引信和调频连续波高速计这两种重要装置中。二战中,就将连续波近炸引信装在炮弹中,极大了提高了野战炮和高射炮的命中率。随着雷达技术的发展,调制的及不调制的连续波雷达得到了更广泛应用。连续波雷达之所以重要,不仅是因为它在多方面的应用,通过对它的研究,我们可以更好的理解在连续波雷达及脉冲雷达(动目标显示)的回波信号中多普勒信息的性质和用处。此外,连续波雷达除了可以从发射信号中区分出接收信号外,还可用来测量相对速度,并从固定目标或杂波中发现运动目标。
因此,运用先进的频率合成技术,设计连续波雷达信号源具有重要的意义。
发明内容
针对现有技术存在的问题,本发明提供一种基于外部触发的调频连续波信号源,首次采用“FPGA(现场可编程门阵列)+小数分频PLL(锁相环)”的电路形式和外部触发信号的函数算法实现多种调频连续波信号的产生。该信号源采用外部触发模式,且触发信号由FPGA输出给予。软件部分主要通过配置外部触发信号的函数算法来产生用户所需要的调频连续波信号。本发明采用该调频连续波信号源后可以大大改善杂散指标、简化电路,实现小型化,提高系统的可靠性和实用性,有极好的经济效益和应用前景。
本发明的技术方案是:基于外部触发的调频连续波信号源,采用FPGA和小数分频锁相环相结合的电路结构,所述小数分频锁相环采用调频模式,调频模式的触发信号是由FPGA输出的外部触发信号;所述调频模式具有三种工作模式:双向调频模式、单向调频模式、用户自定义调频模式;
(a)所述双向调频模式中,频率能够按照设计线性增加和线性减少;
(b)所述单向调频模式中,频率只能够按照设计线性增加或者线性减少,一个周期完毕后回到起始频率重复调频;
(c)所述用户自定义调频模式中,每一个触发信号触发一个单次调频,通过控制触发信号的触发时间和频率满足正弦调频连续波的函数关系,实现正弦波调频;具体函数关系如下:
其中:ramp_step为调频频率间隔,n(ramp_step)为整数倍个调频频率间隔,Ttrigger-n为整数倍个调频的时间,Ttrigger-1为第一个调频的时间,f1为整数倍个调频后的频率,f0为调频起始频率;通过FPGA对公式参数进行设定即可输出对应触发信号,实现正弦调频连续波信号。
进一步的,所述用户自定义调频模式中,通过自定义方式能够对初始频率进行设定。
进一步的,所述小数分频PLL是由HMC983和HMC984组成的小数分频锁相环。具有调频输出功能。
进一步的,所述小数分频锁相环采用输出频率为100MHz,相位噪声达到148dBc/Hz1kHz的恒温晶振作为参考源。稳定度极好。
进一步的,所述双向调频模式和单向调频模式的参数配置均通过FPGA通过SPI口对HMC984和HMC983的寄存器进行写操作实现。
进一步的,所述信号源采用宽带VCO。可实现4~8GHz带宽内的调频连续波信号。
进一步的,包括宽带耦合放大部分,所述宽带耦合放大部分使用多节阻抗变换线来展宽微带耦合器的带宽。保证功率平坦度。
进一步的,所述宽带耦合放大部分采用三节式耦合器。
本发明的有益效果:
1、首次采用“FPGA(现场可编程门阵列)+小数分频PLL(锁相环)”的电路形式和外部触发信号的函数算法实现多种调频连续波信号的产生。该信号源采用外部触发模式,且触发信号由FPGA输出给予。软件部分主要通过配置外部触发信号的函数算法来产生用户所需要的调频连续波信号。
2、采用Delta-Sigma调制技术、超宽带耦合技术等技术,采用低噪声的锁相环鉴相芯片,实现了高稳定度、低噪声的性能;使用48位小数分频器,实现了超高的调频线性度;使用宽带VCO,实现了宽频带内的信号输出。系统大大提高了调频信号源的性能。适合普遍应用在调频连续波雷达、测试测量系统、频谱监测等方面。
3、本专利特别适用于调频连续波雷达、测试测量系统和频谱检测等系统,以及各种雷达模拟信号源的设计。由于通常采用DDS技术来实现调频连续波信号的输出,信号不仅杂散较多、且体积较大,采用该调频连续波信号源后可以大大改善杂散指标、简化电路,实现小型化,提高系统的可靠性和实用性,有极好的经济效益和应用前景。
附图说明
图1为调频连续波信号源结构图;
图2为三节式耦合器结构示意图;
图3为双向调频模式;
图4为单向调频模式;
图5为用户自定义调频模式。
具体实施方法
下面结合附图对本发明做进一步的说明。
本专利为4~8GHz调频连续波信号源,信号源首次采用“FPGA(现场可编程门阵列)+小数分频PLL(锁相环)”的电路形式和外部触发信号的函数算法实现多种调频连续波信号的产生。硬件部分主要由小数分频锁相部分、宽带VCO及宽带耦合放大部分、FPGA部分。由HMC983和HMC984组成的小数分频锁相环,具有调频输出功能。该信号源采用外部触发模式,且触发信号由FPGA输出给予。软件部分主要通过配置外部触发信号的函数算法来产生用户所需要的调频连续波信号。该信号源还采用了宽带VCO(压控振荡器),可实现4~8GHz带宽内的调频连续波信号。
设计指标要求如下:
表1设计指标
本专利综合考虑成本和性能,采用Hittite的低相位噪声锁相环芯片HMC984LP4E和小数分频芯片HMC983LP5E组合使用。HMC984LP4E具有优秀的低相位噪声性能,相位噪声基底可达到-227dBc/HzHz(小数模式)-230dBc/HzHz(整数模式)。在设计中还应用到了它的快速锁定功能,可以大大加快电路的捷变频能力。HMC983LP5E具有小数分频功能,内部配置48位Delta-Sigma调制器,可实现4e-7Hz的分辨率,且具有调频功能,使得信号源可以通过FPGA进行灵活地配置产生需要的信号。以FPGA、HMC984LP4E和HMC983LP5E为核心的信号源结构如图1所示。
基于“FPGA+小数分频PLL”电路设计
锁相环采用100MHz的恒温晶振作为参考源。由于此参考信号是整个信号源的基准,因此必须对它的性能提出很高的要求。故本专利采用稳定度极好的恒温晶振,晶振输出频率为100MHz,相位噪声达到148dBc/Hz1kHz。根据相位噪声原理,8GHz频率时的相位噪声最理想可达到109dBc/Hz1kHz,考虑各方面因素导致的指标恶化,8GHz频率时的相位噪声可满足85dBc/Hz1kHz。
信号源采用宽带VCO,因此为了保证信号源输出的功率平坦度,输出耦合需要适应宽带应用。单节的耦合微带线具有阻抗匹配特性,在中心频率处耦合功率较大,远离中心频率处耦合功率明显减小,难以保证功率平坦度。在4~8GHz这么宽的带宽下,使用多节阻抗变换线来展宽微带耦合器的带宽。一般来说,节数越多,则耦合功率平坦度越好。该专利的带宽为4~8GHz,因此采用三节式耦合器。如图2所示。
基于“FPGA”的多工作模式配置算法设计
本专利中HMC984LP4E和HMC983LP5E的工作模式选择调频模式。调频模式的触发信号可以由芯片内部产生自动触发,也可以通过外部输入触发信号。本专利采用外部输入触发信号。调频模式具有三种工作模式:双向调频模式、单向调频模式、用户自定义调频模式。
如图3所示,双向调频模式中,频率可以按照设计线性增加和线性减少。频率步进、调频时间间隔、调频周期等均可通过FPGA配置。频率步进由参数ramp_step决定,调频时间间隔由参数Tref决定,调频周期由参数Tramp和Tdwell决定。线性调频的斜率由ramp_step和Tref的比例决定。这些均通过FPGA通过SPI口对HMC984LP4E和HMC983LP5E的寄存器进行写操作实现。
如图4所示,单向调频模式中,频率只可以按照设计线性增加或者线性减少,一个周期完毕后回到起始频率重复调频。频率步进、调频时间间隔、调频周期等均可通过FPGA配置。频率步进由参数ramp_step决定,调频时间间隔由参数Tref决定,调频周期由参数Tramp和Tdwell决定。线性调频的斜率由ramp_step和Tref的比例决定。这些均通过FPGA通过SPI口对HMC984LP4E和HMC983LP5E的寄存器进行写操作实现。
如图5所示,与前面两种模式不同的是用户自定义调频模式中,每一个触发信号不是触发一个调频周期而是触发一个单次调频,通过控制触发信号的时间间隔便可实现多种形式的非线性调频。频率步进、调频时间间隔、调频周期等均可通过FPGA配置。在这种模式中,最重要的控制信号是FPGA提供的外部触发信号,它将决定调频的具体方式。在这种自定义模式下,不仅可以实现前两种模式,还可以轻松实现较难产生的正弦波调频等调频形式。其中,正弦波调频是非常难准确实现的一种调频模式。通过特定算法使FPGA输出特定触发信号,满足正弦函数关系,即可实现。改变了以往传统的实现方式,大大简化了电路。真正意义的实现了小型化。且该专利的实现方式十分简单。只需在FPGA中建立正弦触发算法即可实现特定的触发信号输出。
正弦触发算法的核心就是使触发时间和频率满足正弦调频连续波的函数关系。如图5所示。
根据触发时间和频率的正弦函数关系我们可以得到以下公式:
其中:ramp_step为调频频率间隔,n(ramp_step)为整数倍个调频频率间隔,Ttrigger-n为整数倍个调频的时间,Ttrigger-1为第一个调频的时间,f1为整数倍个调频后的频率,f0为调频起始频率;通过FPGA对公式参数进行设定即可输出对应触发信号,最终实现正弦调频连续波信号,并且通过自定义方式还可以对初始频率进行设定。
根据用户定义的调频函数关系,即可在FPGA中建立相应的外部触发信号算法。通过外部触发信号的控制及调频相关寄存器的配置可轻松实现多种形式的调频连续波信号。且电路简单,体积极小,对未来的引信和测距测速雷达等系统意义重大。
以上所述仅是本发明的优选实施方式,应当指出:对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。