CN108736889B - 低杂散\低相噪频率综合器 - Google Patents
低杂散\低相噪频率综合器 Download PDFInfo
- Publication number
- CN108736889B CN108736889B CN201810372137.8A CN201810372137A CN108736889B CN 108736889 B CN108736889 B CN 108736889B CN 201810372137 A CN201810372137 A CN 201810372137A CN 108736889 B CN108736889 B CN 108736889B
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- phase
- low
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001914 filtration Methods 0.000 claims abstract description 21
- 230000010355 oscillation Effects 0.000 claims abstract description 19
- 230000003321 amplification Effects 0.000 claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 12
- 239000013078 crystal Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 5
- 238000001228 spectrum Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000001427 coherent effect Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开的一种低杂散\低相噪频率综合器，旨在提供一种具有细步进，低杂散，低相位噪声，工作稳定可靠，频率切换速度快的频率综合器。本发明通过下述技术方案实现：参考信号产生单元将外部接收的参考输入信号作为统一的参考频率，参考频率通过直接数字频率合成器(DDS)信号链路将DDS的输出信号作为锁相环(PLL)的参考信号，通过改变DDS的频率控制字控制输出频率。DDS输出的信号经两次倍频后送入混频锁相单元与谐波发生链路产生的本振信号在混频锁相单元进行锁相混频，锁相混频信号通过放大滤波链路，经带通滤波器滤波后得到所需的本振信号。
Description
技术领域
本发明涉及一种主要应用于雷达侦察、航天测控、无线通信等射频微波电路的低相位噪声、低杂散频率综合器，尤其是输出频率为3950MHz-4150MHz，步进为1kHz的低相位噪声，低杂散频率综合器。
背景技术
频率合成技术是电子系统设计中的一项重要技术，其相位噪声、输出杂散、变频时间以及频率分辨率等指标常常直接决定了整个系统性能的好坏。杂散性能直接影响接收系统的动态范围及检测能力。在通信领域，低杂散的信号源是减小误码率、提高系统灵敏度的重要保证，信号源快速的切换时间可以提高系统响应的速度。随着宽频带接收机的广泛应用，作为提供本振信号的关键部件的频率综合器，便成为整个系统的心脏。它的技术指标在很大程度上决定了系统的性能。在航天测控通信系统中，中频信号的相位噪声对测距测速精度影响很大，中频信号的相位噪声几乎取决于频率综合器，高精度测控系统对其低杂散、低相噪指标要求也越来越高，往往要求低相位噪声的频率综合器。传统的频率综合器中杂散主要通过在环路中增加低通前置积分辅助滤波器进行有效抑制，以及规范的电路布局等手段进行消减，输出杂散一般可以控制在－70dBc以下，但是这种方案实现起来调试难度大。由于很多杂散来源于空间信号耦合及反向信号通道，仅选择好的滤波器不一定就能获得输出杂散低的效果。现在，频率综合器已经与通信系统的发射机、接收机和微处理器集成在一起，形成的完善的ＳｏＣ芯片，频率综合器的迅速发展推动着通信系统的更新换代。在无线传感网中，频率综合器为收发机提供本地振荡信号，接收机利用本振信号把采集到的高频信号解调到基带附近，发射机则把基带信号调制到本振信号所在的频段。除了提供稳定而精确的频率外，频率综合器的频率稳定度、频谱纯度、锁定范围和分辨率等指标对无线收发系统的性能都有至关重要的影响，根据频率综合器的体系结构，大致可以将其分为四类：直接数字综合器DDS，直接模拟综合器，延迟锁定环路频率综合器和锁相环频率综合器PLL，常用的是DDS和PLL。DDS的基本思想是在数字域产生想要的信号，然后经数模转换和滤波后重建模拟信号波形，DDS避免了使用压控振荡器来合成频率，频率切换速度快，并能得到很高的相位噪声性能（近似时钟的相位噪声性能），但其合成的信号杂散很大，且输出频率低。PLL通常由鉴频鉴相器ＰＦＤ，电荷泵，环路滤波器ＬＦ，压控振荡器和分频器脚级联而成。PLL具有较低的相位噪声和杂散、频率稳定度高、容易在ＣＭＯＳ工艺中集成等优点。但是它自身也存在着一个很致命的缺陷就是存在分数杂散，因此分频器是频率综合器设计的关键点和难点所在。
发明内容
本发明的目的是充分发挥DDS和PLL的优点，提供一种具有细步进，低杂散，相位噪声低，工作稳定可靠，频率切换速度快的频率综合器。
本发明的上述目的可以通过以下措施来达到，一种低杂散\低相噪频率综合器，其特征在于：参考信号产生单元将外部接收的10MHz参考输入信号频率作为统一的参考频率，参考频率通过DDS信号链路将DDS的输出信号作为锁相环的参考信号。DDS输出的信号经过与DDS信号链路相连的倍频器两次倍频后送入混频锁相单元与谐波发生链路产生的本振信号在混频锁相单元进行锁相混频，锁相混频信号经过放大滤波链路放大滤波后得到所需的本振信号。
本发明相比于现有技术具有如下有益效果。
细步进。本发明结合DDS和PLL的优点，将外部参考统一频率通过DDS的输出信号作为PLL的参考信号，使用统一参考频率锁相混频，改变DDS的频率控制字，实现细步进（1kHz）的输出频率，提高DDS的精度。
低杂散，低相位噪声。本发明使用直接数字频率合成器DDS输出信号作为锁相环的参考信号，DDS和传统技术相结合，将频率源的性能提高到了一个新的水平。锁相环使用锁相混频方式实现了电路内部100MHz晶振与外部系统提供的10MHz参考信号同参，输出的3950MHz-4150MHz（步进1kHz）具有低相位噪声（优于-73dBc/Hz@10Hz，优于-83dBc/Hz@100Hz，优于-93dBc/Hz@1kHz，优于-109dBc/Hz@10kHz，优于-119dBc/Hz@100kHz），细步进（1kHz），低杂散（3950MHz-4150MHz带内杂散低于-85dBc）的特点。
切换速度快。本发明用DDS的输出作为锁相环的参考输入组成混合方案，解决了频率分辨率和捷变速度的矛盾。采用具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低，全数字化的直接数字频率合成器DDS抑制外围电路的杂散，频率切换时相位连续，可以输出宽带正交信号，输出相位噪声低，可以产生任意波形。直接数字频率合成器输出信号的频率通过改变DDS的频率控制字，频率切换速度可达到微秒量级，因而具有极高的频率分辨率，极快的变频速度，变频时相位连续，相位噪声较低，易于功能扩展和全数字化便于集成等优点。
本发明充分利用DDS和PLL的优点，应用具有低相位噪声的直接数字频率合成器。输出的3950MHz-4150MHz信号相位噪声优于-73dBc/Hz@10Hz，优于-83dBc/Hz@100Hz，优于-93dBc/Hz@1kHz，优于-109dBc/Hz@10kHz，优于-119dBc/Hz@100kHz），细步进（1kHz），低杂散（3950MHz-4150MHz带内杂散低于-85dBc）的特点。可应用于对信号频谱要求较高的航天测控通信领域。
附图说明
图1为本发明低杂散\低相噪频率综合器原理框图。
图2是图1的电路原理示意图。
具体实施方式
参阅图1。低杂散\低相噪频率综合器可分为两部分：参考信号产生单元及混频锁相单元，混频锁相单元由相连参考信号产生单元的DDS信号链路，谐波发生链路，以及顺次串联DDS信号链路的锁相混频链路、放大滤波链路组成，其中，谐波发生链路并联于锁相混频链路。锁相混频链路里包含了环路，混频锁相链路包含了图2所示鉴相器，压控振荡器VCO组成的环路。参考信号产生单元将外部接收的10MHz参考输入信号频率作为统一的参考频率，通过DDS信号链路将DDS的输出信号作为锁相环PLL的参考信号，通过改变DDS的频率控制字控制DDS的输出频率。DDS输出的信号经过与DDS信号链路相连的倍频器两次倍频后送入混频锁相单元与谐波发生链路产生的本振信号在混频锁相单元进行锁相混频。混频后的信号通过放大滤波链路放大滤波后得到所需的本振信号。
参考信号产生单元判断电路外部有无10MHz参考信号输入，并送出是否与10MHz同参状态信号给监控单元，如果有参考信号输入，则参考信号单元内设的100MHz晶振锁定到外部10MHz，如果没有外部10MHz系统参考信号输入，则100MHz晶振为电路提供时钟。参考信号单元产生的信号送到DDS信号链路及谐波发生链路做时钟，经DDS产生的输出信号送到锁相混频链路与谐波发生链路输出的本振信号混频，混频之后的输出信号经过放大滤波链路后输出。
参阅图2。在低杂散\低相噪频率综合器电路中，参考信号产生单元产生的10MHz参考信号一路经过耦合器H1后送到第一鉴相器P1，另一路经过耦合器H1的耦合信号送入检波器JB1，检波器JB1的输出端接比较器L1，比较器L1的输出端接到鉴相器P1的使能端。第一鉴相器P1的输出端接电阻R1，电阻R1的输出端接恒温晶振O1的输入端，电容C1一端跨接在电阻R1和恒温晶振O1之间，电容C1另一端接地。恒温晶振O1的输出端接功分器G1的输入端，功分器G1输出两路信号，第一路输出信号返回鉴相器P1，第二路相连第二功分器G2。第二功分器G2的一个输出端与锁相环PL1相连，另一个输出端与滤波器F1输入端相连，通过滤波器F1输出端顺次串联放大器A1、谐波发生器J1、滤波器F2、放大器A2和π型衰减器T1。π型衰减器T1的输出端通过放大器A3顺次串联滤波器F3π型衰减器T2、接混频器M1的本振信号输入端、滤波器F6、放大器A7、滤波器F7和接鉴相器P2的分频输入端。
锁相环PL1的输出端通过直接数字频率合成器D1相连滤波器F3，滤波器F3通过放大器A4顺次串联倍频器B1，信号经过倍频器B1倍频后送入滤波器F4，信号经过放大器A5放大后送入倍频器B2，倍频器B2顺次连接滤波器F5、放大器A6。放大器A6通过鉴相器P2的参考信号输入端顺次串联滤波器F8和电压振荡器V1。电压振荡器V1的输出端分为两路，一路通过π型衰减器T3串联放大器A5和混频器M1的中频信号输入端。电压振荡器V1输出的另一路信号顺次通过π型衰减器T4、放大器A8、π型衰减器T5、放大器A9和滤波器F9输出端RFOUT输出射频信号。10MHz参考信号从REFIN端输入，滤波器F9输出端RFOUT输出3950MHz-4150MHz的信号。当有10MHz系统参考信号从外部输入时，经过可以使用型号为ADC-10-4的耦合器H1，耦合器H1产生的耦合信号经过可以使用型号为ADL5513检波器JB1检波，检波结果与型号为LM311的比较器L1比较，当10MHz外参考信号大于0dBm时，比较器输出TTL5V信号使可以使用型号为ADF4001第一鉴相器P1使能，从而实现型号为SOXO16BF100MCSGU的第一恒温晶振O1与10MHz系统参考信号相参。当输入10MHz参考信号小于0dBm时，比较器输出TTL低电平，第一鉴相器P1不工作，则整个电路的参考信号切换为100MHz，从而实现内外参考的切换。
100MHz恒温晶振O1产生的100MHz被功分为两路，一路返回第一鉴相器P1，另一路经功分器G2功分后分为两路，一路经滤波器后进入基于阶跃二极管的梳状谱发生器产生3400MHz的谐波频谱，使用窄带腔体滤波器选取所需3400MHz信号，3400MHz信号经过两级放大后作为变频器M1（可使用型号HMC213AES）的本振信号，在两级放大器A1，A2之间加了π型衰减器，增加了匹配特性同时减小振荡的风险。倍频器噪声基底约为-160dBc/Hz，倍频数N=34，可计算得到3400MHz处相噪比100MHz恶化30.6dB。经过功分器G2的100MHz信号送入可以使用型号为HMC830的锁相环PL1产生1000MHz信号作为第一直接数字频率合成器（DDS）D1的时钟信号。锁相环PL1使用高集成器件HMC830，该器件内部集成鉴相器、VCO和1-62可变分频器，可实现25MHz-3GHz信号输出。PL1输出的1000MHz作为DDS的参考时钟，直接数字频率合成器DDS可使用ADI公司的AD9912BCPZ，该器件输入参考时钟为250MHz-1GHz，输出信号频率可达400MHz，其输出信号相位噪声非常低，输出50MHz时相位噪声优于-150dBc/Hz@1kHz，优于-155dBc/Hz@10kHz。
直接数字频率合成器DDS输出频率为（137.5～187.5）MHz，步进0.25kHz，经过低通滤波、放大后四倍频得到混频中频信号（550～750）MHz，步进1kHz。为了滤除三倍基波的杂散，四倍频使用两级二倍频实现，倍频器可使用无源二倍频器AMK-2-13，插损12dB，对F0和3F0抑制为45dB。每级倍频后用LC带通滤波器滤除高阶倍频杂散成分。倍频后信号最高频率为750MHz，相对1000MHz时钟，相噪改善20log（750/1000）=2.5dB。
直接数字频率合成器DDS输出的信号经四倍频后送入鉴相器P2，P2可使用ADI公司的HMC704，该器件可实现小数分频和整数分频两种鉴相模式。100MHz鉴相时，鉴相器HMC704归一化相位噪声基底可达-230dBc/Hz（小数分频），-233dBc/Hz（整数分频）。振荡器V1可使用ADI公司生产的HMC509，输出频率范围为（7.8～8.8）GHz，器件内部集成2分频，2分频输出频率范围（3.9～4.4）GHz，100kHz处相位噪声优于-121dBc/Hz。
3400MHz本振信号与（550～750）MHz、步进1kHz的中频信号混频，取上边带得到（3950～4150）MHz、步进1kHz的所需射频信号，经过带通滤波和两级放大后功分两路，每一路经过放大、滤波后输出，得到所需的3950MHz-4150MHz信号。
以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种低杂散\低相噪频率综合器，包括：相连混频锁相单元的参考信号产生单元，其特征在于：外部10MHz参考信号一路经过耦合器H1后送到第一鉴相器P1，另一路经过耦合器H1的耦合信号送入检波器JB1，检波器JB1的输出端接比较器L1，比较器L1的输出端接到第一鉴相器P1的使能端，第一鉴相器P1的输出端接电阻R1，电阻R1的输出端通过恒温晶振O1的输入端连接电容C1，电容C1一端跨接在电阻R1和恒温晶振O1之间，电容C1另一端接地；恒温晶振O1的输出端接功分器G1的输入端，功分器G1输出两路信号，第一路输出信号返回第一鉴相器P1，第二路相连第二功分器G2，经过第二功分器G2的100MHz信号送入锁相环PL1产生1000MHz信号作为第一直接数字式频率合成器D1的时钟信号，锁相环PL1输出的1000MHz作为第一直接数字式频率合成器DDS的参考时钟；参考信号产生单元将外部接收的参考输入频率作为统一的参考频率，参考频率通过第一直接数字式DDS信号链路将第一直接数字式频率合成器DDS的输出信号作为锁相环PLL的参考信号，改变直接数字式频率合成器DDS的频率控制字即可改变频率；第一直接数字式频率合成器DDS输出频率经过低通滤波、放大后得到四倍频混频中频信号，输出的信号经过与DDS信号链路相连的锁相混频链路，锁相混频链路上的锁相环PLL，使用锁相混频方式实现电路内部100MHz晶振与外部系统提供的10MHz参考信号同参，输出步进1kHz带内杂散且低于-85dBc的低杂散，低相位噪声，同时，参考信号产生单元通过谐波发生链路将100MHz恒温晶振O1产生的100MHz被功分为两路，一路返回第一鉴相器P1，另一路经第二功分器G2功分后分为两路，一路经滤波器后进入基于阶跃二极管的梳状谱发生器产生3400MHz的谐波频谱，经倍频器两次倍频后送入混频锁相单元的谐波发生链路，使用窄带腔体滤波器选取所需3400MHz信号，3400MHz信号经过两级放大后作为变频器M1的本振信号，所产生的本振信号通过锁相混频链路进行锁相混频，锁相混频信号通过放大滤波链路放大滤波滤除三倍基波的杂散，每级倍频后用LC带通滤波器滤除高阶倍频杂散成分，滤波后得到所需的本振信号，放大滤波链路将本振信号输出。
2.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：混频锁相单元由相连参考信号产生单元的DDS信号链路，谐波发生链路，以及顺次串联DDS信号链路的锁相混频链路、放大滤波链路组成，其中，锁相混频链路包含了鉴相器，压控振荡器VCO组成的环路，谐波发生链路并联于锁相混频链路。
3.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：参考信号产生单元判断电路外部有无10MHz参考信号输入，并送出是否与10MHz同参状态信号给监控单元，如果有参考信号输入，则参考信号单元内设的100MHz晶振锁定到外部10MHz，如果没有外部10MHz系统参考信号输入，则100MHz晶振为电路提供时钟。
4.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：参考信号单元产生的信号送到DDS信号链路及谐波发生链路做时钟，经第一直接数字式频率合成器DDS产生的输出信号送到锁相混频链路与谐波发生链路输出的本振信号混频，混频之后的输出信号经过放大滤波链路后输出。
5.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：第二功分器G2的一个输出端与锁相环PL1相连，另一个输出端与滤波器F1输入端相连，通过滤波器F1输出端顺次串联放大器A1、谐波发生器J1、滤波器F2、放大器A2和π型衰减器T1，π型衰减器T1的输出端通过放大器A3顺次串联滤波器F3、π型衰减器T2、混频器M1的本振信号输入端、滤波器F6、放大器A7、滤波器F7和鉴相器P2的分频输入端。
6.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：锁相环PL1的输出端通过第一直接数字式频率合成器D1相连滤波器F3，滤波器F3通过放大器A4顺次串联倍频器B1，信号经过倍频器B1倍频后送入滤波器F4，信号经过放大器A5放大后送入倍频器B2，倍频器B2顺次连接滤波器F5、放大器A6；放大器A6通过鉴相器P2的参考信号输入端顺次串联滤波器F8和电压振荡器V1；电压振荡器V1的输出端分为两路，一路通过π型衰减器T3串联放大器A5和混频器M1的中频信号输入端；电压振荡器V1输出的另一路信号顺次通过π型衰减器T4、放大器A8、π型衰减器T5、放大器A9和滤波器F9输出端RFOUT输出射频信号。
7.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：当有10MHz参考信号从外部输入时，经过耦合器H1产生的耦合信号，经过检波器JB1检波，检波结果与比较器L1比较，当10MHz外参考信号大于0dBm时，比较器输出高电平使第一鉴相器P1使能，恒温晶振O1与10MHz参考信号相参；当输入10MHz参考信号小于0dBm时，比较器通过逻辑门电路TTL输出低电平，第一鉴相器P1不工作，则整个电路的参考信号切换为100MHz，从而实现内外参考的切换。
8.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：3400MHz本振信号与（550～750）MHz、步进1kHz的中频信号混频，取上边带得到（3950～4150）MHz、步进1kHz的所需射频信号，经过带通滤波和两级放大后功分两路，每一路经过放大、滤波后输出，得到所需的3950MHz-4150MHz信号。
9.如权利要求1所述的低杂散\低相噪频率综合器，其特征在于：滤除三倍基波的杂散，四倍频使用两级二倍频实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810372137.8A CN108736889B (zh) | 2018-04-24 | 2018-04-24 | 低杂散\低相噪频率综合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810372137.8A CN108736889B (zh) | 2018-04-24 | 2018-04-24 | 低杂散\低相噪频率综合器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108736889A CN108736889A (zh) | 2018-11-02 |
| CN108736889B true CN108736889B (zh) | 2022-04-01 |
Family
ID=63939786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810372137.8A Active CN108736889B (zh) | 2018-04-24 | 2018-04-24 | 低杂散\低相噪频率综合器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108736889B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111600603A (zh) * | 2019-02-20 | 2020-08-28 | 天津光电通信技术有限公司 | 一种应用adf4360-7整数分频的七通道变频模块 |
| CN111638504B (zh) * | 2019-03-01 | 2023-04-07 | 北京聚利科技有限公司 | 连续波雷达前端 |
| RU194942U1 (ru) * | 2019-10-15 | 2019-12-30 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Владимирский Государственный Университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) | Гибридный синтезатор частот с автокомпенсацией фазовых помех |
| CN110719099B (zh) * | 2019-11-19 | 2023-05-05 | 中国电子科技集团公司第二十九研究所 | 基于合成器的环内混频式锁相环 |
| CN112491415A (zh) * | 2020-12-09 | 2021-03-12 | 北京中科飞鸿科技股份有限公司 | 一种超宽频带低杂散双锁相环频率源 |
| CN112737512A (zh) * | 2020-12-17 | 2021-04-30 | 西安电子科技大学 | 一种ku波段频率综合器设计方法 |
| CN113726334B (zh) * | 2021-07-20 | 2024-03-08 | 江苏华讯电子技术有限公司 | 一种s波段低相噪低杂散细步进频率源组件及使用方法 |
| CN113541687A (zh) * | 2021-08-20 | 2021-10-22 | 成都西蒙电子技术有限公司 | 一种低相噪窄带频率合成器 |
| CN113839670B (zh) * | 2021-09-28 | 2022-05-13 | 星汉时空科技(长沙)有限公司 | 一种高性能频率改正方法、频率改正系统和改进的锁相环 |
| CN115842549B (zh) * | 2023-02-15 | 2023-05-09 | 成都天锐星通科技有限公司 | 一种频率综合器 |
| CN116170009B (zh) * | 2023-04-21 | 2023-07-25 | 成都世源频控技术股份有限公司 | 一种宽频带、低相位噪声、细步进频率源产生电路 |
| CN116470909A (zh) * | 2023-06-14 | 2023-07-21 | 成都世源频控技术股份有限公司 | 一种低相位噪声细步进频率合成电路及其合成方法 |
| CN116865680B (zh) * | 2023-09-04 | 2023-12-05 | 中国电子科技集团公司第二十九研究所 | 一种小型高纯频谱宽带可重构频率合成电路、装置及方法 |
| CN117411478B (zh) * | 2023-12-12 | 2024-04-23 | 成都世源频控技术股份有限公司 | 一种具有防错锁功能的低相噪混频锁相电路 |
| CN117650783B (zh) * | 2024-01-30 | 2024-04-19 | 成都世源频控技术股份有限公司 | 一种小型化捷变频合成电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200962589Y (zh) * | 2006-11-02 | 2007-10-17 | 熊猫电子集团有限公司 | 超小型频率合成器 |
| CN101771382A (zh) * | 2009-12-18 | 2010-07-07 | 武汉虹信通信技术有限责任公司 | 一种利用直接数字合成技术实现频率微调的方法及装置 |
| CN204180053U (zh) * | 2014-10-29 | 2015-02-25 | 石家庄东泰尔通信技术有限公司 | 一种低相噪小步进本振模块 |
| CN104569589A (zh) * | 2014-12-24 | 2015-04-29 | 北京无线电测量研究所 | 一种Ku波段多支路功率放大器相位差自动化测试装置及方法 |
| CN207184459U (zh) * | 2017-09-22 | 2018-04-03 | 成都菲斯洛克电子技术有限公司 | 一种宽带捷变频频率源 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335952B1 (en) * | 1998-07-24 | 2002-01-01 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver |
| US7315215B2 (en) * | 2006-03-08 | 2008-01-01 | Motorola,, Inc. | Direct digital synthesizer with variable reference for improved spurious performance |
-
2018
- 2018-04-24 CN CN201810372137.8A patent/CN108736889B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200962589Y (zh) * | 2006-11-02 | 2007-10-17 | 熊猫电子集团有限公司 | 超小型频率合成器 |
| CN101771382A (zh) * | 2009-12-18 | 2010-07-07 | 武汉虹信通信技术有限责任公司 | 一种利用直接数字合成技术实现频率微调的方法及装置 |
| CN204180053U (zh) * | 2014-10-29 | 2015-02-25 | 石家庄东泰尔通信技术有限公司 | 一种低相噪小步进本振模块 |
| CN104569589A (zh) * | 2014-12-24 | 2015-04-29 | 北京无线电测量研究所 | 一种Ku波段多支路功率放大器相位差自动化测试装置及方法 |
| CN207184459U (zh) * | 2017-09-22 | 2018-04-03 | 成都菲斯洛克电子技术有限公司 | 一种宽带捷变频频率源 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108736889A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108736889B (zh) | 低杂散\低相噪频率综合器 | |
| US7701299B2 (en) | Low phase noise PLL synthesizer | |
| JPS6010460B2 (ja) | 位相ロツク装置 | |
| CN106067815B (zh) | 一种基于dds和小数分频锁相环的频率合成器 | |
| US8040194B2 (en) | Frequency synthesizer using a phase-locked loop and single side band mixer | |
| CN108055035B (zh) | 一种光电振荡器的宽带频率扩展装置 | |
| US8816777B2 (en) | Microwave synthesizer | |
| CN111106830A (zh) | 一种快速捷变的宽带频率合成器 | |
| CN117081583B (zh) | 一种提高相位噪声的频率源 | |
| CN113541678A (zh) | 一种双环混频锁相电路、装置及锁相方法 | |
| CN113794473B (zh) | 一种通用化的频率合成器及合成方法 | |
| US8044725B2 (en) | Signal generator with directly-extractable DDS signal source | |
| CN106888015B (zh) | 一种宽带捷变频毫米波频率综合器 | |
| Ergintav et al. | An investigation of phase noise of a fractional-N PLL in the course of FMCW chirp generation | |
| CN115940938A (zh) | 一种低相位噪声快速宽带扫频频率源 | |
| CN113162617B (zh) | 一种低相噪x波段频率源及其调制方法 | |
| CN211296711U (zh) | 一种基于锁相方式的Ku波段FMCW激励源的链路结构 | |
| Tang et al. | D-band frequency synthesis using a U-band PLL and frequency tripler in 65nm CMOS technology | |
| Mitomo et al. | A 77 GHz 90 nm CMOS transceiver for FMCW radar applications | |
| Xu et al. | Design of Ultra-broadband microwave sources based on ADF4350 | |
| JPS5994076A (ja) | スペクトラムアナライザ | |
| Pandit et al. | Design and implementation of PLL frequency synthesizer using PE3336 IC for IRS applications | |
| Pandit et al. | Design and development of Ka-band carrier generator for IRS applications | |
| Tonelli et al. | A DDS/PLL architecture for highly stable local oscillators | |
| Mausolf et al. | An integrated circuit to reduce phase noise and spurious tones in radar systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |