CN200962589Y - 超小型频率合成器 - Google Patents

Abstract

超小型频率合成器，包括温度补偿晶体振荡器、DDS、PLL、环路滤波器、VCO和前置分频器电路等几个构成，其中，DDS、PLL和前置分频器集成在一个芯片上，温度补偿晶体振荡器的振荡信号输出直接作为PLL的参考输入DDS集成芯片，DDS集成芯片输出连接运算放大器N1和阻容构成的有源低通滤波器；滤波器的输出连接VCO1压控振荡器(HE884)，压控振荡器输出接为匹配电阻(R5~R7)网络，PLL芯片和RF前置分频器集成在DDS集成芯片中。本实用新型使用DDS芯片集成度高，与外部环路滤波器和模块VCO相结合，是一种输出210～290MHz的频率合成器，体积小。

Description

超小型频率合成器

技术领域

本实用新型涉及电子通信领域便携式VHF/UHF通信设备。

背景技术

集成电路技术日趋成熟，若干通信系统设备也向小型化方向发展。部分通信设备各模块仍采用分立元器件电路，它具有的优势就是部分指标的实现相对较容易，但带来的最大问题就是必须要有足够的空间。

如通信设备中的频率合成器模块。为了解决频率分辨率问题，传统的实现方法是采用多环混频和开关滤波器组，体积庞大，杂波较多；最近几年出现了直接数字频率合成(DDS)技术，可以很好地解决频率分辨率问题，但带来杂散，目前流行的用法是DDS和PLL(锁相环)相结合，DDS输出作为PLL的参考源，既可以解决频率分辨率问题，又可以提高频谱纯度。但部分通信设备的频率合成器使用的DDS芯片较早，时钟速率不高，功耗大，PLL中的鉴相器、电荷泵、压控振荡器(VCO)仍使用分立元器件，反馈支路有时还需要外加前置分频器，体积仍然很大。而且基于这些分立元器件电路来做小型化，很难解决相互串扰问题，有时甚至还会导致杂散性能恶化。因此在设备小型化过程中，各模块设计必须使用新技术，采用高性价比器件。

发明内容

本实用新型目的是提出一种超小型频率合成器，使用最新的DDS芯片，将高性能DDS、PLL和前置分频器集成一起，与外部环路滤波器和模块VCO相结合，实现一种集成度高的210～290MHz的频率合成器，相位噪声和杂散性能指标良好，输出信号稳定，缩小频率合成器体积，非常适合于VHF/UHF通信设备。

本实用新型目的是这样实现的：一种超小型频率合成器，包括温度补偿晶体振荡器、DDS、PLL、环路滤波器、VCO和前置分频器电路等几个构成，其中，DDS、PLL和前置分频器集成在一个芯片上，温度补偿晶体振荡器的振荡信号输出直接作为PLL的参考输入DDS集成芯片，DDS集成芯片输出连接运算放大器N1和阻容构成的有源低通滤波器；滤波器的输出连接VCO1压控振荡器HE884，L7、C19对振荡频率呈高阻抗，消除环路组件对振荡电路的影响；R5~R7为匹配网络，PLL芯片和RF前置分频器集成在DDS集成芯片中；提高VCO输出驻波比；压控振荡器输出接为匹配电阻R5~R7网络，PLL芯片和RF前置分频器集成在DDS集成芯片中。

温度补偿晶体振荡器G1为16.384MHz温补晶体振荡器，其输出由串联的电容C11、并联的电阻R18、R19接与非门N4和线圈L4构成整形电路。提高晶体振荡器的负载能力。

设有变压器T1的初级线圈和接电源的并联电阻R9、R10后连接DDS集成芯片的内部DAC，同时对DDS集成芯片的差分输出和LC低通滤波器进行阻抗匹配；变压器T1的的次级线圈接由线圈和电容组构成的双平衡低通滤波器，低通滤波器再接DDS集成芯片的低频输入端。

滤波器的输出先连接运算放大器N1和阻容构成的有源低通滤波器并连接串联的线圈L1和并联的电容C18；再连接VCO1压控振荡器。

本实用新型特点是：使用DDS芯片集成度高，与外部环路滤波器和模块VCO相结合，是一种输出210～290MHz的频率合成器，相位噪声和杂散性能指标良好，频率合成器体积小(约35mm×50mm)，非常适合于VHF/UHF通信设备。使用的温度补偿晶体振荡器也使得频率合成器输出信号更加稳定。

附图说明

图1是本实用新型电路构成框图

图2是本实用新型电路图

具体实施方式

电路组成框图如图1所示。

参见图1、2，16.384MHz温补晶体振荡器输出直接作为PLL的参考输入，可提高鉴相频率，减小因PLL参考相位噪声倍乘带来的输出相位噪声恶化；DDS应用于PLL的反馈支路，VCO1的210～290MHz反馈信号经射频前置分频器除2，作为DDS的系统时钟，从而降低DDS的功耗；DDS输出使用25MHz LC双平衡低通滤波器降低DDS输出副波，同时不影响环路锁定。

16.384MHz温补晶体振荡器CFPT-9006采用表面贴片安装(SMD 7mm×5mm×2mm)，偏离载波1KHz相位噪声为-135dBc/Hz，其输出经与门74LVC1G00进行整形，形成方波作为PLL的参考输入。

环路滤波器使用有源运算放大器OP113构成的低通滤波器，提高电荷泵充、放电电压，以满足VCO的压控电压范围要求。

VCO使用模块HE884，偏离载波10KHz的相位噪声为-112dBc/Hz，TO-8封装，输出电平为10dBm，以满足输出7dBm±3dB的电平要求，输出端使用T型电阻匹配网络。

DDS芯片为AD公司的最新产品AD9956，也是本频率合成器的核心器件。其内部采用48位频率调整字和14位AD转换器，具有极好的相位噪声(≤-135dBc/Hz@1KHz偏移)和杂散性能(≤ -80dBc@窄带)，系统内部时钟最高可达400MHz，功耗低(最大400mW)，体积小(7mm×7mm)，内部集成了高性能PLL和2.7GHz射频前置分频器，PLL的鉴相底部噪声为-215dBc/Hz。

另外，由于3.3V电流较小，所以使用SOT23-5封装的线性稳压器MAX8878；而1.8V电流较大，使用SOT23-6封装的DC-DC变换器MAX1921，提高效率。电源加强退耦。低频接插件和射频连接器均使用体积小、可靠性较高的微型贴片封装。PCB的数字地与模拟地分离，通过一点连接，减小数字电路噪声引入。

采用上述器件及电路设计方法的频率合成器体积较小，约35mm×50mm，偏离10KHz相位噪声为-92dBc/Hz，杂散约-70dBc，频率转换时间小于100us，性能良好。具体电路原理图见图2。

图2中G1为16.384MHz温补晶体振荡器，与非门N4、R18、R19、L4构成整形电路，提高晶体振荡器的负载能力；N3为DDS芯片AD9956，变压器T1、R9、R10为DDS内部DAC提供直流，同时对DDS差分输出和LC低通滤波器进行阻抗匹配；L8~L13、C43~C52构成25MHzLC双平衡低通滤波器，输入输出阻抗为100Ω；PLL芯片和RF前置分频器集成在DDS芯片中；环路滤波器是由运算放大器N1、R1~R4、C1~C2、C15~C16构成的有源低通滤波器，L1、C18抑制鉴相频率泄漏；VCO1为模块压控振荡器HE884，L7、C19对振荡频率呈高阻抗，消除环路组件对振荡电路的影响；R5~R7为匹配网络，提高VCO输出驻波比；R8、R17、R21、V1、V2、C42构成故障检测电路，当PLL失锁时，发光二极管V1亮，同时给出低电平故障信号；N2为带施密特整形的反相器74LVC14AD，减小接口控制信号沿的上升和下降时间；N5、N6分别为线性稳压电源模块MAX8878EUK33-T和开关电源模块MAX1921EUT18。

对于PLL的输出相位噪声来说，环路带宽之内的相位噪声主要由参考源的相位噪声决定，环路带宽之外的相位噪声主要由VCO的相位噪声决定。参考源相位噪声主要包括晶体振荡器相位噪声和PLL芯片底部噪声决定。理论上参考源相位噪声等效到PLL输出端近似为N_f+20logN-10logf_pd(N_f为PLL底部噪声，N为PLL输出频率和晶体振荡器输出频率之比，f_pd为鉴相频率)，因此采用16.384MHz直接作为PLL的输入，可提高鉴相频率，减小了晶体振荡器的相位噪声倍乘和PLL底部噪声输出等效。

Claims (4)

1、一种超小型频率合成器，包括温度补偿晶体振荡器、DDS、PLL、环路滤波器、VCO和前置分频器电路等几个构成，其中，DDS、PLL和前置分频器集成在一个芯片上，其特征是温度补偿晶体振荡器的振荡信号输出直接作为PLL的参考输入DDS集成芯片，DDS集成芯片输出连接运算放大器N1和阻容构成的有源低通滤波器；滤波器的输出连接VCO1压控振荡器(HE884)，压控振荡器输出接为匹配电阻(R5~R7)网络，PLL芯片和RF前置分频器集成在DDS集成芯片中。

2、根据权利要求1所述的超小型频率合成器，其特征是温度补偿晶体振荡器(G1)为16.384MHz温补晶体振荡器，其输出由串联的电容(C11)、并联的电阻(R18、R19)接与非门(N4)和线圈(L4)构成整形电路。

3、根据权利要求1所述的超小型频率合成器，其特征是设有变压器(T1)，其初级线圈与接电源的并联电阻(R9、R10)连接，并连接DDS集成芯片的内部DAC；变压器(T1)的的次级线圈接由线圈和电容组构成的双平衡低通滤波器，低通滤波器再接DDS集成芯片的低频输入端。

4、根据权利要求1所述的超小型频率合成器，其特征是滤波器的输出先连接运算放大器(N1)和阻容构成的有源低通滤波器并连接串联的线圈(L1)和并联的电容(C18)；再连接VCO1压控振荡器。

Images