CN110719099B - 基于合成器的环内混频式锁相环 - Google Patents

基于合成器的环内混频式锁相环 Download PDF

Info

Publication number
CN110719099B
CN110719099B CN201911138488.3A CN201911138488A CN110719099B CN 110719099 B CN110719099 B CN 110719099B CN 201911138488 A CN201911138488 A CN 201911138488A CN 110719099 B CN110719099 B CN 110719099B
Authority
CN
China
Prior art keywords
loop
phase
synthesizer
frequency
mixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911138488.3A
Other languages
English (en)
Other versions
CN110719099A (zh
Inventor
侯照临
王枫
蔡雪芳
张文锋
刘武广
陈昌锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN201911138488.3A priority Critical patent/CN110719099B/zh
Publication of CN110719099A publication Critical patent/CN110719099A/zh
Application granted granted Critical
Publication of CN110719099B publication Critical patent/CN110719099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请涉及一种基于合成器的环内混频式锁相环。以解决现有复杂环内混频式锁相环频率预置问题,并综合提升其基础参数指标。本申请频率预置模式形成电路,用于根据第一参考信号形成第一工作电压;环内混频电压形成电路,用于根据合成器输出的外部反馈信号,形成第二工作电压;合成器,当环内混频式锁相环工作在第一工作电压、第二工作电压时,分别对应工作于频率预置模式、环内混频模式;通过频率预置模式与环内混频模式两个工作模式的切换,合成器锁定振荡信号频率等于或接近于目标频率;其中,环内混频式锁相环首先工作于频率预置模式。

Description

基于合成器的环内混频式锁相环
技术领域
本申请涉及射频微波技术领域,具体而言,涉及一种基于合成器的环内混频式锁相环。
背景技术
锁相环广泛应用于射频微波电路与系统。图1是典型单环锁相环原理框图。
为了提高锁相环性能,通常需要在图1所示典型单环锁相环基础上增加环内混频电路,从而形成环内混频式锁相环,典型环内混频式锁相环原理框图如图2所示。
环内混频式锁相环的典型原理是:在典型锁相环的基础上,对其反馈信号进行处理,通过将反馈信号与插入信号进行混频,获得二者的混频输出信号,再利用此混频输出信号与参考信号鉴相,建立起完整的锁相环电路。
依照环内混频式锁相环的典型原理,可以进行更复杂的环内混频式锁相环电路设计。例如将图2中的混频输出信号与外加信号再次混频(或多级混频)之后进行鉴相,建立锁相环电路;例如将反馈信号进行扩频处理后再送入混频,最终建立锁相环电路;又例如采用多个插入信号进行切换或使插入信号具有在一定频率范围内频率可变的能力搭建起来的锁相环及增加频率预置环等,都是更复杂的环内混频式锁相环电路,但根本原理是相同的。恰当地使用环内混频方法可以提高锁相环输出信号的相位噪声、杂散抑制等指标,还可以用于实现更小的频率步进。
现有环内混频式锁相环技术有几个难点。首先是当环内混频式锁相环电路达到一定的复杂程度后,需要特别增加频率预置电路、切换保持电路等,且频率预置电路与主锁相环之间的切换保持电路是较困难的,容易在切换过程中发生问题,导致失锁。其次当希望锁相环实现宽带输出时,宽带VCO器件要求较高的最高调谐电压、需要使用较复杂的环路滤波设计方案,较高的VCO调谐灵敏度导致难以实现较好的环路相位噪声曲线等问题,都加大了复杂环内混频式锁相环的实现难度。
另一方面,本文所述合成器(集成VCO式鉴相器)(文中简称合成器)是近年开始出现并发展较快的一类频率源器件,典型型号有HMC834,ADF4371,LTC6946,LMX2594等。尽管有“Fractional-N PLL with Integrated VCO”(HMC834)、“Microwave WidebandSynthesizer with Integrated VCO”(ADF4371)、“Integer-NSynthesizer withIntegrated VCO”(LTC6946)、“15GHz宽带PLLATINUMTM射频合成器”(LMX2594)等不同名称,但其本质是相同的,都是在传统鉴相器芯片中集成VCO及一定的附加功能后形成的新型器件。在器件分类上ADI、Ti等各大厂商将其与鉴相器一起归类在PLL(锁相环)器件中。
得益于合成器内部集成VCO(尤其集成了分段VCO)和一定的附加功能,采用合成器及少量配置电路即可搭建出单环锁相环。但基于合成器的单环锁相环相位噪声水平和杂散(尤其是整数边界杂散)抑制水平都很难提升。同时由于合成器内部集成VCO,反馈信号在器件内部直接反馈给鉴相器,而不能从外部进行反馈,因而不能在外部对反馈信号进行一些附加处理,进而限制了合成器在环内混频式锁相环中的应用。
发明内容
本申请提供一种基于合成器的环内混频式锁相环,以解决现有复杂环内混频式锁相环频率预置问题,并综合提升其基础参数指标。
本申请的实施例通过如下方式实现:
一种基于合成器的环内混频式锁相环包括:频率预置模式形成电路,用于根据第一参考信号形成第一工作电压;环内混频电压形成电路,用于根据合成器输出的外部反馈信号,形成第二工作电压;合成器,用于当环内混频式锁相环工作在第一工作电压、第二工作电压时,合成器随环内混频式锁相环分别对应工作于频率预置模式、环内混频模式;通过频率预置模式与环内混频模式两个工作模式的切换,合成器锁定振荡信号频率接近于或等于目标频率;其中,环内混频式锁相环首先工作于频率预置模式。有益效果:1)在频率预置模式中利用合成器实现等于或接近目标频率的振荡信号输出,实现了可靠的输出频率预置功能,且输出信号的指标与采用合成器组成的单环锁相环指标相同。2)利用合成器搭建具有频率预置功能的环内混频式锁相环,同时实现了环内混频工作模式,环内混频工作模式下输出的振荡信号指标高于频率预置模式。
优选的,合成器锁定振荡信号频率等于或接近于目标频率具体过程是:
当环内混频式锁相环工作在第一工作电压时,则环内混频式锁相环工作于频率预置模式,环内混频式锁相环振荡频率、反馈信号频率等于或接近于目标频率;当环内混频式锁相环产生外部反馈信号,环内混频式锁相环切换至工作在第二工作电压时,则从频率预置模式转换为环内混频模式,振荡信号频率、反馈信号频率等于目标频率。有益效果:在从频率预置模式转换为环内混频模式过程中,合成器内部集成分段式VCO所在VCO分段保持不变,反馈信号频率停留在该VCO分段内,保证切换后电路在环内混频模式中可以锁定,即获得了稳定的切换保持功能。
优选的,环内混频式锁相环工作在第一工作电压或第二工作电压是通过选通开关选通实现的。有益效果:实现了频率预置模式与环内混频模式之间的切换。
优选的,所述第一工作电压形成过程是:
合成器内部反馈信号返回至合成器的鉴相单元;所述内部反馈信号与外部输入至合成器鉴相单元的第一参考信号,同时经过合成器中的鉴相单元进行鉴相,产生第一鉴相输出信号;第一鉴相输出信号通过第一环路滤波器后形成第一工作电压。
优选的,所述第二工作电压是反馈信号经过反馈回路产生的。有益效果:通过巧妙搭建反馈回路及使用选通开关,创新地将合成器应用于环内混频锁相环。
优选的,所述反馈回路包括混频部件、鉴相器以及第二环路滤波器:所述合成器中VCO产生的外部反馈电压依次经过混频部件、鉴相器、第二环路滤波器后,产生第二工作电压。有益效果:通过环内混频对振荡信号进行了处理,使锁相环输出信号指标得到提升。
优选的,合成器具有自动选择VCO输出频段功能,即根据第一参考信号及合成器功能配置,合成器可自动寻找目标频率所处VCO分段;并且该自动选择VCO输出频段功能可配置为打开或关闭,或具备附加可设置功能:在锁定后不改变合成器参数设置条件下,出现失锁也不再对分段VCO的输出频段进行自动选择。有益效果:利用合成器自动选择VCO输出频段功能选取指标最佳的VCO频段;利用合成器自动选择VCO分段功能可设置打开或关闭(或所述附加可设置功能)及合成器中VCO的分段功能,使选通开关切换过程中振荡信号保持在较窄的频段范围内,获得了状态稳定的切换保持功能。利用合成器中VCO的特性,获得了低调谐灵敏度、低调谐电压需求、可以使用无源环路滤波器等优于宽带VCO的电路特性。目前绝大多数合成器支持不使用自动选择VCO分段功能,而采用外部控制直接选择VCO输出频段。但为保持VCO频段选择的可靠性及稳定性,合成器内部设置有较复杂的附加功能。因此建议采用合成器的自动选择VCO输出频段功能,并在频率预置模式中使环路锁定。
优选的,所述的锁相环还包括设置在合成器输出端与混频之间的分路器,所述分路器输入信号为合成器输出的振荡信号;分路器输出信号包含锁相环最终的输出信号和反馈信号。
优选的,所述第一环路滤波器、第二环路滤波器是无源滤波器或有源滤波器。有益效果:可以采用无源环路滤波器简化电路设计,也可以在有特殊需求时使用有源环路滤波器。相比于宽带VCO必须采用有源环路滤波器,提升了环路滤波器电路设计灵活度。
优选的,所述合成器包括鉴相单元和VCO,所述鉴相单元用于处理第一参考信号和合成器内部集成VCO在合成器内部反馈给鉴相单元的信号,产生第一鉴相输出信号;所述VCO用于根据选通开关的输出信号,工作于频率预置模式或环内混频模式。有益效果:充分利用合成器内部集成功能实现频率预置功能,并利用合成器内部集成VCO特点提高了环内混频锁相环的技术指标。
本发明可以获得如下有益效果。
1、通常合成器内部集成的VCO分段较多,每个段的频率范围较窄。进行输出频率预置后,在选通开关切换过程中,振荡信号的频率波动范围不会超过VCO选定分段的窄带频率范围,保证了环内混频式锁相环可以成功锁定,即获得了可靠的频率预置功能及稳定的切换保持功能。
2、合成器内部集成VCO的VCO调谐灵敏度远低于独立的宽带VCO器件,有利于获取更好的相位噪声曲线。
3、合成器内部集成的VCO最高调谐电压需求较低(通常为5V或3.3V),因此不需要高的调谐电压;
4、进一步地因为鉴相器的输出信号经无源环路滤波器后通常可达到5V或3.3V电压,所以可以直接使用鉴相器输出信号及无源环路滤波器实现设计,简化了电路设计、降低了成本并更有利于减少环路附加噪声。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单的介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为典型单环锁相环原理框图;
图2为典型环内混频原理框图;
图3为本申请实施例提供的基于合成器(集成VCO式鉴相器)的环内混频式锁相环电路框图;
图4为本申请实施例提供的第一环路滤波器;
图5为本申请实施例提供的第二环路滤波器;
图6为本申请实施例提供的电路整体示意图;
图7为本申请实施例提供的相位噪声曲线图。
图标:
1-鉴相单元         2-VCO       3-第一环路滤波器(环路滤波器A)
4-选通开关         5-混频部件  6-鉴相器
7-第二环路滤波器(环路滤波器B)  8-分路器
具体实施方式
下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行描述。
一、本发明相关说明:
1、基于合成器(集成VCO式鉴相器)的环内混频式锁相环具有架构特征:1)、采用新的组成元素(合成器)搭建具有频率预置功能的环内混频式锁相环架构;2)、通过对控制电压的选取,实现频率预置模式与环内混频模式之间的切换;3)、所使用的第一参考信号(参考信号1)和第二参考信号(参考信号2)既可以是相关信号也可以是无关信号。
2、合成器具有如下特征:1)、鉴相单元和VCO集成在一个器件封装内;2)、VCO是分段式VCO;3)、合成器具有自动选择VCO输出频段功能,该自动选择功能可设置,即通过对合成器施加控制配置打开或关闭功能状态。合成器中VCO输出的外部反馈信号、内部反馈信号和振荡信号频率相同。
3、分路器具有如下特征:1)、将输入信号进行分路,实现大于1路的信号输出,可以具有功分器、耦合器等不同形式;2)、分路器不是必须的,即使不输出锁相环振荡信号,采用反馈信号仍可以使锁相环锁定。考虑使用锁相环的目标是获得锁相环输出信号,所以在实际应用中,针对单输出的VCO或合成器,建议使用分路器。
4、混频具有如下特征:1)、可以是单次混频或多次混频;2)、其输入信号可以是多路可选的插入信号,或频率可变的单路插入信号,或多路可选的且各路信号中有至少一路频率可变的插入信号;3)、通常要求输入混频的插入信号相位噪声水平优于反馈信号;4)、混频中可能需要使用滤波器。
5、鉴相器具有如下特征:必须具有参考信号输入端口和射频反馈信号输入端口。
6、第一环路器(环路滤波器A)具有如下特征:可以是有源或无源环路滤波器,优选无源环路滤波器。
7、第二环路器(环路滤波器B)具有如下特征:可以是有源或无源环路滤波器,优选无源环路滤波器。
8、选通开关具有如下特征:1)、具有不少于二选一的选通功能;2)、可以通过直流信号;3)、尽可能低的导通电阻,降低对环路滤波器设计的影响;4)、具有较高的隔离度。
9、VCO(Voltage Controlled Oscillator)即压控振荡器,本文中统称VCO。
10、混频部件,用于进行混频,或者混频同时包含滤波等信号调理功能。
11、合成器锁定振荡信号频率等于或接近于目标频率中“接近”指的误差范围由实际电路设计决定。因素1、合成器(集成VCO式鉴相器)具备的频率细分辨能力。设合成器频率细分辨值为Fx,鉴相频率为Fr,考虑两种情况:当合成器的射频分频器只具备整数模式时,Fx=Fr;当合成器内置的射频分频器具备小数分频器模式时,设小数分频位数为N,则有Fx=Fr/2^N,(2^N表述2的N次方)。可以由合成器器件手册中提供的参数计算获得该指标,目前市面上的合成器产品在100MHz鉴相频率下通常可达到5Hz级的频率细分辨能力。因素2、合成器中所集成的VCO的单个VCO分段所覆盖的频率范围,通常该频率范围为MHz量级。因素3、混频对该误差范围的要求,即实际设计的混频在该频率误差范围内仍可正常工作获得符合电路设计目的的混频输出信号。通常在电路设计中混频对误差范围的要求为MHz量级。因素4、鉴相器可正常工作的频率误差范围,该频率误差范围和鉴相器的参数设置及环路滤波器的设计相关,可以根据鉴相器参数及环路滤波器的特征参数进行预计。通常该频率误差范围为MHz量级。“接近”所指的误差范围大于或等于因素1所述合成器的频率细分辨能力,小于因素2、3、4所述的各频率范围。
工作步骤:
步骤1:选通开关选择第一工作电压(如图3中的控制电压A)作为控制电压输入合成器对VCO输出频率进行控制时,该电路工作在频率预置模式。此时打开合成器的自动选择VCO输出频段功能,控制合成器输出振荡信号,要求在环路锁定时振荡信号频率等于或接近于目标频率,接近程度由具体电路设计决定。
步骤2:振荡信号经分路器后输出反馈信号,反馈信号频率与振荡信号频率相同。
步骤3:反馈信号经混频后进入鉴相器,与第二参考信号(参考信号2,见附图3)一同参与鉴相。
步骤4:关闭合成器的自动选择分段VCO的输出频段功能。
步骤5:选通开关选择第二工作电压(控制电压B)作为控制电压输入合成器对VCO输出频率进行控制,切换到环内混频模式,环路锁定后,合成器输出振荡信号频率等于目标频率。
其中,步骤1中所描述对选通开关的控制、对合成器的控制及步骤3所描述的工作步骤所需的鉴相器控制,三者可同时进行或不分先后顺序进行。
另外,在上述基础上,还包括步骤6:通过对混频、插入信号、参考信号2及鉴相器的控制,使环内混频式锁相环输出对应不同目标频率的锁相环输出信号。
实施例一:一种基于合成器的环内混频式锁相环包括:
频率预置模式形成电路,用于根据第一参考信号形成第一工作电压;
环内混频电压形成电路,用于根据合成器输出的外部反馈信号,形成第二工作电压;
合成器,用于当环内混频式锁相环工作在第一工作电压、第二工作电压时,随环内混频式锁相环分别对应工作于频率预置模式、环内混频模式;通过频率预置模式与环内混频模式两个工作模式的切换,合成器锁定振荡信号频率接近于或等于目标频率;其中,环内混频式锁相环首先工作于频率预置模式。
基于合成器的环内混频式锁相环,经过步骤1至5,振荡信号频率锁定至目标频率。此时若目标频率发生改变,需针对新的目标频率重新经过步骤1至6,使振荡信号锁定至新的目标频率。即实现了锁相环的输出频率切换功能。或在特定(目标频率变化很小及实际电路条件允许)的情况下,跳过步骤1至5,直接执行步骤6,也可使振荡频率锁定至新的目标频率。
所述目标频率变化很小,指目标频率变化不大于锁相环在当前电路条件下可锁定的频率裕量,该频率裕量是一个限定值,在该限定值范围内,锁相环经过步骤1至5后,针对新的目标频率执行步骤6,锁相环仍可保持锁定;超出该限定值时,不针对新的目标频率重新执行步骤1至5,而直接执行步骤6,则无法锁定。需要针对新的目标频率重新执行步骤1至5后,继续执行步骤6,锁相环才能重新锁定。
对电路工作于频率预置模式和环内混频模式两种工作模式时的信号走向进行说明如下:
基于合成器的环内混频式锁相环工作在频率预置模式时,合成器内部集成的鉴相单元将外部输入的第一参考信号与合成器内部集成VCO产生的内部反馈信号进行鉴相,产生第一鉴相输出信号;第一鉴相输出信号通过第一环路滤波器后形成第一工作电压;选通开关选择第一工作电压作为控制电压,即第一工作电压控制合成器内部集成VCO输出信号的频率,由此形成闭环;该环路锁定后,合成器输出的振荡信号频率、反馈信号频率等于或接近于目标频率,实现频率预置功能。此工作模式下,混频部件5、鉴相器6、第二环路滤波器7是不参与工作的,鉴相单元1、VCO2、第一环路滤波器3、选通开关4参与工作。
基于合成器的环内混频式锁相环工作在环内混频模式时,反馈信号频率与振荡信号频率相同,反馈信号与插入信号一同进入混频部件,产生混频输出信号;混频输出信号与第二参考信号一同进入鉴相器,产生第二鉴相输出信号;第二鉴相输出信号通过第二环路滤波器产生第二工作电压;选通开关选择第二工作电压作为控制电压,即第二工作电压控制合成器内部集成VCO输出信号的频率,由此形成闭环;该环路锁定后,合成器输出的振荡信号频率、反馈信号频率等于目标频率,实现环内混频式锁相环功能。此工作模式下,鉴相单元1和第一环路滤波器3是不参与工作的,VCO2、选通开关4、混频部件5、鉴相器6、第二环路滤波器7参与工作。
实施例二:基于实施例一,所述环内混频式锁相环锁定后合成器振荡信号频率等于或接近于目标频率具体过程是:
当环内混频式锁相环工作在第一工作电压(如图3中合成器内部集成的VCO工作在第一工作电压)时,环内混频式锁相环工作于频率预置模式,环内混频式锁相环振荡信号频率、反馈信号频率等于或接近于目标频率;当环内混频式锁相环产生外部反馈信号,环内混频式锁相环切换至工作在第二工作电压时,从频率预置模式转换为环内混频模式,振荡信号频率、反馈信号频率等于目标频率。
实施例三:基于实施例一或二,环内混频式锁相环工作在第一工作电压或第二工作电压是通过选通开关选通实现的。
具体地,通过自动控制选通开关或者手动选择选通开关,选择第一工作电压或者第二工作电压输出至合成器中的VCO。
实施例四:基于实施例一、二或三,所述第一工作电压形成过程是:
合成器内部反馈信号反馈至合成器的鉴相单元;所述内部反馈信号与外部输入至合成器鉴相单元的第一参考信号,同时经过合成器中的鉴相单元进行鉴相,产生第一鉴相输出信号;第一鉴相输出信号通过第一环路滤波器后形成第一工作电压。
实施例五:基于实施例一、二、三或四,所述第二工作电压是反馈信号经过反馈回路产生的。
其中,通过对混频部件、混频部件的插入信号、鉴相器及鉴相器输入的第二参考信号进行控制,使得锁相环输出目标频率。具体控制过程:
第一步:反馈回路中,通过混频对反馈信号进行处理,设混频的输入信号为x1(同样也是反馈信号),插入信号为x2,混频为f1()、混频输出信号为y1,则混频输出信号为:
y1=f1(x1,x2)公式(1)
表示反馈信号与混频部件的插入信号到混频输出的函数关系。
第二步:鉴相器按照对其进行的设置,对混频输出信号和第二参考进行鉴相产生第二工作电压。设第二参考信号为y2,鉴相器的设置为f2(),第二工作电压为z,则:
z=f2(y1,y2)公式(2)
其中,公式(2)表示混频输出信号与第二参考信号到第二工作电压的函数关系。
第三步:将公式(1)代入公式(2),即:
z=f2(f1(x1,x2),y2)公式(3)
第四步:第二工作电压(z)作用于VCO,导致反馈信号发生变化,数学表达为x1=f3(z),最终形成闭环函数x1=f3(f2(f1(x1,x2),y2))。使环内混频式锁相环在环内混频模式下工作于闭环状态,锁定至目标频率。
上述过程中,对于选定器件f3()函数是确定的,因此改变f1()、x2、f2()、y2(即混频、插入信号、鉴相器的设置、第二参考信号)中的任意一个,都会对闭环函数构成影响,反映在x1(即反馈信号)的改变上。又有反馈信号频率等于振荡信号,因此实现了振荡信号频率的变化,使之等于目标信号。锁相环所实现的输出频率范围由具体电路设计决定。
实施例六:基于实施例一、二、三、四或五,所述反馈回路包括混频部件、鉴相器以及第二环路滤波器:所述合成器中VCO产生的外部反馈信号依次经过混频部件、鉴相器、第二环路滤波器后,产生第二工作电压。
实施例七:基于实施例一、二、三、四、五或六,合成器具有自动选择VCO输出频段功能,即根据第一参考信号及合成器功能配置,合成器可自动寻找目标频率所处VCO分段;并且该自动选择VCO输出频段功能可配置为打开或关闭,或具备附加可设置功能:在锁定后不改变合成器参数设置条件下,出现失锁也不再对分段VCO的输出频段进行自动选择。
实施例八:基于实施例一、二、三、四、五、六或七,所述的锁相环还包括设置在合成器输出端与混频之间的分路器,所述分路器输入信号为合成器输出的振荡信号;分路器输出信号包含锁相环最终的输出信号和反馈信号。
实施例九:基于实施例一、二、三、四、五、六、七或八,所述第一环路滤波器、第二环路滤波器是无源滤波器或有源滤波器。
实施例十:基于实施例一、二、三、四、五、六、七、八或九,所述合成器包括鉴相单元和VCO,所述鉴相单元用于处理第一参考信号和合成器内部集成VCO在合成器内部反馈给鉴相单元的信号,产生第一鉴相输出信号(鉴相输出信号A);所述VCO用于根据选通开关的输出信号,工作于频率预置模式或环内混频模式。
实施例十一:基于实施例一、二、三、四、五、六、七、八、九或十,如果合成器具备附加功能:在锁定后不改变合成器参数设置条件下,出现失锁也不再对分段VCO的输出频段进行自动选择,则可以使用该项功能,而不必频繁配置打开或关闭合成器自动选择VCO输出频段功能。在进行频率预置模式和环内混频模式两者之间切换时,可以省略步骤4,即不需要频繁打开或关闭自动选择分段VCO输出频段功能。
实施例十二:合成器选用ADF4371,其内部集成了鉴相器和VCO,输出基带频率范围覆盖4GHz~8GHz,由内部集成的4个分段VCO拼接实现,每个分段VCO又分为多段,可以用8位控制字控制切换。ADF4371在工作时具有自动选择分段VCO的输出频段功能,且该自动选择功能可通过对ADF4371施加控制选择打开或关闭。ADF4371内部集成VCO的最高调谐电压是可选择的,器件手册给出5V和3.3V两个可选值,本实施实例选择3.3V。ADF4371内部集成VCO的调谐灵敏度不大于90MHz/V。
ADF4371基带输出的振荡信号具有N、P两个输出端,采用N端输出信号作为锁相环振荡信号,即环内混频式锁相环输出信号,P端输出信号作为外部反馈信号,省略了分路器。
混频部件采用HMC488。
鉴相器采用ADF4106(LFCSP封装)。
第一环路滤波器和第二环路滤波器采用无源环路滤波器(如图4中的环路滤波器A和如图5中的环路滤波器B)或有源环路滤波器。
选通开关采用ADG852。
工作过程:
步骤1:第一参考信号(参考信号1)采用恒温晶振产生的10MHz信号,连接至ADF4371的REFP(43号引脚)。
步骤2:第一鉴相输出信号(鉴相输出信号A)由ADF4371的CPOUT(2号引脚)引出,连接至第一环路滤波器(环路滤波器A)。由环路滤波器A输出端引出控制电压A,如图4所示。
步骤3:振荡信号不再客观存在于合成器外部(省略分路器),由ADF4371的RF8N(19号引脚)输出锁相环输出信号,RF8P(18号引脚)输出反馈信号。
步骤4:反馈信号连接至HMC488的RF(8号引脚),插入信号连接至HMC488的LO(1号引脚),混频输出由HMC488的IF(5号引脚)引出。
步骤5:将混频输出连接至ADF4106的RFinA(5号引脚)。
步骤6:第二参考信号(参考信号2)也采用恒温晶振产生的10MHz信号,连接至ADF4106的REFin(8号引脚)。
步骤7:ADF4106的CP(20号引脚)输出第二鉴相输出信号(鉴相输出信号B),将其输入环路滤波器B,并从第二环路滤波器(环路滤波器B)输出端引出第二工作电压(控制电压B),如图5所示。
步骤8:第一工作电压(控制电压A)和第二工作电压(控制电压B)分别输入ADG852的S1(1号引脚)、S2(3号引脚);由ADG852的D(2号引脚)引出控制电压。
步骤9:控制电压输入ADF4371的VTUNE(5号引脚)。
搭建完成的电路整体(省略与本专利思想无关的外围电路)如图6。
具体实施例:
a)设定目标频率7GHz,插入信号频率6GHz,插入信号相位噪声水平优于反馈信号。
b)对ADG852(选通开关)进行控制,选择控制电压A作为控制电压输入ADF4371(合成器)对VCO输出频率进行控制,即电路工作在频率预置模式。
c)对ADF4371施加控制,打开自动选择分段VCO的输出频段功能,并控制合成器以频率为10MHz的参考信号1为参考,输出鉴相信号A;鉴相信号A经环路滤波器A产生控制电压A,控制电压A作为控制电压反馈回ADF4371的VTUNE端。当环路锁定后,ADF4371输出频率为7GHz的振荡信号。
d)振荡信号通过ADF4371的RF8P引脚输出为反馈信号,并进入HMC488,与插入信号进行混频,混频输出进入ADF4106。参与混频的两路信号的和频频率为13GHz,超出ADF4106工作范围;参与混频的两路信号的差频频率为1GHz,是实际参与电路工作的信号。
e)对ADF4106施加控制,使其基于混频输出和频率为10MHz的参考信号2进行鉴相并输出第二鉴相输出信号(鉴相输出信号B);鉴相输出信号B经第二环路滤波器(环路滤波器B)产生第二工作电压(控制电压B)。
f)对ADG852进行控制,选择控制电压B作为控制电压输入ADF4371合成器对VCO输出频率进行控制,即电路切换至环内混频式锁相环工作模式。
g)环路锁定后锁相环输出信号频率锁定在7GHz。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (7)

1.一种基于合成器的环内混频式锁相环,其特征在于包括:
频率预置模式形成电路,所述频率预置模式形成电路包括合成器和第一环路滤波器,所述合成器包括鉴相单元和VCO,所述鉴相单元用于处理第一参考信号和合成器内部集成VCO在合成器内部反馈给鉴相单元的信号,产生第一鉴相输出信号;第一鉴相输出信号通过第一环路滤波器后形成第一工作电压,所述VCO用于根据选通开关的输出信号,工作于频率预置模式或环内混频模式;
环内混频电压形成电路,环内混频电压形成电路包括外部反馈回路,外部反馈回路包括混频部件、鉴相器以及第二环路滤波器;
合成器,所述合成器中VCO产生的外部反馈信号依次经过混频部件、鉴相器、第二环路滤波器后,产生第二工作电压,所述第二工作电压是外部反馈信号经过外部反馈回路产生的,第一工作电压和第二工作电压经选通开关输入到合成器内部集成VCO,当环内混频式锁相环工作在第一工作电压、第二工作电压时,合成器随环内混频式锁相环分别对应工作于频率预置模式、环内混频模式;通过频率预置模式与环内混频模式两个工作模式的切换,合成器锁定振荡信号频率接近于或等于目标频率;其中,环内混频式锁相环首先工作于频率预置模式。
2.如权利要求1所述的锁相环,其特征在于合成器锁定振荡信号频率等于或接近于目标频率具体过程是:
当环内混频式锁相环工作在第一工作电压时,则环内混频式锁相环工作于频率预置模式,环内混频式锁相环振荡频率、内部反馈信号频率等于或接近于目标频率;
当环内混频式锁相环产生外部反馈信号,环内混频式锁相环切换至工作在第二工作电压时,则从频率预置模式转换为环内混频模式,振荡信号频率、外部反馈信号频率等于目标频率。
3.如权利要求1所述的锁相环,其特征在于环内混频式锁相环工作在第一工作电压或第二工作电压是通过选通开关选通实现的。
4.如权利要求1至3之一所述的锁相环,其特征在于所述第一工作电压形成过程是:
合成器内部反馈信号返回至合成器的鉴相单元;
所述内部反馈信号与外部输入至合成器鉴相单元的第一参考信号,同时经过合成器中的鉴相单元进行鉴相,产生第一鉴相输出信号;
第一鉴相输出信号通过第一环路滤波器后形成第一工作电压。
5.如权利要求1所述的锁相环,其特征在于合成器具有自动选择VCO输出频段功能,即根据第一参考信号及合成器功能配置,合成器可自动寻找目标频率所处VCO分段;并且该自动选择VCO输出频段功能可配置为打开或关闭,或配置为在锁定后不改变合成器参数设置条件下,出现失锁也不再对分段VCO的输出频段进行自动选择。
6.如权利要求1、2、3或5所述的锁相环,其特征在于还包括设置在合成器输出端与混频部件之间的分路器,所述分路器输入信号为合成器输出的振荡信号;分路器输出信号包含锁相环最终的输出信号和外部反馈信号。
7.如权利要求1所述的锁相环,其特征在于所述第一环路滤波器、第二环路滤波器是无源滤波器或有源滤波器。
CN201911138488.3A 2019-11-19 2019-11-19 基于合成器的环内混频式锁相环 Active CN110719099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911138488.3A CN110719099B (zh) 2019-11-19 2019-11-19 基于合成器的环内混频式锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911138488.3A CN110719099B (zh) 2019-11-19 2019-11-19 基于合成器的环内混频式锁相环

Publications (2)

Publication Number Publication Date
CN110719099A CN110719099A (zh) 2020-01-21
CN110719099B true CN110719099B (zh) 2023-05-05

Family

ID=69216196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911138488.3A Active CN110719099B (zh) 2019-11-19 2019-11-19 基于合成器的环内混频式锁相环

Country Status (1)

Country Link
CN (1) CN110719099B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114232B (zh) * 2021-03-17 2023-08-29 中国电子科技集团公司第二十九研究所 一种压控振荡器频率校准电路的校准方法
CN113315513A (zh) * 2021-04-25 2021-08-27 中国电子科技集团公司第二十九研究所 一种超宽带频率合成电路
CN113285712B (zh) * 2021-04-25 2022-05-17 中国电子科技集团公司第二十九研究所 一种应用于锁相环的多段式vco频率校准方法
CN113489487B (zh) * 2021-06-22 2023-07-07 中国电子科技集团公司第二十九研究所 一种集成vco式鉴相器及环内混频式锁相环电路
CN114665870B (zh) * 2022-02-24 2024-01-26 中国电子科技集团公司第二十九研究所 一种多段式vco频率校准电路及校准方法
CN117411478B (zh) * 2023-12-12 2024-04-23 成都世源频控技术股份有限公司 一种具有防错锁功能的低相噪混频锁相电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178838A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种锁相回路或锁相环频率合成装置及方法
CN103762978A (zh) * 2014-01-20 2014-04-30 东南大学 基于谐波混频的无分频器宽带低相噪频率合成器
CN204103898U (zh) * 2014-09-16 2015-01-14 石家庄铁道大学 一种频率合成器
CN105187060A (zh) * 2015-07-23 2015-12-23 中国电子科技集团公司第四十一研究所 一种低相位噪声的锁相环电路及其实现方法
WO2018126800A1 (zh) * 2017-01-09 2018-07-12 成都西蒙电子技术有限公司 一种低相位噪声频率合成器
CN108736889A (zh) * 2018-04-24 2018-11-02 西南电子技术研究所(中国电子科技集团公司第十研究所) 低杂散\低相噪频率综合器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178838A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种锁相回路或锁相环频率合成装置及方法
CN103762978A (zh) * 2014-01-20 2014-04-30 东南大学 基于谐波混频的无分频器宽带低相噪频率合成器
CN204103898U (zh) * 2014-09-16 2015-01-14 石家庄铁道大学 一种频率合成器
CN105187060A (zh) * 2015-07-23 2015-12-23 中国电子科技集团公司第四十一研究所 一种低相位噪声的锁相环电路及其实现方法
WO2018126800A1 (zh) * 2017-01-09 2018-07-12 成都西蒙电子技术有限公司 一种低相位噪声频率合成器
CN108736889A (zh) * 2018-04-24 2018-11-02 西南电子技术研究所(中国电子科技集团公司第十研究所) 低杂散\低相噪频率综合器

Also Published As

Publication number Publication date
CN110719099A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
CN110719099B (zh) 基于合成器的环内混频式锁相环
US6906565B2 (en) Fast lock phase lock loop and method thereof
US8183950B2 (en) Auto-calibration for ring oscillator VCO
US7019569B2 (en) Method of implementing multi-transfer curve phase lock loop
US8242818B2 (en) Phase-locked loop frequency synthesizer
US7884656B2 (en) Phase locked loop with small size and improved performance
US8130047B2 (en) Open loop coarse tuning for a PLL
US20100271138A1 (en) Phase-locked loop and method for operating the same
US8222932B2 (en) Phase-locked loop with switched phase detectors
US7538622B2 (en) Multiple reference frequency fractional-N PLL (phase locked loop)
US7834705B2 (en) Frequency synthesizer having multi-band voltage controlled oscillator
US7120413B2 (en) Television tuner and method of processing a received RF signal
US7692497B2 (en) PLLS covering wide operating frequency ranges
US7019595B1 (en) Frequency synthesizer with automatic tuning control to increase tuning range
US7084709B1 (en) Hybrid analog/digital phase lock loop frequency synthesizer
CN111384948A (zh) 锁相环输出信号的频率切换方法、电路及时钟产生装置
US7733137B2 (en) Design structures including multiple reference frequency fractional-N PLL (phase locked loop)
US20140062605A1 (en) Method and apparatus for a synthesizer architecture
CN113489487B (zh) 一种集成vco式鉴相器及环内混频式锁相环电路
US20080111637A1 (en) Voltage controlled oscillator and pll having the same
GB2567463A (en) Phase locked loop circuit
KR100528145B1 (ko) 다중 밴드용 주파수 합성기 및 주파수 합성방법
KR101865324B1 (ko) 피아 식별기의 주파수 합성 장치
JP5415229B2 (ja) 周波数シンセサイザ
GB2580631A (en) Phase-locked loop circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant