KR102376497B1 - 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기 - Google Patents

초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기 Download PDF

Info

Publication number
KR102376497B1
KR102376497B1 KR1020200005745A KR20200005745A KR102376497B1 KR 102376497 B1 KR102376497 B1 KR 102376497B1 KR 1020200005745 A KR1020200005745 A KR 1020200005745A KR 20200005745 A KR20200005745 A KR 20200005745A KR 102376497 B1 KR102376497 B1 KR 102376497B1
Authority
KR
South Korea
Prior art keywords
frequency
output
logic circuit
divided
sequential logic
Prior art date
Application number
KR1020200005745A
Other languages
English (en)
Other versions
KR20210092412A (ko
Inventor
임동구
윤성욱
이호준
남일구
Original Assignee
전북대학교산학협력단
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단, 부산대학교 산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020200005745A priority Critical patent/KR102376497B1/ko
Publication of KR20210092412A publication Critical patent/KR20210092412A/ko
Application granted granted Critical
Publication of KR102376497B1 publication Critical patent/KR102376497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 출력 보정코드의 지정 오류를 방지하기 위해 기준주파수와 분주된 주파수 간의 초기 위상차가 소정의 범위 내에 위치할 때 자동주파수 보정회로를 활성화시키는 주파수 합성기에 관한 것이다. 본 발명은 기준 주파수와 분주된 주파수의 초기 위상관계를 검출하고 소정의 범위 내에 위치할 때 자동주파수 보정회로를 활성화시킴으로써 주파수 합성기의 정착 시간 (Settling time)이 매우 길어지거나 언락(Unlock) 상태가 발생할 수 있는 문제를 해결할 수 있는 효과가 있다.

Description

초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기 {Frequency Synthesizer With Auto Frequency Calibrator Robust To Initial Phase Error}
본 발명은 초기 위상의 오차를 감소시킬 수 있는 자동주파수 보정장치가 포함된 주파수 합성기에 관한 것으로, 보다 상세하게는 출력 보정코드의 지정 오류를 방지하기 위해 기준주파수와 분주된 주파수 간의 초기 위상차가 소정의 범위 내에 위치할 때 자동주파수 보정회로를 활성화시키는 주파수 합성기에 관한 것이다
5G와 같은 차세대 무신 통신이 개발되고 있으며, 높은 영역대의 주파수의 사용이 점차 확대됨에 따라 고주파에 관한 관심이 증가되고 있다. 일반적으로, 무선 통신 기기는 고주파(Radio Frequency) 송수신기를 사용하며, 고주파 송수신기는 위상고정 루프 (Phase Locked Loop; PLL)를 사용하여 주파수를 고정한다.
위상 고정 루프(PLL)의 주파수원으로 전압제어발진기(VCO)가 사용되고 있으나, 회로적 영향 및 주변 장비의 영향, 온도와 날씨의 영향 등에 의해 출력주파수가 미세하게 변경되는 문제점이 있다. 이러한 문제점을 해결하기 위상 고정 루프(PLL)에는 출력주파수가 특정 비율로 분주된 주파수와 기준주파수를 비교하기 위한 분주기와, 출력주파수를 조절하기 위해 기준주파수와 분주된 주파수를 카운팅하여 출력 보정코드 중 어느 하나로 지정하는 자동주파수 보정회로(Auto Frequency Calibrator; AFC)를 사용하고 있다.
한국 등록특허 제10-0532476호(이하 '선행문헌'이라 칭함)는 광-대역 전압제어발진기 및 빠른 적응 주파수 보정기법을 이용한 주파수 합성기에 관한 것으로, 적응 주파수 보정기법을 통해 다수개의 동작 특성 커브들 중에서 하나의 동작 특성 커브를 선택함으로서 주파수 합성기의 설정시간을 빠르고 정확하게 제어한다.
하지만, 자동 주파수 보정장치는 디지털 카운터 방식을 이용하기 때문에 기준 주파수와 분주 주파수 간의 초기위상관계에 따라 카운팅 완료 시점에서 오류가 발생될 수 있다. 이하 도 1 내지 도 5를 통해 종래의 자동주파수 보정회로가 포함된 주파수 합성기에서 발생될 수 있는 오류에 대해 설명한다.
도 1은 종래의 자동주파수 보정장치가 포함된 주파수 합성기를 나타낸 도면이다. 종래의 주파수 합성기는 기준주파수(fREF)를 생성하는 수정발진기(TCXO), 출력주파수(fo)를 출력하는 전압제어발진기(VCO), 출력주파수(fo)를 분주하는 분주기(N), 기준주파수(fREF)와 분주된 주파수(fDIV)를 비교하는 위상검출기 및 전하펌프(PFD/CP)가 포함된 위상루프회로(PLL)와 분주된 주파수(fDIV)와 기준주파수(fREF)를 카운팅하는 카운터(CNT), 기준주파수(fREF)와 분주된 주파수(fDIV)의 비교에 따라 복수개의 동작 특성 커브가 배정된 출력 보정코드 중 어느 하나를 지정하는 비교기(Comparator), 지정된 출력 보정코드에 대한 디지털 신호를 전송하는 상태머신(State machine)이 포함된 자동주파수 보정회로(AFC)로 구성될 수 있다.
도 1은 수정발진기(Temperature Compensated X-tal Oscillator; TCXO)에서 5MHz의 기준주파수(fREF)가 발생되며, 출력주파수(fo)가 2455MHz인 경우이다. 수정발진기(TCXO)는 외부 온도에 영향을 거의 받지 않으며, 원하는 출력 주파수를 안정적으로 유지할 수 있는 발진기로, 저주파 대역의 주파수를 생성할 수 있다.
위상루프회로(PLL)의 분주기에는 출력주파수 2455MHz가 기준주파수인 5MHz로 분주된 491의 값이 지정된다. 위상검출기 및 전하펌프(PFD/CP)는 기준주파수(fREF)와 분주된 주파수(fDIV)를 비교하며, 분주된 주파수(fDIV)와 기준주파수(fREF)의 차이에 해당되는 펄스값을 생성한다. 도 1의 실시 예는 디지털 신호가 100이며, 기준주파수 5MHz의 주기가 200ns, 491/2455MHz의 주기가 200ns으로 분주된 주파수(fDIV)와 기준주파수(fREF)의 위상차이가 없는 경우이다.
기준주파수(fREF)는 수정발진기(TCXO)에서 생성됨에 따라 200ns의 주기로 고정되지만, 출력주파수 2455MHz는 고주파로서 외부환경에 따라 미세하게 변경될 수 있다. 따라서 출력주파수(fo)의 값이 변경된다면, 위상검출기 및 전하펌프(PFD/CP)는 분주된 주파수(fDIV)와 기준주파수(fREF)의 차이에 해당되는 펄스값을 생성하며, 저역통과여과기(LPF)는 생성된 펄스값에 따라 전압제어발진기(VCO)에 입력되는 입력전압을 가변한다.
도 2는 종래의 출력주파수의 변경에 따른 주파수 합성기의 작동을 설명하기 위한 도면으로, 출력주파수(fo)가 2455MHz에서 2460MHz로 변경된 경우이다. 도 2를 참조하면, 분주기는 출력주파수 2460MHz가 기준주파수 5MHz로 분주된 492의 분주비로 변경되며, 전압제어발진기(VCO)는 현재 출력 보정코드의 중간전원(VDD/2)이 입력된다.
카운터(CNT)는 현재 출력 보정코드의 중간전원에 대한 주파수를 변경하고자 하는 주파수에 대응되는 분주비로 분주된 주파수와 기준주파수를 카운팅한다. 비교기(Comparator)는 분주된 주파수의 주기와 기준주파수의 주기의 시간차가 기 설정된 시간차를 만족하는지 여부를 판단하여 출력 보정코드의 변경신호를 생성한다.
이하 도 3 내지 4를 통해 출력주파수 변경에 따른 출력 보정코드의 지정을 설명한다.
도 3은 복수개의 동작 특성 커브가 배정된 출력 보정코드 중 현재 지정된 출력 보정코드의 디지털 신호는 100이며, Vc전압(중간전원(VDD/2))의 주파수는 2430MHz인 경우이다. 따라서 분주된 주파수는 492/2430MHz로 202.47ns의 주기가 되며, 기준 주파수와 2.47ns의 차이를 갖는다.
비교기(Comparator)는 주기 카운터 횟수 16, 32, 64에 대한 시간차와 fAFC_clk(230MHz)에 대한 주기 42.5ns의 3배인 127.5ns간의 시간차를 비교한다. 도 3의 주기 카운터 횟수 16은 39.52ns, 32는 79.04ns, 64는 158.08ns으로, 주기 카운터 횟수 16과 32는 127.5ns내에 시간차를 가지나, 64는 127.5ns의 시간차를 벗어나는 것을 확인할 수 있다. 비교기(Comparator)는 출력 보정코드를 'UP'하기 위한 변경신호를 생성한다.
도 4는 출력 보정코드 'UP'에 의해 기존의 100의 디지털 신호가 011로 변경된 경우이다. 디지털 신호 011에 대응되는 출력 보정코드의 중간전원(VDD/2)에 대한 주파수는 2444MHz로 201.3ns의 주기가 되며, 기준 주파수(fREF)와 1.3ns의 차이를 갖는다.
따라서 도 4의 주기 카운터 횟수 16은 20.8ns, 32는 41.6ns, 64는 83.2ns으로, 주기 카운터 횟수 16, 32, 64 모두 127.5ns내에 시간차를 갖는다. 비교기(Comparator)는 디지털 신호 011에서 출력 보정코드를 'Stop'하며, 상태머신(State machine)은 디지털 신호 011를 전압제어발진기(VCO)로 전송한다. 전압제어발진기(VCO)에는 디지털 신호 011에 대응되는 출력 보정코드를 통해 2460MHz의 주파수를 생성한다.
이상 도 1 내지 도 4를 통해 종래의 자동주파수가 포함된 주파수 합성기의 동작에 대해 설명하였으나, 종래의 주파수 합성기는 기준 주파수(fREF)와 분주된 주파수(fDIV) 간의 초기 위상관계에 따라 출력 보정코드의 변경 오류가 발생될 수 있는 문제점을 가지고 있다.
도 5는 초기 위상관계에 따른 출력 보정코드의 변경 오류를 나타내는 도면이다. 도 5를 참조하면, 기준 주파수(fREF)와 분주된 주파수(fDIV)간에 90θ의 초기 위상차이가 나는 것을 확인할 수 있다. 따라서 디지털 100에서 주기 카운터 횟수 16은 -50.48ns(39.52-90), 32는 -10.96ns(79.04-90), 64는 68.08ns(158.08-90)로, 주기 카운터 횟수 16, 32, 64 모두 127.5ns내에 시간차를 갖는다. 초기 위상차이가 0인 경우, 2460MHz로 출력주파수를 변경하기 위해서는 011의 디지털 신호로 변경되어야 하지만, 기준 주파수(fREF)와 분주된 주파수(fDIV)간에 90°의 초기 위상차이가 있다면, 디지털 신호가 미변경되는 문제점이 발생된다. 따라서 잘못된 출력 보정코드가 설정됨에 따라 주파수 합성기의 정착 시간 (Settling time)이 매우 길어지거나 언락(Unlock) 상태가 발생할 수 있다.
한국 등록특허 제10-0532476호(발명의 명칭 : 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을 이용한 주파수 합성기, 등록일 : 2005.11.24)
본 발명은 위와 같은 문제점을 해결하기 위해 기준 주파수와 분주된 주파수의 초기 위상관계를 감소시킬 수 있는 주파수 합성기를 제공하는데 그 목적이 있다.
본 발명에 따른 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기는 입력전압에 따라 생성된 출력주파수가 외부환경에 의해 변경되는 것을 방지하며, 기준주파수와 설정하고자 하는 출력주파수에 대응되는 분주비로 분주된 주파수를 비교하여 상기 출력주파수를 변경하는 위상루프회로, 상기 기준주파수와 상기 분주된 주파수를 카운팅하여 주파수의 합성범위가 각각 지정된 출력 보정코드 중 어느 하나로 지정하는 자동주파수 보정회로, 및 상기 출력 보정코드의 지정 오류를 방지하기 위해 기준주파수와 상기 분주된 주파수 간의 초기 위상차가 기 설정된 조건을 만족할 시 상기 자동주파수 보정회로를 활성화시키는 주파수 위상판단부를 포함할 수 있다.
본 발명에 따른 상기 주파수 위상판단부는 상기 기준주파수의 상승클럭 엣지에서 상승신호가 출력되는 제1순차논리회로, 상기 설정하고자 하는 출력주파수에 대응되는 분주비로 분주된 주파수의 상승클럭 엣지에서 상승신호가 출력되는 제2순차논리회로, 상기 제1순차논리회로에서 출력되는 신호가 기 설정된 시간동안 출력되도록 제어한 후, 상기 제1순차논리회로를 초기화시키는 제1딜레이부, 상기 제2순차논리회로에서 출력되는 신호가 기 설정된 시간동안 출력되도록 제어한 후, 상기 제2순차논리회로를 초기화시키는 제2딜레이부, 상기 제1순차논리회로와 상기 제2순차논리회로로부터 동시에 상승신호가 입력되면 또 다른 상승신호를 출력하는 논리회로게이트, 및 상기 논리회로게이트에서 상승신호가 출력되면 상기 자동주파수 보정회로를 동작시키기 위한 제어신호를 생성하는 또 다른 순차논리회로를 포함한다.
본 발명에 따른 상기 자동주파수 보정회로는 상기 또 다른 순차논리회로로부터 상기 제어신호가 수신되면, 상기 기준주파수와 상기 설정하고자 하는 출력주파수에 대응되는 분주비로 분주된 주파수를 카운팅하는 카운터, 상기 분주된 주파수 주기와 상기 기준주파수의 주기의 시간차가 기 설정된 시간차를 만족하는지 여부를 판단하여 상기 출력 보정코드의 변경신호를 생성하는 비교기, 상기 변경신호에 대응하는 디지털 신호를 상기 전압제어발진기로 전송하는 상태머신을 포함한다.
본 발명에 따른 상기 위상루프회로는 상기 기준주파수를 생성하기 위한 수정발진기, 상기 입력전압에 따라 상기 출력주파수를 출력하는 전압제어발진기, 상기 출력주파수에 대응되는 분주비로 분주하는 분주기, 상기 분주기에 의해 분주된 주파수와 상기 수정발진기에서 생성된 기준주파수를 비교하며, 상기 분주된 주파수와 상기 기준주파수의 차이에 해당되는 펄스값을 생성하는 위상검출기 및 전하펌프, 및 상기 생성된 펄스값에 따라 상기 전압제어발진기에 입력되는 입력전압을 가변하는 저역통과여과기를 포함한다.
본 발명은 기준 주파수와 분주된 주파수의 초기 위상관계를 감소시킬 수 있는 주파수 합성기를 제공함으로서, 출력 보정코드의 변경 오류를 방지할 수 있으며, 주파수 합성기의 정착 시간 (Settling time)이 매우 길어지거나 언락(Unlock) 상태가 발생할 수 있는 문제를 해결할 수 있는 효과가 있다.
도 1은 종래의 자동주파수 보정장치가 포함된 주파수 합성기를 나타낸 도면이다.
도 2는 종래의 출력주파수의 변경에 따른 주파수 합성기의 작동을 설명하기 위한 도면이다.
도 3 내지 4는 종래의 출력주파수 변경에 따른 출력 보정코드의 지정을 설명하기 위한 도면이다.
도 5는 초기 위상관계에 따른 출력 보정코드의 변경 오류를 나타내는 도면이다.
도 6은 본 발명에 따른 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기의 구성도이다.
도 7은 본 발명에 따른 자동 주파수 보정장치를 제어하기 위한 기준주파수와 분주된 주파수 간의 위상차의 조건을 나타내는 도면이다.
이하, 본 발명의 바람직한 실시 예에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. 본 발명의 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.
도 6은 본 발명에 따른 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기의 구성도이다.
도 6을 참조하면, 주파수 합성기는 위상루프회로(PLL), 자동주파수 보정회로(AFC), 주파수 위상판단부로 구성될 수 있다.
위상루프회로(PLL)는 수정발진기(110), 전압제어발진기(120), 분주기(130), 위상검출기 및 전하펌프(140), 저역통과여과기(150)를 포함할 수 있다. 위상루프회로(PLL)에 대한 구성은 앞서 설명한 구성으로 간략하게 기재하도록 한다.
수정발진기(110)는 기준주파수(fREF)를 생성하기 위한 구성으로, 안정적으로 저주파 대역의 주파수를 생성할 수 있다. 전압제어발진기(120)는 입력전압에 따라 출력주파수(fo)를 출력하며, 복수개의 동작 특성 커브가 배정된 출력 보정코드 중 어느 하나로 지정된다. 분주기(130)는 출력주파수(fo)에 대응되는 분주비로 분주하며, 일 예로 입력주파수가 5MHz이고, 출력주파수가 2455MHz인 경우 분주비 491를 갖는다. 위상검출기 및 전하펌프(140)는 분주기(130)에 의해 분주된 주파수와 수정발진기(110)에서 생성된 기준주파수(fREF)를 비교하며, 분주된 주파수(fDIV)와 기준주파수(fREF)의 차이에 해당되는 펄스값을 생성한다. 일 예로, 분주된 주파수(fDIV)의 주기(T)가 기준 주파수(fREF)의 주기(T)보다 작다면, 현재 입력전압보다 낮은 전압이 인가되도록 제어하며, 분주된 주파수(fDIV)의 주기(T)가 기준 주파수(fREF)의 주기(T)보다 크다면, 현재 입력전압보다 높은 전압이 인가되도록 제어한다. 저역통과여과기(150)는 생성된 펄스값에 따라 전압제어발진기(120)에 입력되는 입력전압을 가변한다.
출력주파수(fo)를 고정중일 때는 전압제어발진기(120)와 저역통과여과기(150)과 연결되나, 출력주파수(fo)가 변경될 때에는 전압제어발진기(120)는 현재 출력 보정코드의 중간전원(VDD/2)과 연결된다.
주파수 위상판단부는 출력 보정코드의 지정 오류를 방지하기 위해 기준주파수(fREF)와 분주된 주파수(fDIV) 간의 위상차가 기 설정된 조건을 만족할 시 자동주파수 보정회로를 제어한다. 주파수 위상판단부는 제1순차논리회로(211), 제2순차논리회로(212), 제1딜레이부(221), 제2딜레이부(222), 논리회로게이트(230), 또 다른 순차논리회로(240)를 포함할 수 있다.
제1순차논리회로(211)는 기준주파수(fREF)의 상승클럭 엣지에서 high신호 ('로직 1')를 출력하며, 제2순차논리회로(212)는 현재 출력 보정코드의 중간전원(VDD/2)에 대응하는 주파수의 상승클럭 엣지에서 high 신호 ('로직 1')를 출력한다.
제1딜레이부(221)는 제1순차논리회로(211)에서 출력되는 high 신호 ('로직 1')가 기 설정된 시간동안 출력되도록 제어한 후, 제1순차논리회로(211)를 초기화시키며, 제2딜레이부(222)는 제2순차논리회로(212)에서 출력되는 high 신호 ('로직 1')가 기 설정된 시간동안 출력되도록 제어한 후, 제2순차논리회로(212)를 초기화시킨다. 일 예로, 제1딜레이부(221)와 제2딜레이부(222)에 설정된 시간이 15ns일 경우, 제1순차논리회로(211)는 기준주파수(fREF)의 상승클럭 엣지마다 15ns 시간 폭을 가지는 high 신호 ('로직 1')를 출력한 이후 초기화되며, 제2순차논리회로(212)는 분주된 주파수(fDIV)의 상승클럭 엣지마다 15ns 시간 폭을 가지는 high 신호 ('로직 1')를 출력한 이후 초기화된다. 제1딜레이부(221)와 제2딜레이부(222)에 설정되는 시간은 사용자에 의해 임의 설정 가능한 사항이다.
논리회로게이트(230)는 제1순차논리회로(211)와 제2순차논리회로(212)로부터 동시에 신호가 입력되면 high 신호 ('로직 1')를 출력한다. 논리회로게이트(230)는 두 개의 high 신호 ('로직 1')가 입력될 경우 hign 신호('로직 1')를 출력하는 AND gate로 구성되는 것이 바람직하다.
또 다른 순차논리회로(240)는 논리회로게이트(230)에서 high 신호 ('로직 1')가 출력되면 자동주파수 보정회로를 동작시킨다. 한편, 제1순차논리회로(211), 제2순차논리회로(212), 및 또 다른 순차논리회로(240)은 특정 신호가 입력될 때 hign 신호 ('로직 1')를 출력하기 위해 D-flipflop로 구성되는 것이 바람직하다.
도 7은 본 발명에 따른 자동 주파수 보정장치를 제어하기 위한 기준주파수와 분주된 주파수 간의 위상차의 조건을 나타내는 도면이다. 이하의 설명을 통해 본 발명의 주파수 위상판단부의 구성이 보다 명확해 질 수 있다.
[자동주파수 보정회로를 활성화 시키는 경우]
도 7의 자동주파수 보정회로를 활성화 시키는 경우를 살펴보면, 제1순차논리회로(211)는 초기화 상태(0)이며, 기준주파수(fREF)의 상승클럭 엣지에서 high 신호 ('로직 1')를 생성한다. 여기서 제1순차논리회로(211)와 제2순차논리회로(212)의 출력시간은 15ns로 설정되었다.
제2순차논리회로(221)도 초기화 상태(0)였으나, 제1순차논리회로(211)에서 신호가 출력된 지 9ns이후에 분주주파수(fDIV)의 상승클럭 엣지에서 hign 신호 ('로직 1')를 출력한다. 제1순차논리회로(211)에서 high 신호 ('로직 1')가 출력되는 중에 제2순차논리회로(212)에서 hign 신호 ('로직 1')가 출력됨에 따라 논리회로게이트(230)는 high 신호 ('로직 1')를 출력한다.
[자동주파수 보정회로를 활성화 시키지 않는 경우]
도 7의 자동주파수 보정회로를 활성화 시키지 않는 경우를 살펴보면, 제1순차논리회로(211)는 초기화 상태(0)이며, 기준주파수(fREF)의 상승클럭 엣지에서 high 신호 ('로직 1')를 생성한다.
한편, 제2순차논리회로(212)도 초기화 상태(0)였으나, 제1순차논리회로(211)에서 출력된 high 신호 ('로직 1')가 리셋 (Reset) 된 후 20ns 후에 분주주파수(fDIV)의 상승클럭 엣지에서 hign 신호 ('로직 1')를 출력한다. 제2순차논리회로(212)에서 hign 신호(1)가 출력되어도 제1순차논리회로(211)는 low 신호 ('로직 0')임에 따라 논리회로게이트(230)는 high 신호 ('로직 1')를 출력하지 않는다.
이와 같이, 본 발명은 제1순차논리회로(211)와 제2순차논리회로(212)로 입력되는 두 신호의 위상 차이가 임의로 설정한 시간 이내로 들어오는지를 파악한 후 이를 기반으로 자동주파수 보정회로를 활성화 내지 비활성화 시켜 기존의 위상오차관계에 의한 언락 (Unlock)등의 문제점들을 해결할 수 있다.
한편, 본 발명의 주파수 위상판단부를 적용된 자동주파수 보정장치를 포함하는 주파수 합성기를 도 3의 예시에 적용시킨 결과는 아래와 같다. 여기서 도 3은 기준주파수(fREF)와 분주된 주파수(fDIV) 간의 주기는 2.47ns의 차이를 가지며, 주기 카운터 횟수 16은 39.52ns, 32는 79.04ns, 64는 158.08ns인 경우이다.
도 7에서 자동주파수 보정장치 작동의 경우, 기준주파수(fREF)와 분주된 주파수(fDIV)의 초기 위상차이가 9ns인 경우로, 주기 카운터 횟수 16은 30.52ns(39.52-9), 32는 70.04ns(79.04-9), 64는 149.08ns(158.08-9)로 주기 카운터 횟수 16, 32는 127.5ns내에 시간차를 가지나, 64는 127.5ns의 시간차를 벗어나는 것을 확인할 수 있다. 따라서 초기 위상차이가 없는 경우와 동일하게 작동된다.
반면, 자동주파수 보정장치 미작동의 경우, 기준주파수(fREF)와 분주된 주파수(fDIV)의 초기 위상차이가 35ns인 경우로, 주기 카운터 횟수 16은 4.52ns(39.52-35), 32는 43.04ns(79.04-35), 64는 123.08ns(158.08-35)로 주기 카운터 횟수 16, 32, 64는 모두 127.5ns 내의 시간차를 갖게 된다. 즉, 앞서 설명한 도 5와 동일한 오류가 발생되며, 본 발명은 위와 같은 오류를 방지하기 위해 자동주파수 보정장치를 미 작동시킨다.
다시 도 6을 살펴보면, 자동주파수 보정회로(AFC)는 카운터(310), 비교기(320), 상태머신(330)을 포함할 수 있다. 자동 주파수 보정회로에 대한 구성은 앞서 설명한 구성으로 간략하게 기재하도록 한다.
카운터(310)는 또 다른 순차논리회로(240)로부터 제어신호가 수신되면, 현재 출력 보정코드의 중간전원에 대한 주파수를 변경하고자 하는 주파수에 대응되는 분주비로 분주된 주파수와 기준주파수를 카운팅한다. 비교기(320)는 분주된 주파수의 주기와 기준주파수의 주기의 시간차가 기 설정된 시간차를 만족하는지 여부를 판단하여 출력 보정코드의 변경신호를 생성한다. 상태머신(330)는 변경신호에 대응하는 디지털 신호를 전압제어발진기(120)로 전송한다.
110 : 수정발진기 120 : 전압제어발진기
130 : 분주기 140 : 위상검출기 및 전하펌프
150 : 저역통과여과기 211 : 제1순차논리회로
212 : 제2순차논리회로 221 : 제1딜레이부
222 : 제2딜레이부 230 : 논리회로게이트
240 : 또 다른 순차논리회로 310 : 카운터
320 : 비교기 330 : 상태머신

Claims (4)

  1. 입력전압에 따라 생성된 출력주파수가 외부환경에 의해 변경되는 것을 방지하며, 기준주파수와 설정하고자 하는 출력주파수에 대응되는 분주비로 분주된 주파수를 비교하여 상기 출력주파수를 변경하는 위상루프회로;
    상기 기준주파수와 상기 분주된 주파수를 카운팅하여 주파수의 합성범위가 각각 지정된 출력 보정코드 중 어느 하나로 지정하는 자동주파수 보정회로; 및
    상기 출력 보정코드의 지정 오류를 방지하기 위해 기준주파수와 상기 분주된 주파수 간의 초기 위상차가 기 설정된 조건을 만족할 시 상기 자동주파수 보정회로를 활성화시키는 주파수 위상판단부;를 포함하되,
    상기 위상루프회로는,
    상기 기준주파수를 생성하기 위한 수정발진기; 상기 입력전압에 따라 상기 출력주파수를 출력하는 전압제어발진기; 상기 출력주파수에 대응되는 분주비로 분주하는 분주기; 상기 분주기에 의해 분주된 주파수와 상기 수정발진기에서 생성된 기준주파수를 비교하며, 상기 분주된 주파수와 상기 기준주파수의 차이에 해당되는 펄스값을 생성하는 위상검출기 및 전하펌프; 및 상기 생성된 펄스값에 따라 상기 전압제어발진기에 입력되는 입력전압을 가변하는 저역통과여과기;를 포함하는 것을 특징으로 하는 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기.
  2. 제1항에 있어서, 상기 주파수 위상판단부는
    상기 기준주파수의 상승클럭 엣지에서 상승신호가 출력되는 제1순차논리회로;
    상기 설정하고자 하는 출력주파수에 대응되는 분주비로 분주된 주파수의 상승클럭 엣지에서 상승신호가 출력되는 제2순차논리회로;
    상기 제1순차논리회로에서 출력되는 상승신호가 기 설정된 시간동안 출력되도록 제어한 후, 상기 제1순차논리회로를 초기화시키는 제1딜레이부;
    상기 제2순차논리회로에서 출력되는 상승신호가 기 설정된 시간동안 출력되도록 제어한 후, 상기 제2순차논리회로를 초기화시키는 제2딜레이부;
    상기 제1순차논리회로와 상기 제2순차논리회로로부터 동시에 상승신호가 입력되면 또 다른 상승신호를 출력하는 논리회로게이트; 및
    상기 논리회로게이트에서 또 다른 상승신호가 출력되면 상기 자동주파수 보정회로를 동작시키기 위한 제어신호를 생성하는 또 다른 순차논리회로를 포함하는 것을 특징으로 하는 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기.
  3. 제2항에 있어서, 상기 자동주파수 보정회로는
    상기 또 다른 순차논리회로로부터 상기 제어신호가 수신되면, 상기 기준주파수와 상기 설정하고자 하는 출력주파수에 대응되는 분주비로 분주된 주파수를 카운팅하는 카운터;
    상기 분주된 주파수 주기와 상기 기준주파수의 주기의 시간차가 기 설정된 시간차를 만족하는지 여부를 판단하여 상기 출력 보정코드의 변경신호를 생성하는 비교기; 및
    상기 변경신호에 대응하는 디지털 신호를 상기 전압제어발진기로 전송하는 상태머신;을 포함하는 것을 특징으로 하는 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기.

  4. 삭제
KR1020200005745A 2020-01-16 2020-01-16 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기 KR102376497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200005745A KR102376497B1 (ko) 2020-01-16 2020-01-16 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200005745A KR102376497B1 (ko) 2020-01-16 2020-01-16 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20210092412A KR20210092412A (ko) 2021-07-26
KR102376497B1 true KR102376497B1 (ko) 2022-03-18

Family

ID=77124807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200005745A KR102376497B1 (ko) 2020-01-16 2020-01-16 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기

Country Status (1)

Country Link
KR (1) KR102376497B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117277999B (zh) * 2023-11-20 2024-02-09 中国电子科技集团公司第五十八研究所 具有时钟同步看门狗功能的高精度振荡器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532476B1 (ko) * 2003-10-18 2005-12-01 삼성전자주식회사 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
KR101020454B1 (ko) * 2009-01-13 2011-03-08 한양대학교 산학협력단 실시간 비교 동작을 이용하는 자동 주파수 교정 회로 및 이를 이용한 주파수 합성기

Also Published As

Publication number Publication date
KR20210092412A (ko) 2021-07-26

Similar Documents

Publication Publication Date Title
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US8487707B2 (en) Frequency synthesizer
US20080136535A1 (en) Low phase noise phase locked loops with minimum lock time
US8432204B1 (en) Current-controlled oscillator (CCO) based PLL
US9954543B1 (en) Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
US10985762B2 (en) Compensating for frequency variation of a crystal oscillator and related systems, methods and devices
US20070249293A1 (en) System and method for self calibrating voltage-controlled oscillator
US10116315B1 (en) System-on-a-chip clock phase management using fractional-N PLLs
CN108173545B (zh) 锁相环电路、多锁相环系统及其输出相位同步方法
US8860482B1 (en) Techniques for adjusting gears of an oscillator
US7915935B1 (en) Communication systems w/counter-based frequency centering for mm-wave frequency bands
US7738618B2 (en) Multiband PLL arrangement and a method of controlling such arrangement
CN104579330A (zh) 一种锁相环的两步自动频率校准电路和方法
AU2007325558B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
US9722617B2 (en) Phase locked loop and associated method for loop gain calibration
US10840915B2 (en) Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop
US7436264B2 (en) Charge supply apparatus and method in frequency synthesizer
US8629728B2 (en) VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL
KR102376497B1 (ko) 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기
CN109586714B (zh) 使用锁相环和锁频环对压控振荡器进行校准以修整其增益
KR101563438B1 (ko) 발진 주파수를 보정할 수 있는 주입 동기 주파수 분주기
US5132642A (en) PLL using asynchronously resettable divider to reduce lock time
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
US6628153B2 (en) PLL circuit and frequency division method reducing spurious noise
KR20140090455A (ko) 위상 고정 루프 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant