CN103346790B - 一种快速锁定的频率综合器 - Google Patents
一种快速锁定的频率综合器 Download PDFInfo
- Publication number
- CN103346790B CN103346790B CN201310304813.5A CN201310304813A CN103346790B CN 103346790 B CN103346790 B CN 103346790B CN 201310304813 A CN201310304813 A CN 201310304813A CN 103346790 B CN103346790 B CN 103346790B
- Authority
- CN
- China
- Prior art keywords
- frequency
- circuit
- phase
- voltage controlled
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明揭示了一种快速锁定的频率综合器，具有自动频率校准电路和由参考频率时钟分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、多模分频器构成的锁相环，并在该电路基础上增设有复位机制电路，其复位信号输出端分别连接多模分频器和锁相环的控制电压输出开关，且复位机制电路的输入端分别连接参考频率时钟分频器的分频信号输出端和自动频率校准电路的Cal_done信号输出端；压控振荡器输出的一路直接连至自动频率校准电路的一个压控频率计数器，另一路通过多模分频器接入鉴频鉴相器，参考频率时钟分频器输入端的参考频率直接连至自动频率校准电路的一个参考频率计数器。应用本发明的频率综合器，能实现频率综合器在频率切换过程中快速锁定频率。
Description
技术领域
本发明涉及一种无线通信设备的射频收发频率范围调制装置，尤其涉及一种能快速锁定频率切换的频率综合器，属于集成电路设计领域。
背景技术
随着无线通信系统日益发展，宽带射频收发机越来越受欢迎，因为射频收发机的频率范围是由压控振荡器（以下简称VCO）所提供的，并且为了避免在工艺水平上流片造成的一定频率偏差，通常VCO的振荡频率范围会设计的相当宽。同时随着工艺电源电压的不断降低，用一条调频曲线来实现宽带VCO，其调频增益Kvco会很大，这样VCO对于控制电压上的噪声非常敏感，很小的抖动都会造成振荡频率偏离很多，从而导致频率综合器的相位噪声和杂散性能非常的差。针对这样的情况，将VCO的调频曲线从一条扩展为多条，这样既可以保证较宽的调频范围，又能保证VCO的调频增益不至于过大。
针对多条频率带的选择，自动频率校准电路被加入到频率综合器电路中，通过自动频率校准电路的频率粗调和锁相环环路的精确细调来实现频率的最终锁定。所以在无线通信射频收发机的集成电路设计中，现在常用的频率综合器电路如图1所示，主要由参考频率时钟分频器2、鉴频鉴相器、电荷泵、环路滤波器4、压控振荡器5、多模分频器6和自动频率校准电路1构成。其中鉴频鉴相器和电荷泵可视作为一体的组件3。从连接关系来看：参考频率时钟分频器输出的一部分分频信号接入自动频率校准电路1的一个分频计数器11，另一部分分频信号输入鉴频鉴相器，而压控振荡器5的输出经多模分频器6分别反馈至鉴频鉴相器和自动频率校准电路1的一个反馈计数器12，该两路计数器经判断控制逻辑电路13向压控振荡器5输出VCO_code信号。再者，经鉴频鉴相器检测两路林绿输入产生一定宽度的脉冲信号，控制电荷泵开闭，实现对环路滤波器的电容充放电，在控制逻辑电路13输出Cal_done信号控制下向压控振荡器5输出控制电压Vctrl，压控振荡器5输出Fvco。
具体工作过程如下：在频率综合器每次进行频率切换时，自动频率校准电路1首先开始工作，根据特定的查找算法来锁定到多条频带中的某一根频带，这样自动频率校准电路校准结束，然后由参考频率时钟分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和多模分频器构成的锁相环（PLL）环路开始工作，鉴频鉴相器根据分频频率Fdiv和反馈频率Ffb的频率相位差产生一定宽度的脉冲信号，来打开和关闭电荷泵的开关，从而实现环路滤波器的电容充放电，产生控制电压Vctrl，改变压控振荡器的振荡频率Fvco，然后该频率再经过多模分频器进行分频得到反馈频率Ffb，继续与参考分频频率进行鉴频鉴相，直到两者频率相位相等，环路锁定为止。这样就在这根频带上找到所要锁定的频率点，从而完成整个频率切换过程。
带有自动频率校准电路的频率综合器的频率切换时间是由自动频率校准电路的校准时间和锁相环（PLL）的锁定时间共同决定的，所以该频率综合器在锁定时间上会有很大缺陷，主要原因：（1）自动频率校准电路中计数器的输入时钟为参考频率的分频时钟和多模分频器后的反馈时钟，这两个时钟均为低频时钟，会导致自动频率校准电路计数比较过程相当慢，锁定时间过长。（2）自动频率校准电路校准结束以后，锁相环环路开始锁定，由于分频频率来自于参考晶振频率，而反馈频率来自于压控振荡器（VCO）分频频率，两者不在同一个时钟域，初始相位会差别很大，导致锁相环在锁定过程中产生周期滑动（CycleSlip），锁定时间非常长。
发明内容
考虑上述现有频率综合器快速锁定的不足与需求，本发明提出了一种快速锁定的频率综合器，解决快速锁定的问题。
一种快速锁定的频率综合器，具有由参考频率时钟分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、多模分频器和自动频率校准电路组成的基本电路，其中所述参考频率时钟分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、多模分频器构成锁相环，其特征在于：所述频率综合器在基本电路中增设有复位机制电路，所述复位机制电路的复位信号输出端分别连接多模分频器和锁相环的控制电压输出开关，且复位机制电路的输入端分别连接参考频率时钟分频器的分频信号输出端和自动频率校准电路的Cal_done信号输出端；所述压控振荡器输出的一路直接连至自动频率校准电路的一个压控频率计数器，另一路通过多模分频器接入鉴频鉴相器，所述参考频率时钟分频器输入端的参考频率直接连至自动频率校准电路的一个参考频率计数器。
进一步地，上述频率综合器中所述压控频率计数器和参考频率计数器分别为由两级电流导向型锁存器构成的差分输入、差分输出的主从D触发器，所述电流导向型锁存器包含用于控制切换采样、保持阶段的晶体管M1、M2，由晶体管M3、M4和电阻R1、R2构成在采样阶段的放大器以及由晶体管M5、M6构成在保持阶段的正反馈电路。
更进一步地，所述晶体管为三极管或MOS管。
进一步地，上述频率综合器中所述复位机制电路为采用参考频率的分频频率上升沿采样Cal_done的高电平产生复位信号的电路结构。
本发明频率综合器的研制与应用，能够分别快速锁定自动频率校准电路和锁相环电路的，从而大大缩短了频率综合器在频率切换过程中频率锁定的时间。
附图说明
图1是现有频率综合器的电路示意图。
图2是本发明快速锁定型频率综合器的电路示意图。
图3是本发明频率综合器中作为计数器组成部分的电流导向型锁存器的电路示意图。
图4是本发明频率综合器中计数器的结构示意图。
图5是本发明复位机制电路的工作示意图。
具体实施方式
本发明在综合分析传统频率综合器电路中两个方面影响锁定时间的结构缺陷，针对性地进行电路改进，创新提出了一种快速锁定的频率综合器。
首先结合附图从电路结构上来理解本发明。如图2所示，该频率综合器总体上基于如图1所示的传统频率综合器，电路结构上具有一定的相似性。作为电路的基本组成，它也具有自动频率校准电路1和由参考频率时钟分频器2、鉴频鉴相器、电荷泵、环路滤波器4、压控振荡器5、多模分频器6构成的锁相环，其中鉴频鉴相器和电荷泵可视作为一体的组件3。但明显相区别的是：该频率综合器首先在基本电路中增设有复位机制电路7，并且相应地调整了自动频率校准电路1的结构配置，即两路计数器的输入连接关系。
具体来看：该复位机制电路7的复位信号输出端分别连接多模分频器6和锁相环的控制电压输出开关（即压控振荡器的输入电压选择为参考电压或环流滤波器的输出电压），且复位机制电路的输入端分别连接参考频率时钟分频器2的分频信号输出端和自动频率校准电路1的Cal_done信号输出端（校准结束信号）；该压控振荡器5输出的一路直接连至自动频率校准电路的一个压控频率计数器14，另一路通过多模分频器6接入鉴频鉴相器，而参考频率时钟分频器2输入端的参考频率直接连至自动频率校准电路1的一个参考频率计数器15。
尽管从工作原理上来看，本发明如图2所示的频率综合器与如图1所示的传统频率综合器基本相同，但作为本发明实现快速锁定的主要目的，其主要区别体现在：（1）自动频率校准电路输入时钟为参考频率时钟和压控振荡器时钟。（2）增加复位机制电路，对多模分频器进行复位，分别详述如下。
可以理解的是，参考频率时钟和压控振荡器时钟较之于传统频率综合器的两个时钟频率要高很多，计数比较速度很快，能够较大地减短自动频率校准时间，达到自动频率校准电路快速锁定的目的。同时由于计数器输入时钟频率很高，所以需要设计高速计数器来进行计数。此处，针对该计数器是由两级电流导向型（currentsteering）锁存器构成的差分输入、差分输出的主从D触发器级联结构。如图3所示的该种锁存器的电路图可见，该锁存器包含用于控制切换采样、保持阶段的晶体管M1、M2，VDD侧由晶体管M3、M4和电阻R1、R2构成在采样阶段的放大器以及由晶体管M5、M6构成在保持阶段的正反馈电路。其中晶体管选用三极管是因为分频器工作在高频下，需要很快的电路速度，三极管的使用使整个电路的工作速度相比MOS管提高很多。这种电路的工作原理是当在C端输入的信号足够强时，M1和M2可以交替工作，输入数据D在M1工作时将数据输入到M3、M4、R1和R2构成的放大器中进行放大，这是数据的采样阶段；当M2开始工作时，M5和M6所构成的正反馈电路将采样信号进行放大，这就是数据的保持阶段。将两个这样的锁存器级联，可以构成主从D触发器。如图3和4所示，上述锁存器的输入数据D对应D触发器的输入数据，而锁存器的C端输入对应D触发器的CLK相关时钟输入，且计数器输出QP、QN，该锁存器构成的计数器在频率综合器电路中具有很明显的性能优势，无论在速度还是噪声性能优化上面，都发挥着至关重要的作用。
再者增加的复位机制电路，其工作过程如图5所示，将自动频率校准电路结束的Cal_done信号输入到复位机制电路中去，用参考频率的分频频率上升沿采样校准结束信号Cal_done的高电平，产生复位信号复位多模分频器，这样能有效保证鉴频鉴相器输入的分频频率和反馈频率初始相位相同，再进行锁相环的环路锁定，能够有效地避免因初始相位差较大的周期滑动（CycleSlip），减少环路的锁定时间，达到锁相环环路的快速锁定目的。
由此可见：该频率综合器电路能够分别实现自动频率校准电路和锁相环电路的快速锁定，从而大大缩短了频率综合器在频率切换过程中频率锁定的时间。以上结合附图的实施例描述，旨在便于理解本发明的创新实质，但并非以此来限制本发明多样性的实施方式及要求的权利要求保护范围。但凡理解本发明，并根据上述实施例进行的等效结构变化或构件替换，能够实现相同目的和效果的设计，均应视为对本专利申请保护内容的侵犯。
Claims (3)
1.一种快速锁定的频率综合器，具有由参考频率时钟分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、多模分频器和自动频率校准电路组成的基本电路，其中所述参考频率时钟分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、多模分频器构成锁相环，其特征在于：所述频率综合器在基本电路中增设有复位机制电路，所述复位机制电路的复位信号输出端分别连接多模分频器和锁相环的控制电压输出开关，且复位机制电路的输入端分别连接参考频率时钟分频器的分频信号输出端和自动频率校准电路的Cal_done信号输出端；所述压控振荡器输出的一路直接连至自动频率校准电路的一个压控频率计数器，另一路通过多模分频器接入鉴频鉴相器，所述参考频率时钟分频器输入端的参考频率直接连至自动频率校准电路的一个参考频率计数器；所述压控频率计数器和参考频率计数器分别为由两级电流导向型锁存器构成的差分输入、差分输出的主从D触发器，所述电流导向型锁存器包含用于控制切换采样、保持阶段的晶体管M1、M2，由晶体管M3、M4和电阻R1、R2构成在采样阶段的放大器以及由晶体管M5、M6构成在保持阶段的正反馈电路。
2.根据权利要求1所述快速锁定的频率综合器，其特征在于：所述晶体管为三极管或MOS管。
3.根据权利要求1所述快速锁定的频率综合器，其特征在于：所述复位机制电路为采用参考频率的分频频率上升沿采样Cal_done的高电平产生复位信号的电路结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310304813.5A CN103346790B (zh) | 2013-07-19 | 2013-07-19 | 一种快速锁定的频率综合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310304813.5A CN103346790B (zh) | 2013-07-19 | 2013-07-19 | 一种快速锁定的频率综合器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103346790A CN103346790A (zh) | 2013-10-09 |
| CN103346790B true CN103346790B (zh) | 2016-01-13 |
Family
ID=49281572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310304813.5A Active CN103346790B (zh) | 2013-07-19 | 2013-07-19 | 一种快速锁定的频率综合器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103346790B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104135285B (zh) * | 2014-08-07 | 2017-02-15 | 上海交通大学 | 一种频率校准电路及其方法 |
| US10560109B2 (en) * | 2017-12-29 | 2020-02-11 | Texas Instruments Incorporated | Phased locked loop integrated circuit |
| US10727844B1 (en) * | 2019-05-31 | 2020-07-28 | Silicon Laboratories Inc. | Reference clock frequency change handling in a phase-locked loop |
| CN111371455B (zh) * | 2019-12-31 | 2024-04-12 | 京微齐力(北京)科技有限公司 | 一种用于pll输出频率动态切换的系统 |
| CN111294043B (zh) * | 2020-03-11 | 2023-04-11 | 京微齐力(北京)科技有限公司 | 一种基于pll的自动恢复外部时钟的系统 |
| CN113078991B (zh) * | 2021-03-03 | 2022-07-22 | 北京紫光青藤微系统有限公司 | 频率校准系统、方法及应答器 |
| CN113114238B (zh) * | 2021-04-09 | 2022-11-25 | 西安电子科技大学 | 一种应用于锁相环自动频率校准的频率检测器 |
| CN113541684B (zh) * | 2021-06-30 | 2022-08-26 | 睦星科技(北京)有限公司 | 一种锁相环电路及其校准方法和装置 |
| CN113900084B (zh) * | 2021-09-06 | 2022-06-28 | 珠海正和微芯科技有限公司 | 无晶振fmcw雷达收发机系统及频率校准方法 |
| CN113933791B (zh) * | 2021-09-06 | 2022-05-27 | 珠海正和微芯科技有限公司 | 无晶振fmcw雷达收发机装置及频率校准方法 |
| CN115765727B (zh) * | 2023-01-03 | 2023-09-19 | 杭州地芯科技有限公司 | 一种实现快速锁定的锁相环、收发机和通信设备 |
| CN116170012B (zh) * | 2023-04-26 | 2023-07-25 | 南京美辰微电子有限公司 | 一种具有频率保持和参考频率平滑切换的锁相环电路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1116466A (zh) * | 1993-11-09 | 1996-02-07 | 摩托罗拉公司 | 锁相环同步电路和方法 |
| CN1215256A (zh) * | 1997-08-28 | 1999-04-28 | 日本电气株式会社 | 锁相环电路 |
| US7417477B2 (en) * | 2006-08-10 | 2008-08-26 | Fujitsu Limited | PLL circuit |
| CN101741382A (zh) * | 2009-11-19 | 2010-06-16 | 复旦大学 | 一种宽带频率综合器的低误差高速频率自动校准电路 |
| CN102195645A (zh) * | 2011-03-31 | 2011-09-21 | 复旦大学 | 一种适用于软件无线电系统的频率综合器 |
| US8154351B2 (en) * | 2008-02-21 | 2012-04-10 | Skyworks Solutions, Inc. | Voltage-controlled oscillator and gain calibration technique for two-point modulation in a phase-locked loop |
| CN102857218A (zh) * | 2012-08-24 | 2013-01-02 | 天津大学 | 用于锁相环型频率合成器的自动调谐电路 |
| CN103036560A (zh) * | 2012-12-13 | 2013-04-10 | 广州润芯信息技术有限公司 | 锁相环、其闭环频率自动校准电路及方法 |
-
2013
- 2013-07-19 CN CN201310304813.5A patent/CN103346790B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1116466A (zh) * | 1993-11-09 | 1996-02-07 | 摩托罗拉公司 | 锁相环同步电路和方法 |
| CN1215256A (zh) * | 1997-08-28 | 1999-04-28 | 日本电气株式会社 | 锁相环电路 |
| US7417477B2 (en) * | 2006-08-10 | 2008-08-26 | Fujitsu Limited | PLL circuit |
| US8154351B2 (en) * | 2008-02-21 | 2012-04-10 | Skyworks Solutions, Inc. | Voltage-controlled oscillator and gain calibration technique for two-point modulation in a phase-locked loop |
| CN101741382A (zh) * | 2009-11-19 | 2010-06-16 | 复旦大学 | 一种宽带频率综合器的低误差高速频率自动校准电路 |
| CN102195645A (zh) * | 2011-03-31 | 2011-09-21 | 复旦大学 | 一种适用于软件无线电系统的频率综合器 |
| CN102857218A (zh) * | 2012-08-24 | 2013-01-02 | 天津大学 | 用于锁相环型频率合成器的自动调谐电路 |
| CN103036560A (zh) * | 2012-12-13 | 2013-04-10 | 广州润芯信息技术有限公司 | 锁相环、其闭环频率自动校准电路及方法 |
Non-Patent Citations (3)
| Title |
|---|
| Jing Jin;Xiaoming Liu;Peng Qin;Jianjun Zhou.A ΔΣ fractional-N PLL with fast Auto-Frequency Calibration for CMMB tuners.《2011 13th International Symposium on Integrated Circuits (ISIC)》.2011,539-542. * |
| Speedup of lock up time in the PLL frequency synthesizer using frequency detector;Sumi,Y;《Proceedings of 1997 IEEE International Symposium on Circuits and Systems》;19970612;第2卷;1365-1368 * |
| 应用于无线通信的CMOS频率综合器的研究和设计;陈虎;《中国优秀硕士学位论文全文数据库 信息科技辑》;20110331(第3期);I135-256 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103346790A (zh) | 2013-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103346790B (zh) | 一种快速锁定的频率综合器 | |
| US8704603B2 (en) | Low power wideband LO using tuned injection locked oscillator | |
| Vaucher | An adaptive PLL tuning system architecture combining high spectral purity and fast settling time | |
| JP6252888B2 (ja) | Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 | |
| CN101807920A (zh) | 自适应频率校准频率合成器 | |
| CN104579330A (zh) | 一种锁相环的两步自动频率校准电路和方法 | |
| Collins | Phase-locked loop (pll) fundamentals | |
| CN201608704U (zh) | 一种锁相环频率综合器 | |
| CN104242930A (zh) | 一种应用于无线收发系统的频率综合器 | |
| CN110445491B (zh) | 一种基于预设频率及动态环路带宽的锁相环 | |
| CN101944909A (zh) | 用于锁相环路的鉴频鉴相器及电荷泵电路 | |
| Vlachogiannakis et al. | A self-calibrated fractional-N PLL for WiFi 6/802.11 ax in 28nm FDSOI CMOS | |
| CN113114232B (zh) | 一种压控振荡器频率校准电路的校准方法 | |
| CN101800541A (zh) | 一种基于注入锁定的相位切换预分频器 | |
| CN112234981B (zh) | 数据与时钟恢复电路 | |
| US9088285B2 (en) | Dynamic divider having interlocking circuit | |
| Ueda et al. | A digital PLL with two-step closed-locking for multi-mode/multi-band SAW-less transmitter | |
| CN113489487B (zh) | 一种集成vco式鉴相器及环内混频式锁相环电路 | |
| CN106301360B (zh) | 鉴频鉴相器、电荷泵和锁相环电路 | |
| Hasenaecker et al. | A 57 GHz programmable frequency divider for fractional-N frequency synthesizers | |
| CN103916124B (zh) | 一种带自动频率校验功能的注入锁定分频结构 | |
| KR101126844B1 (ko) | 광대역 가변주파수분주기 및 이를 포함하는 주파수 합성기 | |
| CN107682007B (zh) | 基于双环路的快锁定低抖动的时钟数据恢复电路 | |
| Ali et al. | A fast locking digital phase-locked loop using programmable charge pump | |
| CN109412589A (zh) | 一种分数频率合成器整数边界杂散的优化方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |