JP6252888B2 - Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 - Google Patents

Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 Download PDF

Info

Publication number
JP6252888B2
JP6252888B2 JP2013088849A JP2013088849A JP6252888B2 JP 6252888 B2 JP6252888 B2 JP 6252888B2 JP 2013088849 A JP2013088849 A JP 2013088849A JP 2013088849 A JP2013088849 A JP 2013088849A JP 6252888 B2 JP6252888 B2 JP 6252888B2
Authority
JP
Japan
Prior art keywords
frequency
signal
injection
control parameter
ilfd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013088849A
Other languages
English (en)
Other versions
JP2014212491A (ja
JP2014212491A5 (ja
Inventor
長曽　洋一
洋一 長曽
宮長　健二
健二 宮長
嶋　高広
高広 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013088849A priority Critical patent/JP6252888B2/ja
Priority to US14/409,239 priority patent/US9438301B2/en
Priority to PCT/JP2014/001897 priority patent/WO2014171086A1/ja
Publication of JP2014212491A publication Critical patent/JP2014212491A/ja
Publication of JP2014212491A5 publication Critical patent/JP2014212491A5/ja
Application granted granted Critical
Publication of JP6252888B2 publication Critical patent/JP6252888B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本開示は、複数の注入同期型分周器を用いたＰＬＬ回路、キャリブレーション方法及び無線通信装置に関する。
近年普及している携帯可能な無線通信装置は、高速なスループットが求められ、無線通信における周波数シンセサイザとして高周波数帯域において動作するＰＬＬ（Phase Locked Loop）回路が要求されている。
ＰＬＬ回路は、高周波信号を低周波信号に分周する分周器を含む。分周器として、例えば１０ＧＨｚ以上の高周波帯域において低消費電力によって高速動作が可能な注入同期型分周器（ＩＬＦＤ：Injection Locked Frequency Divider）が用いられる。以下、必要に応じて、注入同期型分周器を単に「ＩＬＦＤ」と略記する。
ＩＬＦＤは、注入信号（入力信号）を分周する分周器として動作するための周波数帯域（以下、「ロックレンジ」という）が狭く、高周波帯域（例えばミリ波帯）において分周器として動作させるためには、注入信号の周波数に合わせてロックレンジを変更するためのＩＬＦＤの制御電圧を調整するキャリブレーションが必要であった（例えば、特許文献１参照）。
米国特許第７８５６２１２号明細書
ＰＬＬ回路に用いられる電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）の発振周波数を高くする、又はＰＬＬ回路の消費電力を低減するためには、複数の注入同期型分周器を縦続接続して用いることが有効である。以下、必要に応じて、電圧制御発振器を単に「ＶＣＯ」と略記する。
しかし、特許文献１では、複数の注入同期型分周器を縦続接続して用いたＰＬＬ回路のキャリブレーション方法が明記されていないという課題がある。
本開示は、上述した従来の課題を解決するために、縦続接続した複数の注入同期型分周器を各ロックレンジにおいて動作させ、所望周波数を安定的に得るＰＬＬ回路、キャリブレーション方法及び無線通信装置を提供することを目的とする。
本開示は、高周波信号を出力する電圧制御発振器と、出力された前記高周波信号を分周した第１の分周信号を生成する第１の注入同期型分周器と、前記第１の分周信号を分周した第２の分周信号を生成する第２の注入同期型分周器と、前記第２の分周信号を分周した第３の分周信号を生成する分周器と、前記第３の分周信号と基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、出力された前記誤差を電流又は電圧に変換するチャージポンプと、変換された前記電流又は電圧に応じて前記電圧制御発振器の制御電圧を生成し、生成された前記制御電圧を前記電圧制御発振器に印加するループフィルタと、前記電圧制御発振器の発振周波数を定める発振バンドを選択し、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を異なる各動作帯域において動作させる、前記第１の注入同期型分周器の第１の制御パラメータ及び前記第２の注入同期型分周器の第２の制御パラメータを調整するキャリブレーション回路と、を備え、前記キャリブレーション回路は、前記高周波信号の分周に用い、かつ、温度変動に対応した、前記第１の制御パラメータを生成する第１のバイアス生成回路、を更に有し、前記第２の制御パラメータを調整した後に、前記第１の制御パラメータを調整し、更に、前記第３の分周信号に応じて前記電圧制御発振器の発振バンドを調整する、ＰＬＬ回路である。
また、本開示は、第１の注入同期型分周器と第２の注入同期型分周器とを接続したＰＬＬ回路におけるキャリブレーション方法であって、高周波信号を出力する電圧制御発振器及び前記第１の注入同期型分周器の各動作を停止するステップと、前記第２の注入同期型分周器の第２の制御パラメータに応じて、前記第２の注入同期型分周器の出力信号を分周する分周器が出力する分周信号と基準信号との各周波数を測定するステップと、測定された前記分周信号の周波数を基に、前記第２の制御パラメータを調整するステップと、前記第１の注入同期型分周器の停止を解除するステップと、前記第１の注入同期型分周器の第１の制御パラメータに応じて、前記第１の注入同期型分周器の出力信号を前記第２の注入同期型分周器が分周し、前記第２の注入同期型分周器の出力信号を分周する前記分周器により再度出力された分周信号の周波数を測定するステップと、測定後の前記再度出力された分周信号の周波数を基に、前記高周波信号の分周に用い、かつ、温度変動に対応した、前記第１の制御パラメータを調整するステップと、前記電圧制御発振器の停止を解除するステップと、前記電圧制御発振器の発振周波数を定める発振バンドを選択するステップと、選択された前記発振バンドに応じて前記電圧制御発振器の出力信号が前記第１の注入同期型分周器、前記第２の注入同期型分周器及び前記分周器によって分周された分周信号の周波数を基に、前記電圧制御発振器の前記発振バンドを選択するステップと、を有する、キャリブレーション方法である。
更に、本開示は、ＰＬＬ回路と、ベースバンドの送信信号を変調する変調部と、前記ＰＬＬ回路が生成した第１局部信号と変調された前記送信信号とを用いて、高周波送信信号を生成する送信ミキサと、前記ＰＬＬ回路が生成した第２局部信号と受信された高周波受信信号とを用いて、ベースバンドの受信信号を生成する受信ミキサと、生成された前記ベースバンドの受信信号を復調する復調部と、を備える、無線通信装置である。
本開示によれば、複数の注入同期型分周器をロックレンジにおいて動作可能とし、所望の周波数が得られる。
第１の実施形態のＰＬＬ回路の内部構成を示すブロック図 第１の実施形態のＰＬＬ回路におけるキャリブレーション回路の内部構成を示すブロック図 第１の実施形態のＰＬＬ回路を含む無線通信装置の内部構成を示すブロック図 第１の実施形態のＰＬＬ回路における前段のＩＬＦＤ、後段のＩＬＦＤ及びＶＣＯのキャリブレーションの動作手順を説明するフローチャート 第２の実施形態のＰＬＬ回路におけるＩＬＦＤ及びＶＣＯのキャリブレーションの動作手順を説明するフローチャート 従来のＰＬＬ回路の回路構成の一例を示すブロック図 従来のＰＬＬ回路におけるＩＬＦＤの制御電圧のキャリブレーションの動作手順を説明するフローチャート 従来のＰＬＬ回路におけるＩＬＦＤのロックレンジの特定処理の説明図 注入同期型分周器の回路構成の一例を示す図 注入同期型分周器に注入信号が入力されない場合における、制御電圧と出力フリーラン周波数との関係の一例を示すグラフ 特定の制御電圧Ｖｒｅｆ（０）が印加された場合のＩＬＦＤの分周器としての入出力特性の一例を示すグラフ 特定の注入信号振幅Ｐｉｎ（０)における、注入信号の入力周波数と出力周波数との関係の一例を示すグラフ 注入同期型分周器を複数（例えば２個）縦続接続した回路構成の一例を簡単に示す図 （Ａ）図１３に示す前段のＩＬＦＤ３０３ａにおける制御電圧と出力フリーラン周波数との関係の一例を示すグラフ、（Ｂ）図１３に示す後段のＩＬＦＤ３０３ｂにおける制御電圧と出力フリーラン周波数との関係の一例を示すグラフ （Ａ）図１３に示すＩＬＦＤ３０３ａにおける注入信号の入力周波数と出力周波数との関係の一例を示すグラフ、（Ｂ）図１３に示すＩＬＦＤ３０３ｂにおける注入信号の入力周波数と出力周波数との関係の一例を示すグラフ、（Ｃ）図１３に示す縦続接続したＩＬＦＤ３０３ａ，３０３ｂにおける注入信号の入力周波数と出力周波数との関係の一例を示すグラフ 図１３に示す縦続接続したＩＬＦＤ３０３ａ，３０３ｂにおけるＩＬＦＤ３０３ａの制御電圧Ｖ１ｒｅｆとＩＬＦＤ３０３ｂの出力フリーラン周波数ｆ２ｏｕｔとの関係の一例を示すグラフ （Ａ）温度変動に起因する制御電圧と出力フリーラン周波数の特性の一例を示すグラフ、（Ｂ）製造ばらつきに起因する制御電圧と出力フリーラン周波数の特性の一例を示すグラフ
（各実施形態の内容に至る経緯）
先ず、本開示に係るＰＬＬ回路、キャリブレーション方法及び無線通信装置の各実施形態を説明する前に、各実施形態の内容に至る経緯について、図面を参照して説明する。図６は、従来のＰＬＬ回路１００の回路構成の一例を示す図である。
図６に示すＰＬＬ回路１００は、複数の発振バンドを切り換える電圧制御発振器（ＶＣＯ）１０１と、注入同期型分周器（ＩＬＦＤ）１０３と、分周器１０５と、位相周波数比較器＋チャージポンプ１０８と、ループフィルタ１１０と、キャリブレーション回路１１４と、ルックアップテーブル１１５とを含む。
図６に示すＰＬＬ回路１００では、ＶＣＯ１０１の発振により生じた出力信号１０２が、ＩＬＦＤ１０３に入力され、１０ＧＨｚ程度の低い周波数信号１０４に分周される。周波数信号１０４は、分周器１０５により分周信号１０６に分周される。
位相周波数比較器＋チャージポンプ１０８は、分周器１０５が分周した分周信号１０６とＰＬＬ回路１００の外部から入力される基準信号１０７とを比較し、位相及び周波数の各誤差成分を電流又は電圧１０９に変換する。電流又は電圧１０９は、ループフィルタ１１０に入力される。ループフィルタ１１０は、電流又は電圧１０９に応じて、ＶＣＯ１０１の制御電圧１１２を生成する。
制御電圧１１２は、ＶＣＯ１０１の発振周波数を変更することで、位相周波数比較器＋チャージポンプ１０８において検波された誤差が小さくなる。これにより、ＰＬＬ回路１００は、ＶＣＯ１０１の発振周波数の周波数負帰還回路として動作できる。
キャリブレーション回路１１４は、基準信号１０７と分周信号１０６とを用いて、ＶＣＯ１０１の発振バンドの下において、ＩＬＦＤ１０３の制御信号１１３の制御値を調整する（キャリブレーション）。キャリブレーション後の制御信号１１３により、ＩＬＦＤ１０３は、注入信号、即ちＶＣＯ１０１からの出力信号１０２の周波数の中心付近にＩＬＦＤ１０３のロックレンジの範囲を設定できる。
次に、図６に示すＰＬＬ回路１００のキャリブレーションの動作手順を、図７〜図８を参照して説明する。図７は、従来のＰＬＬ回路１００におけるＩＬＦＤ１０３の制御電圧のキャリブレーションの動作手順を説明するフローチャートである。図８は、従来のＰＬＬ回路１００におけるＩＬＦＤ１０３のロックレンジの特定処理の説明図である。図８では、横軸はＩＬＦＤの制御信号１１３の制御値、縦軸は分周信号１０６の周波数を表す。
キャリブレーション回路１１４は、バンド選択信号１１１によってＶＣＯ１０１の発振バンドを選択する（Ｓ２００）。バンド選択信号１１１は、キャリブレーション回路１１４から出力される。
キャリブレーション回路１１４は、ＶＣＯ１０１の制御電圧１１２を設定する（Ｓ２０２）。例えば、キャリブレーション回路１１４は、所定値（例えばＶｄｄ／２、Ｖｄｄは電源電圧）を制御電圧１１２として設定する。
キャリブレーション回路１１４は、ＩＬＦＤ１０３の制御信号１１３の制御値毎に各分周信号１０６の周波数を計測する（Ｓ２０４）。
キャリブレーション回路１１４は、ＩＬＦＤ１０３の制御信号１１３の制御値毎に各分周信号１０６の周波数の変化差分を計算する（Ｓ２０６）。
キャリブレーション回路１１４は、ステップＳ２０６の計算結果を基に、ステップＳ２００において選択されたＶＣＯ１０１の発振バンドに対するＩＬＦＤ１０３のロックレンジを特定する（Ｓ２０８）。
図８に示す制御信号１１３の制御値がＳ２０６（Ｌ）〜Ｓ２０６（Ｈ）の範囲において、ステップＳ２０６において計算された周波数の変化差分が最も小さくなる。従って、キャリブレーション回路１１４は、ＩＬＦＤ１０３の制御値がＳ２０６（Ｌ）〜Ｓ２０６（Ｈ）の範囲の中心値付近を、ＩＬＦＤ１０３の制御信号１１３の制御値として選択する（Ｓ２１０）。
キャリブレーション回路１１４は、ステップＳ２１０において選択された制御信号１１３の制御値をルックアップテーブル１１５に保存する。
キャリブレーション回路１１４は、ＶＣＯ１０１の他の発振バンドを選択し、ステップＳ２０２〜ステップＳ２１０までの動作を繰り返す（Ｓ２１２）。これにより、ＰＬＬ回路１００は、ＶＣＯ１０１の複数の各発振バンドに対するＩＬＦＤ１０３の最適な制御信号１１３の制御値をルックアップテーブル１１５に保存できる。
なお、ＰＬＬ回路１００は、通常動作では、先ずステップＳ２１０及びＳ２１２の結果としてルックアップテーブル１１５に保存された制御値を読み出し、所望周波数において動作可能なＶＣＯ１０１のバンド選択信号１１１及びＩＬＦＤ１０３の制御信号１１３を選択する。これにより、ＰＬＬ回路１００は、周波数負帰還回路として動作できる。
しかし、特許文献１のＰＬＬ回路１００のキャリブレーション方法では、複数の注入同期型分周器を縦続接続した場合には、キャリブレーション回路１１４は、各注入同期型分周器の制御電圧を変更する度に、周波数の変化差分が最も小さい領域を演算し、演算結果をルックアップテーブル１１５に保存する。従って、キャリブレーション回路１１４におけるキャリブレーション時間が長時間となり、更に、ルックアップテーブル１１５に保存される情報量も多くなる。
また、ＩＬＦＤ１０３はＰＬＬ回路１００の周囲温度の変動又は製造ばらつきに応じて出力フリーラン周波数の特性が変動するが（後述する図１７（Ａ）又は図１７（Ｂ）参照）、特許文献１では、周囲温度の変動又は製造ばらつきに起因して生じる出力フリーラン周波数の特性変動の補償については記載されていない。
なお、フリーラン動作とは、入力信号が無い場合に自己発振する周波数、もしくは、入力周波数が入っていても、その入力周波数に影響されずに、自己発振周波数を出力することである。
そこで、以下の各実施形態では、縦続接続した複数の注入同期型分周器を各ロックレンジにおいて動作させ、周囲温度の変動又は製造ばらつきに対応して所望周波数を安定的に得るＰＬＬ回路、キャリブレーション方法及び無線通信装置の例を説明する。
次に、注入同期型分周器（ＩＬＦＤ）について説明する。
図９は、注入同期型分周器（ＩＬＦＤ）１０３の回路構成の一例を示す図である。図９に示すＩＬＦＤ１０３は、例えばカスコード接続した２個のトランジスタ（図９に示す点線参照）の組が３段縦続接続した構成であり、各トランジスタの組には電源電圧Ｖｄｄが供給される。
図９に示すＩＬＦＤ１０３は、注入信号の周波数がＩＬＦＤ１０３のロックレンジの範囲である場合には３分周器として動作し、信号入力ノードにおける注入信号の入力換算フリーラン周波数ｆｉｎと信号出力ノードにおける出力信号の出力周波数ｆｏｕｔとの間に、ｆｉｎ／ｆｏｕｔ＝３という関係がある。
以下、ＩＬＦＤ１０３は図９に示す回路構成を有するとして説明するが、ＩＬＦＤ１０３の回路構成は図９に示す回路構成に限定されず、ＩＬＦＤ１０３の分周比も「３」としているが、分周比は「３」に限定されない。
ＩＬＦＤ１０３は、注入信号が入力されない場合、フリーラン発振によって、出力フリーラン周波数ｆｒの信号を出力する。図１０は、注入同期型分周器１０３に注入信号が入力されない場合における、制御電圧Ｖｒｅｆと出力フリーラン周波数ｆｒとの関係の一例を示すグラフである。図１１は、特定の制御電圧Ｖｒｅｆ（０）が印加された場合のＩＬＦＤ１０３の分周器としての入出力特性の一例を示すグラフである。
図１０では、横軸はＩＬＦＤ１０３の制御電圧Ｖｒｅｆ、縦軸はＩＬＦＤ１０３の出力フリーラン周波数ｆｒを表す。図１１では、横軸はＩＬＦＤ１０３の信号入力ノードにおける入力換算フリーラン周波数ｆｉｎ、縦軸はＩＬＦＤ１０３の信号入力ノードにおける注入信号振幅Ｐｉｎを表す。
入力換算フリーラン周波数ｆｉｎと注入信号振幅Ｐｉｎとが図１１に示す斜線範囲内の値である場合、ＩＬＦＤ１０３は、注入信号を分周する分周器として動作する。本実施の形態では、分周比を３としているので、即ち、図１１に示す斜線範囲は、ＩＬＦＤ１０３のロックレンジを表す。従って、ｆｉｎ／ｆｏｕｔ＝３が成り立つ。
図１１に示す注入信号振幅Ｐｉｎが最小値の場合でも、ＩＬＦＤ１０３を分周器として動作させるための入力換算フリーラン周波数ｆｉｎの条件は、ｆｉｎ（０）＝ｆｏｕｔ（０）×３となる。なお、ｆｏｕｔ（０）は、図１０に示す制御電圧Ｖｒｅｆ（０）がＩＬＦＤ１０３に印加された場合の信号出力ノードにおける出力フリーラン周波数である。
従って、図１１においてＩＬＦＤ１０３の信号入力ノードにおける注入信号振幅をＰｉｎ（０）とした場合には、ＩＬＦＤ１０３を分周器として動作させるための入力周波数の範囲は、ｆｉｎ（１）以上ｆｉｎ（２）以下となる。なお、ｆｉｎ（０）＝ｆｏｕｔ（０）×３である。
これにより、ＩＬＦＤ１０３の出力フリーラン周波数、即ちｆｏｕｔ（０）を所望周波数付近（例えば図１１に示すｆｉｎ（０）／３）に調整することで、ＩＬＦＤ１０３は、注入信号を正常に分周する分周器として動作できる。
図１２は、特定の注入信号振幅Ｐｉｎ（０)における、注入信号の入力周波数と出力周波数との関係の一例を示すグラフである。図１２では、横軸はＩＬＦＤ１０３の信号入力ノードにおける入力換算フリーラン周波数ｆｉｎ、縦軸はＩＬＦＤ１０３の信号出力ノードにおける出力周波数ｆｏｕｔを表す。
注入信号振幅Ｐｉｎ（０）である場合、入力換算フリーラン周波数ｆｉｎがｆｉｎ（１）以上ｆｉｎ（２）以下の範囲では、ＩＬＦＤ１０３は分周器として動作するので（図１１参照）、ｆｉｎ／ｆｏｕｔ＝３の関係が成立する直線となる（図１２参照）。しかし、入力換算フリーラン周波数ｆｉｎがｆｉｎ（１）以上ｆｉｎ（２）以下の範囲外では、ＩＬＦＤ１０３は、出力フリーラン周波数ｆｒ付近の周波数ｆｏｕｔ（０）の信号を出力する。
次に、図９に示す回路構成を有するＩＬＦＤを縦続接続した場合の特性について、図１３〜図１７を参照して説明する。図１３は、注入同期型分周器を複数（例えば２個）縦続接続した回路構成の一例を簡単に示す図である。
図１３では、以下の各実施形態において用いられるＩＬＦＤ３０３ａ，３０３ｂが縦続接続された回路構成を示す。ＩＬＦＤ３０３ａ，３０３ｂは、注入信号の周波数が各ロックレンジの範囲内では、例えば３分周器として動作する。ＩＬＦＤ３０３ａ，３０３ｂは、分周器として動作する場合には、前段のＩＬＦＤ３０３ａに入力される注入信号の周波数を９分周する分周器として動作する。
従って、前段のＩＬＦＤ３０３ａに入力される注入信号の入力換算フリーラン周波数をｆｉｎ（ｇｏａｌ）、後段のＩＬＦＤ３０３ｂから出力される信号の出力周波数をｆｏｕｔ（ｇｏａｌ）とすると、ｆｉｎ（ｇｏａｌ）／ｆｏｕｔ（ｇｏａｌ）＝９が成り立つ。
ここで、図１３に示す縦続接続したＩＬＦＤ３０３ａ，３０３ｂの回路挙動を説明するために、各ＩＬＦＤ３０３ａ，３０３ｂに注入信号が入力されない場合における各単体フリーラン特性を以下のように仮定する。
図１４（Ａ）は、図１３に示す前段のＩＬＦＤ３０３ａにおける制御電圧Ｖ１ｒｅｆと出力フリーラン周波数ｆ１ｏｕｔとの関係の一例を示すグラフである。図１４（Ｂ）は、図１３に示す後段のＩＬＦＤ３０３ｂにおける制御電圧Ｖ２ｒｅｆと出力フリーラン周波数ｆ２ｏｕｔとの関係の一例を示すグラフである。
図１３に示す前段のＩＬＦＤ３０３ａに注入信号が入力されない場合、前段のＩＬＦＤ３０３ａの制御電圧Ｖ１ｒｅｆをＶ１ｒｅｆ（０）に設定すれば、前段のＩＬＦＤ３０３ａが出力する出力フリーラン周波数ｆｒはｆ１ｏｕｔ＝ｆｏｕｔ（ｇｏａｌ）×３になる。
同様に、図１３に示す後段のＩＬＦＤ３０３ｂに注入信号が入力されない場合、後段のＩＬＦＤ３０３ｂの制御電圧Ｖ２ｒｅｆをＶ２ｒｅｆ（０）に設定すれば、後段のＩＬＦＤ３０３ｂが出力する出力フリーラン周波数ｆｒはｆ２ｏｕｔ＝ｆｏｕｔ（ｇｏａｌ）になる。
図１４（Ａ）に示す単体出力フリーラン特性を有するＩＬＦＤ３０３ａと、図１４（Ｂ）に示す単体出力フリーラン特性を有するＩＬＦＤ３０３ｂとを縦続接続し（図１３参照）、前段のＩＬＦＤ３０３ａに注入信号が入力されない場合のＩＬＦＤ３０３ａ，３０３ｂの出力フリーラン特性を説明する。
前段のＩＬＦＤ３０３ａには制御電圧Ｖ１ｒｅｆ（０）が設定され、後段のＩＬＦＤ３０３ｂには制御電圧Ｖ２ｒｅｆ（０）が設定された場合、前段のＩＬＦＤ３０３ａは、ｆ１ｏｕｔ＝ｆｏｕｔ（ｇｏａｌ）×３を出力フリーラン周波数の信号として出力する。後段のＩＬＦＤ３０３ｂは、前段のＩＬＦＤ３０３ａが出力するｆ１ｏｕｔ＝ｆ２ｉｎ＝ｆｏｕｔ（ｇｏａｌ）×３が入力換算フリーラン周波数として入力される。
これは、図１１において、ｆｉｎ（０）＝ｆｏｕｔ（ｇｏａｌ）×３の入力換算フリーラン周波数が後段のＩＬＦＤ３０３ｂに入力された状態を表し、後段のＩＬＦＤ３０３ｂは入力換算フリーラン周波数としてのｆｉｎ（０）に注入同期して入力換算フリーラン周波数としてのｆｉｎ（０）を３分周した出力フリーラン周波数としてのｆｏｕｔ（ｇｏａｌ）を出力する。
ＩＬＦＤ３０３ａ及びＩＬＦＤ３０３ｂを縦続接続した場合、ＩＬＦＤ３０３ａが出力する出力フリーラン周波数としてのｆ１ｏｕｔと、ＩＬＦＤ３０３ｂに入力される注入信号の入力換算フリーラン周波数としてのｆ２ｉｎと、を等しくさせる制御電圧を各ＩＬＦＤ３０３ａ，３０３ｂに設定する。これにより、前段のＩＬＦＤ３０３ａに入力された注入信号の入力周波数は、９分周された出力周波数の信号が後段のＩＬＦＤ３０３ｂから出力される。
図１５（Ａ）は、図１３に示すＩＬＦＤ３０３ａにおける注入信号の入力周波数と出力周波数との関係の一例を示すグラフである。図１５（Ｂ）は、図１３に示すＩＬＦＤ３０３ｂにおける注入信号の入力周波数と出力周波数との関係の一例を示すグラフである。なお、図１５（Ｂ）の横軸は、ＩＬＦＤ３０３ｂの注入信号の入力周波数ｆ２ｉｎに分周比３を掛けて、ＩＬＦＤ３０３ａの注入信号の入力周波数の大きさに合わせている。
図１５（Ａ）では、ＩＬＦＤ３０３ａは、ｆ１ｉｎ（Ｌ）以上ｆ１ｉｎ（Ｈ）以下の注入信号の入力周波数の範囲がＩＬＦＤ３０３ａのロックレンジの範囲のため、分周器として動作可能である。図１５（Ｂ）では、ＩＬＦＤ３０３ｂは、ｆ２ｉｎ（Ｌ）以上ｆ２ｉｎ（Ｈ）以下の注入信号の入力周波数の範囲がＩＬＦＤ３０３ｂのロックレンジの範囲のため、分周器として動作可能である。
図１５（Ａ）及び図１５（Ｂ）では、説明を簡単にするために、ｆ１ｉｎ（Ｌ）＜ｆ２ｉｎ（Ｌ）、ｆ１ｉｎ（Ｈ）＜ｆ２ｉｎ（Ｈ）とする。
図１５（Ｃ）は、図１３に示す縦続接続したＩＬＦＤ３０３ａ，３０３ｂにおける注入信号の入力周波数と出力周波数との関係の一例を示すグラフである。図１５（Ｃ）では、両方のＩＬＦＤ３０３ａ，３０３ｂは、ｆ２ｉｎ（Ｌ）以上ｆ１ｉｎ（Ｈ）以下の注入信号の入力周波数の範囲が両方のＩＬＦＤ３０３ａ，３０３ｂに共通するロックレンジの範囲のため、分周器として動作可能である。
上述した縦続接続したＩＬＦＤ３０３ａ，３０３ｂの動作は、ＩＬＦＤ３０３ａ，３０３ｂの各制御電圧を固定した場合の説明であるが、ＰＬＬ回路は、注入信号の所望の入力換算フリーラン周波数ｆｉｎ（ｇｏａｌ）をＩＬＦＤ３０３ａに分周させ、更にＩＬＦＤ３０３ａによる分周後の分周信号をＩＬＦＤ３０３ｂに分周させるための各制御電圧を調整する動作（キャリブレーション）が必要となる。
図１６は、図１３に示す縦続接続したＩＬＦＤ３０３ａ，３０３ｂにおけるＩＬＦＤ３０３ａの制御電圧Ｖ１ｒｅｆとＩＬＦＤ３０３ｂの出力フリーラン周波数ｆ２ｏｕｔとの関係の一例を示すグラフである。
図１６では、横軸は前段のＩＬＦＤ３０３ａの制御電圧Ｖ１ｒｅｆ、縦軸は後段のＩＬＦＤ３０３ｂの出力フリーラン周波数ｆ２ｏｕｔを表し、後段のＩＬＦＤ３０３ｂの制御電圧はＶ２ｒｅｆ（０）、後段のＩＬＦＤ３０３ｂは図１４（Ｂ）に示すフリーラン周波数の入出力特性を満たしている。
図１６では、ＩＬＦＤ３０３ａの制御電圧がＶ１ｒｅｆ＜Ｖ１ｒｅｆ（Ｌ）、Ｖ１ｒｅｆ（Ｈ）＜Ｖ１ｒｅｆの範囲ではＩＬＦＤ３０３ｂは分周器として動作しないので、ＩＬＦＤ３０３ｂの出力フリーラン周波数ｆｏｕｔ（ｇｏａｌ）の信号が出力される。一方、ＩＬＦＤ３０３ａの制御電圧がＶ１ｒｅｆ（Ｌ）＜Ｖ１ｒｅｆ（０）＜Ｖ１ｒｅｆ（Ｈ）の範囲では、ＩＬＦＤ３０３ａ及びＩＬＦＤ３０３ｂが分周器として動作する。
このように、複数のＩＬＦＤを縦続接続したＰＬＬ回路におけるキャリブレーションでは、ＰＬＬ回路は、前段のＩＬＦＤが出力した出力フリーラン周波数の信号を、後段のＩＬＦＤのロックレンジの範囲内にて動作させる必要がある。
また、キャリブレーションが必要なＰＬＬ回路に要求される性能として、製造ばらつきに対する許容性と、キャリブレーションの終了後におけるＰＬＬ回路の特性維持とが挙げられる。
次に、図９に示す回路構成を有するＩＬＦＤを例に、図１０に示す単体のＩＬＦＤの出力フリーラン特性の変動について、図１７を参照して説明する。ＩＬＦＤの出力フリーラン特性の変動要因には、例えば温度変動と製造ばらつきとがある。
図１７（Ａ）は、温度変動に起因する制御電圧Ｖｒｅｆと出力フリーラン周波数ｆｒの特性の一例を示すグラフである。図１７（Ｂ）は、製造ばらつきに起因する制御電圧Ｖｒｅｆと出力フリーラン周波数ｆｒの特性の一例を示すグラフである。
ここで、回路動作仕様の周囲温度上限をＴＨ，周囲温度下限をＴＬとする。
図１７（Ａ）では、ＩＬＦＤの出力フリーラン周波数ｆｏｕｔ（０）が得られる制御電圧Ｖｒｅｆが、周囲温度上限値であればＶｒｅｆ（ＴＨ）、周囲温度下限値であればＶｒｅｆ（ＴＬ）となる。ＩＬＦＤはロックレンジの範囲内が狭いため、回路動作仕様の周囲温度範囲内、すなわちＴＬからＴＨまでの周囲温度範囲において出力フリーラン周波数ｆｏｕｔ（０）が得られる制御電圧Ｖｒｅｆに調整されることが望ましい。
図１７（Ｂ）では、ＩＬＦＤの出力フリーラン周波数ｆｏｕｔ（０）が得られる制御電圧Ｖｒｅｆが、製造ばらつきの影響で出力フリーラン周波数が高くなった場合にはＶｒｅｆ（ｆａｓｔ）、製造ばらつきの影響で出力フリーラン周波数が低くなった場合にはＶｒｅｆ（ｓｌｏｗ）となる。製造ばらつきの代表的なものとして、トランジスタの閾値変動が挙げられる。製造ばらつきは、各集積回路に固有の特性パラメータなので、一度、制御電圧をキャリブレーションすれば、ＩＬＦＤのフリーラン特性が経時的に変動することはない。
ＰＬＬ回路におけるキャリブレーションでは、温度変動と製造ばらつきとの両方を考慮する必要があるが、周囲温度は経時的に変動するので、長時間にわたって動作するＰＬＬ回路では、制御電圧を継続的にキャリブレーションする必要がある。
例えば、周囲温度が高温時では制御電圧をＶｒｅｆ（ＴＨ）、周囲温度が低温時では制御電圧をＶｒｅｆ（ＴＬ）に追従するバイアス回路を用いることで、周囲温度の変動の影響を緩和できる。
（第１の実施形態）
以下、本開示に係るＰＬＬ回路の各実施形態を、図面を参照して説明する。また、本開示は、ＰＬＬ回路におけるキャリブレーションの動作手順（ステップ）をキャリブレーション方法と、ＰＬＬ回路を局部信号源として含む無線通信装置とを含む。
図１は、第１の実施形態のＰＬＬ回路３００の内部構成を示すブロック図である。図１に示すＰＬＬ回路３００は、電圧制御発振器（ＶＣＯ）３０１と、前段の注入同期型分周器（ＩＬＦＤ）３０３ａと、後段の注入同期型分周器（ＩＬＦＤ）３０３ｂと、分周器３０５と、位相周波数比較器３０８ａ（ＰＦＤ：Phase and Frequency Detector）と、チャージポンプ（ＣＰ：Charge Pump）３０８ｂと、ループフィルタ（ＬＦ：Loop Filter）３１０と、キャリブレーション回路３１４と、ルックアップテーブル３１５とを含む。
なお、図１に示すＰＬＬ回路３００において、位相周波数比較器３０８ａとチャージポンプ３０８ｂとは、別々に構成されているが、一体として構成されても良い。
ＶＣＯ３０１は、キャリブレーション回路３１４が生成したＶＣＯオンオフ信号３１６に応じて、電圧制御発振器としての動作を開始し、又は電圧制御発振器としての動作を停止する。例えば、ＶＣＯオンオフ信号３１６が「ＶＣＯ３０１をオンする」ための信号である場合、ＶＣＯ３０１は、ＶＣＯオンオフ信号３１６に応じて、電圧制御発振器としての動作を開始する。例えば、ＶＣＯオンオフ信号３１６が「ＶＣＯ３０１をオフする」ための信号である場合、ＶＣＯ３０１は、ＶＣＯオンオフ信号３１６に応じて、電圧制御発振器としての動作を停止する。
ＶＣＯ３０１は、電圧制御発振器として動作している間、ループフィルタ３１０が生成した制御電圧３１２と、後述するバンド選択信号３１１に応じて選択した発振バンドに基づく発振周波数特性とに従って発振する。
ＶＣＯ３０１は、発振による高周波出力信号３０２を生成して、前段のＩＬＦＤ３０３ａに出力する。なお、高周波出力信号３０２は、図３に示す第１局部信号及び第２局部信号として、送信ミキサ５０ａ及び受信ミキサ５０ｂに入力される。
前段のＩＬＦＤ３０３ａは、図１３に示すＩＬＦＤ３０３ａに対応し、キャリブレーション回路３１４が生成した制御パラメータ（例えば制御電圧３１３ａ）に応じて、ＶＣＯ３０１が生成した高周波出力信号３０２（注入信号）に注入同期して分周器として動作し、高周波出力信号３０２を所定倍に分周する。前段のＩＬＦＤ３０３ａは、分周後の分周信号３０３を後段のＩＬＦＤ３０３ｂに出力する。
なお、制御パラメータ（制御電圧３１３ａ）は、前段のＩＬＦＤ３０３ａを、ＶＣＯ３０１が生成した高周波出力信号３０２（注入信号）に注入同期させて、前段のＩＬＦＤ３０３ａを分周器として動作させるための制御電圧を表す。
後段のＩＬＦＤ３０３ｂは、図１３に示すＩＬＦＤ３０３ｂに対応し、キャリブレーション回路３１４が生成した制御パラメータ（例えば制御電圧３１３ｂ）に応じて、前段のＩＬＦＤ３０３ａにおける分周後の分周信号３０３（注入信号）に注入同期して分周器として動作し、分周信号３０３を所定倍に分周する。後段のＩＬＦＤ３０３ｂは、分周後の分周信号３０４を分周器３０５に出力する。
なお、制御パラメータ（制御電圧３１３ｂ）は、後段のＩＬＦＤ３０３ｂを、前段のＩＬＦＤ３０３ａにおける分周後の分周信号３０３に注入同期させて、後段のＩＬＦＤ３０３ｂを分周器として動作させるための制御電圧を表す。
分周器３０５は、後段のＩＬＦＤ３０３ｂにおける分周後の分周信号３０４を所定倍に分周し、分周後の分周信号３０６ａを位相周波数比較器（ＰＦＤ）３０８ａに出力し、分周後の分周信号３０６ｂをキャリブレーション回路３１４に出力する。分周信号３０６ａと分周信号３０６ｂとの間には、一定の分周比率（例えば分周比率＝１）が成り立つとする。
位相周波数比較器３０８ａは、分周器３０５における分周後の分周信号３０６ａと、図３に示す基準信号発振器ＢＬＯが生成した基準信号３０７とを比較する。位相周波数比較器３０８ａは、分周信号３０６ａと基準信号３０７との位相及び周波数の各誤差成分を生成してチャージポンプ３０８ｂに出力する。
チャージポンプ３０８ｂは、位相周波数比較器３０８ａが生成した位相及び周波数の各誤差成分を電流又は電圧３０９に変換して生成し、電流又は電圧３０９をループフィルタ３１０に出力する。
ループフィルタ３１０は、チャージポンプ３０８ｂが生成した電流又は電圧３０９に応じて、ＶＣＯ３０１の制御電圧３１２を生成する。ループフィルタ３１０は、制御電圧３１２をＶＣＯ３０１に出力印加する。
キャリブレーション回路３１４の詳細な構成について図２を用いて説明する。図２は、第１の実施形態のＰＬＬ回路３００におけるキャリブレーション回路３１４の内部構成を示すブロック図である。
図２に示すキャリブレーション回路３１４は、ＶＣＯ制御部５１０と、ＩＬＦＤ制御部５２０と、ＰＦＤ−ＣＰ制御部５３０と、ＬＦ制御部５４０と、バイアス生成回路５２１ａと、バイアス生成回路５２１ｂと、バイアス生成回路５２１ｃと、バイアス選択回路５２１ｄと、クロックカウンタ５５０とを含む。キャリブレーション回路３１４の各部は、基準信号３０７が入力され、基準信号３０７に基づいて動作する。
ＶＣＯ制御部５１０は、ＶＣＯ３０１の動作の開始（オン）又は停止（オフ）を制御する。ＶＣＯ制御部５１０は、ＶＣＯ３０１の動作をオンするために、ＶＣＯ３０１の動作をオンするためのＶＣＯオンオフ信号３１６を生成して、ＶＣＯ３０１に出力する。ＶＣＯ制御部５１０は、ＶＣＯ３０１の動作をオフするために、ＶＣＯ３０１の動作をオフするためのＶＣＯオンオフ信号３１６を生成して、ＶＣＯ３０１に出力する。
ＶＣＯ制御部５１０は、ＶＣＯ３０１が動作している間、ＶＣＯ３０１の発振バンドを選択するためのバンド選択信号３１１をＶＣＯ３０１に出力する。発振バンドは、制御電圧３１２に応じたＶＣＯ３０１の発振周波数特性を定める。ＶＣＯ制御部５１０は、選択したＶＣＯ３０１の発振バンド（バンド選択信号３１１と同じ内容）を、制御線３２１を介してルックアップテーブル３１５に保存する。
ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの動作の開始（オン）又は停止（オフ）を制御する。ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの動作をオンするために、前段のＩＬＦＤ３０３ａの動作をオンするためのＩＬＦＤオンオフ信号３２２を生成して、前段のＩＬＦＤ３０３ａに出力する。ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの動作をオフするために、前段のＩＬＦＤ３０３ａの動作をオフするためのＩＬＦＤオンオフ信号３２２を生成して、前段のＩＬＦＤ３０３ａに出力する。
ＩＬＦＤ制御部５２０は、制御パラメータ６３０ａをバイアス生成回路５２１ａに供給することで、前段のＩＬＦＤ３０３ａの制御パラメータ（例えば制御電圧３１３ａ）をバイアス生成回路５２１ａに生成させ、更に、制御パラメータ６３０ａを、制御線３２１を介してルックアップテーブル３１５に保存する。
バイアス生成回路５２１ａは、制御パラメータ６３０ａに応じて、図１７（Ａ）に示す周囲温度の変動が生じた場合でも、前段のＩＬＦＤ３０３ａが出力フリーラン周波数を一定に保持できる又は出力フリーラン周波数の変動を低減できる制御パラメータ（例えば制御電圧３１３ａ）を生成して、前段のＩＬＦＤ３０３ａに出力印加する。
ＩＬＦＤ制御部５２０は、一定値の制御パラメータ６３０ｂをバイアス生成回路５２１ｂに供給することで、後段のＩＬＦＤ３０３ｂの制御パラメータをバイアス生成回路５２１ｂに生成させる。
ＩＬＦＤ制御部５２０は、一定値の制御パラメータ６３０ｃをバイアス生成回路５２１ｃに供給することで、後段のＩＬＦＤ３０３ｂの制御パラメータをバイアス生成回路５２１ｃに生成させる。
ＩＬＦＤ制御部５２０は、後段のＩＬＦＤ３０３ｂに出力印加させる制御パラメータとしてバイアス生成回路５２１ｂ又はバイアス生成回路５２１ｃの出力を選択させるための選択信号６２０を生成し、後段のＩＬＦＤ３０３ｂの制御パラメータ（例えば制御電圧３１３ｂ）をバイアス選択回路５２１ｄに選択させる。
バイアス選択回路５２１ｄは、ＩＬＦＤ制御部５２０が生成した選択信号６２０に応じて、バイアス生成回路５２１ｂが生成した制御電圧６１０ａ又はバイアス生成回路５２１ｃが生成した制御電圧６１０ｂを選択し、選択された制御電圧６１０ａ又は制御電圧６１０ｂを制御電圧３１３ｂとして後段のＩＬＦＤ３０３ｂに出力印加する。
バイアス生成回路５２１ｂは、一定値の制御パラメータ６３０ｂに対して、図１７（Ａ）又は図１７（Ｂ）に示す周囲温度の変動又は製造ばらつきが生じた場合でも、一定値の制御パラメータ（例えば制御電圧６１０ａ）を生成して、バイアス選択回路５２１ｄに出力する。
バイアス生成回路５２１ｃは、一定値の制御パラメータ６３０ｃに対して、図１７（Ａ）又は図１７（Ｂ）に示す周囲温度の変動が生じた場合でも、後段のＩＬＦＤ３０３ｂが出力フリーラン周波数を一定に保持できる又は出力フリーラン周波数の変動を低減できる制御パラメータ（例えば制御電圧６１０ｂ）を生成して、バイアス選択回路５２１ｄに出力する。
ＩＬＦＤ制御部５２０は、更に、バイアス生成回路５２１ａの制御パラメータ６３０ａと、バイアス生成回路５２１ｂの制御パラメータ６３０ｂと、バイアス生成回路５２１ｃの制御パラメータ６３０ｃとを、制御線３２１を介してルックアップテーブル３１５に保存する。
ＩＬＦＤ制御部５２０は、更に、ＩＬＦＤ３０３ａ，３０３ｂの各出力フリーラン周波数を調整するための各制御パラメータ（例えば制御電圧）の初期値を、制御線３２１を介してルックアップテーブル３１５から読み出してバイアス生成回路５２１ａ，５２１ｂ，５２１ｃに出力する。
ＩＬＦＤ制御部５２０は、クロックカウンタ５５０の計測結果に応じて、ＩＬＦＤ３０３ａ，３０３ｂの各分周後の分周信号における出力フリーラン周波数を所望周波数に調整するための制御パラメータ６３０ａ，６３０ｂ，６３０ｃを変更する。ＩＬＦＤ制御部５２０は、変更後の制御パラメータをバイアス生成回路５２１ａ，５２１ｂ，５２１ｃに出力する。
なお、ルックアップテーブル３１５には、制御パラメータ６３０ａ，６３０ｂ，６３０ｃ、ＶＣＯ３０１のバンド選択信号３１１の各初期値及びキャリブレーション終了後の制御設定値が保存される。各制御パラメータの初期値及び制御設定値は、例えばＩＬＦＤ３０３ａ，３０３ｂの各出力フリーラン周波数を、各所望周波数に設定するための設定値である。
各バイアス生成回路５２１ａ，５２１ｂ，５２１ｃは、ＩＬＦＤ制御部５２０が生成した制御パラメータ６３０ａ，６３０ｂ，６３０ｃを基に、前段のＩＬＦＤ３０３ａ，後段のＩＬＦＤ３０３ｂの出力フリーラン周波数又は分周信号の周波数を調整するための制御電圧に変換する。各バイアス生成回路５２１ａ，５２１ｂ，５２１ｃは、制御電圧３１３ａ，３１３ｂを前段のＩＬＦＤ３０３ａ及び後段のＩＬＦＤ３０３ｂに出力印加する。
ＰＦＤ−ＣＰ制御部５３０は、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂの動作の開始（オン）又は停止（オフ）を制御する。ＰＦＤ−ＣＰ制御部５３０は、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂの動作をオンするために、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂの動作をオンさせるためのＰＦＤ−ＣＰオンオフ信号３２０を位相周波数比較器３０８ａ及びチャージポンプ３０８ｂに出力する。
ＰＦＤ−ＣＰ制御部５３０は、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂの動作をオフするために、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂの動作をオフさせるためのＰＦＤ−ＣＰオンオフ信号３２０を位相周波数比較器３０８ａ及びチャージポンプ３０８ｂに出力する。
ＬＦ制御部５４０は、ＶＣＯ３０１に印加される制御電圧３１２を切り換えるための制御信号３１９をループフィルタ３１０に出力する。なお、制御信号３１９は、チャージポンプ３０８ｂが生成した電流又は電圧３０９に応じてループフィルタ３１０が生成した電圧を、制御電圧３１２として出力するか、又は、ループフィルタ３１０がループフィルタ３１０内にて生成した固定電圧（例えば、Ｖｄｄ又はＶｄｄ／２）を、制御電圧３１２として出力するかを切り換える制御信号である。
クロックカウンタ５５０は、基準信号３０７と、分周器３０５における分周後の分周信号３０６ｂとが入力され、基準信号３０７と分周信号３０６ｂとの各周波数を計測する。クロックカウンタ５５０の出力は、ＶＣＯ制御部５１０と、ＩＬＦＤ制御部５２０と、ＰＦＤ−ＣＰ制御部５３０と、ＬＦ制御部５４０とに出力される。
例えば、基準信号３０７の周波数が１００ＭＨｚ、分周信号３０６ａと分周信号３０６ｂとが同一周波数である場合に、クロックカウンタ５５０は、１００クロックの基準信号３０７をカウントする間、１１０クロックの分周信号３０６ｂをカウントするため、分周信号３０６ｂの周波数は、１１０ＭＨｚとなる。
図３は、第１の実施形態のＰＬＬ回路３００を含む無線通信装置１０００の内部構成を示すブロック図である。図３に示す無線通信装置１０００は、基準信号発振器ＢＬＯと、ＰＬＬ回路３００と、変調部４００と、送信ミキサ５０ａと、受信ミキサ５０ｂと、復調部５００とを含む。
ＰＬＬ回路３００は、基準信号発振器ＢＬＯが生成した基準信号３０７を基に、所望周波数の第１局部信号を送信ミキサ５０ａに出力し、更に、所望周波数の第２局部信号を受信ミキサ５０ｂに出力する。なお、基準信号発振器ＢＬＯは、例えば水晶振動子を用いて構成可能である。
送信ミキサ５０ａは、変調部４００が変調したベースバンドの送信信号（ＢＢ送信信号）と、ＰＬＬ回路３００が生成した第１局部信号とが入力され、ＢＢ送信信号を用いて第１局部信号をアップコンバートすることで、高周波送信信号（ＲＦ送信信号）を生成する。なお、ＲＦ送信信号は、図３に不図示の電力増幅器及びアンテナを介して送信される。
受信ミキサ５０ｂは、図３に不図示のアンテナ及び低雑音増幅器を介して受信された高周波受信信号（ＲＦ受信信号）と、ＰＬＬ回路３００が生成した第２局部信号とが入力され、ＲＦ受信信号を用いて第２局部信号をダウンコンバートすることで、ＲＦ受信信号をベースバンドの受信信号（ＢＢ受信信号）を生成する。なお、ＢＢ受信信号は、復調部５００において変調前の送信信号に復調される。
（第１の実施形態のＰＬＬ回路におけるキャリブレーション）
図４は、第１の実施形態のＰＬＬ回路３００における前段のＩＬＦＤ３０３ａ、後段のＩＬＦＤ３０３ｂ及びＶＣＯ３０１のキャリブレーションの動作手順を説明するフローチャートである。
図４に示すフローチャートは、後段のＩＬＦＤ３０３ｂの制御パラメータ（例えば制御電圧３１３ｂ）を調整するためのＩＬＦＤキャリブレーションＰａｒｔ１と、後段のＩＬＦＤ３０３ｂの制御パラメータ（例えば制御電圧３１３ｂ）を調整するためのＩＬＦＤキャリブレーションＰａｒｔ２と、前段のＩＬＦＤ３０３ａの制御パラメータ（例えば制御電圧３１３ａ）を調整するためのＩＬＦＤキャリブレーションＰａｒｔ３と、ＶＣＯ３０１の発振バンドを選択するためのＶＣＯキャリブレーションと、を含む。
具体的には、キャリブレーション回路３１４は、ステップＳ４０２〜Ｓ４１０に示すＩＬＦＤキャリブレーションＰａｒｔ１において、後段のＩＬＦＤ３０３ｂのキャリブレーション、即ち後段のＩＬＦＤ３０３ｂの制御パラメータ（例えば制御電圧３１３ｂ）を調整する。
なお、ステップＳ４１０において得られた制御パラメータ（例えば制御電圧３１３ｂ）は、後段のＩＬＦＤ３０３ｂの製造ばらつき又は周囲温度の変動に関して、制御パラメータ（例えば制御電圧３１３ｂ）の初期値からの相対シフト量、即ち調整前後における制御パラメータ（例えば制御電圧３１３ｂ）の差分値を基に、前段のＩＬＦＤ３０３ａの制御パラメータの初期値を導出するために用いられる。
キャリブレーション回路３１４は、ステップＳ４１２〜Ｓ４２０に示すＩＬＦＤキャリブレーションＰａｒｔ２において、後段のＩＬＦＤ３０３ｂのキャリブレーション、即ち後段のＩＬＦＤ３０３ｂの制御パラメータ（例えば制御電圧３１３ｂ）を調整する。
なお、ステップＳ４２０において得られた制御パラメータ（例えば制御電圧３１３ｂ）は、図１に示すＰＬＬ回路３００がロックする場合、即ち周波数負帰還回路として動作することでＶＣＯ３０１の制御電圧３１２を生成する場合に用いられ、経時的な周囲温度の変動に対する後段のＩＬＦＤ３０３ｂの出力フリーラン特性の変動を調整（補正）する。
キャリブレーション回路３１４は、ステップＳ４５０〜Ｓ４６０に示すＩＬＦＤキャリブレーションＰａｒｔ３において、前段のＩＬＦＤ３０３ａのキャリブレーション、即ち前段のＩＬＦＤ３０３ａの制御パラメータ（例えば制御電圧３１３ａ）を調整する。
なお、ステップＳ４６０において得られた制御パラメータ（例えば制御電圧３１３ａ）は、図１に示すＰＬＬ回路３００がロックする場合、即ち周波数負帰還回路として動作する場合に用いられ、経時的な周囲温度の変動に対する後段のＩＬＦＤ３０３ｂの出力フリーラン特性の変動を調整（補正）する。
キャリブレーション回路３１４は、ステップＳ４８０〜Ｓ４８６に示すＶＣＯキャリブレーションにおいて、ＶＣＯ３０１のキャリブレーション、即ち、所望周波数の高周波出力信号３０２（第１局部信号、第２局部信号）を得るためのＶＣＯ３０１の発振バンドを選択する。
（ＩＬＦＤキャリブレーションＰａｒｔ１）
先ず、ステップＳ４００〜Ｓ４１０について詳細動作を説明する。
図２において、ＶＣＯ制御部５１０は、ＶＣＯ３０１の動作をオフするためのＶＣＯオンオフ信号３１６を生成してＶＣＯ３０１に出力する。ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの動作をオフするためのＩＬＦＤオンオフ信号３２２を生成して、前段のＩＬＦＤ３０３ａに出力する（Ｓ４００）。これにより、ＶＣＯ３０１及び前段のＩＬＦＤ３０３ａの各動作は停止する。
従って、後段のＩＬＦＤ３０３ｂは、前段のＩＬＦＤ３０３ａから注入信号が入力されないので、分周器として動作せずに電圧制御発振器として動作し、即ち出力フリーラン周波数の信号を出力する。
ＩＬＦＤ制御部５２０は、バイアス生成回路５２１ｂの動作をオンするための制御信号６００ａを生成してバイアス生成回路５２１ｂに出力し、バイアス生成回路５２１ｂが生成した制御電圧６１０ａを選択させるための選択信号６２０を生成してバイアス選択回路５１２ｄに出力する。ＩＬＦＤ制御部５２０は、後段のＩＬＦＤ３０３ｂの出力フリーラン周波数を調整するための制御パラメータ６３０ｂの初期値をバイアス生成回路５２１ｂに出力する。
バイアス生成回路５２１ｂは、ＩＬＦＤ制御部５２０が出力した制御パラメータ６３０ｂの初期値を後段のＩＬＦＤ３０３ｂの出力フリーラン周波数を調整するための制御電圧６１０ａに変換してバイアス選択回路５２１ｄに出力する。バイアス選択回路５２１ｄは、ＩＬＦＤ制御部５２０が生成した選択信号６２０に応じて、バイアス生成回路５２１ｂが生成した制御電圧６１０ａを制御パラメータ（例えば制御電圧３１３ｂ）として後段のＩＬＦＤ３０３ｂに出力印加する（Ｓ４０２）。なお、ステップＳ４０２において、後段のＩＬＦＤ３０３ｂの制御パラメータ（例えば制御電圧３１３ｂ）の初期値をＶＩＬＦＤ２＿ｉｎｉ＿ｐとする。
ステップＳ４０２によって出力印加された制御電圧３１３ｂに応じて、後段のＩＬＦＤ３０３ｂが生成した出力フリーラン周波数の信号が分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
クロックカウンタ５５０は、基準信号３０７と分周信号３０６ｂとが入力され、基準信号３０７及び分周信号３０６ｂの各周波数を計測する（Ｓ４０４）。
分周信号３０６ｂの周波数、即ちＩＬＦＤ３０３ｂが生成した出力フリーラン周波数を分周器３０５において更に分周した周波数が予め規定された所望周波数の範囲内では（Ｓ４０６、ＹＥＳ）、キャリブレーション回路３１４の処理はステップＳ４１０に進む。即ち、分周信号３０６ａと分周信号３０６ｂとの分周比率を考慮し、基準信号３０７の周波数と分周信号３０６ｂの周波数との差分が所定量以下であれば、後段のＩＬＦＤ３０３ｂの制御電圧３１３ｂはＰＬＬ回路３００において所望の動作条件に合致しているので、調整不要である。
ＩＬＦＤ制御部５２０は、分周信号３０６ｂの周波数が予め規定された所望周波数の範囲内では（Ｓ４０６、ＹＥＳ）、後段のＩＬＦＤ３０３ｂの制御パラメータ６３０ｂをＶＩＬＦＤ２＿ｃａｌ＿ｐとして制御線３２１を介してルックアップテーブル３１５に保存する（Ｓ４１０）。これにより、キャリブレーション回路３１４における後段のＩＬＦＤ３０３ｂのキャリブレーション（ＩＬＦＤキャリブレーションＰａｒｔ１）は終了する。
一方、分周信号３０６ｂの周波数が予め規定された所望周波数の範囲以外では（Ｓ４０６、ＮＯ）、キャリブレーション回路３１４の処理はステップＳ４０８に進む。即ち、ＩＬＦＤ制御部５２０は、クロックカウンタ５５０の計測結果を基に、後段のＩＬＦＤ３０３ｂのフリーラン周波数を所望周波数に調整するための制御パラメータ６３０ｂを変更する（Ｓ４０８）。
ＩＬＦＤ制御部５２０は、変更後の制御パラメータ６３０ｂをバイアス生成回路５２１ｂに出力する。以降、同様にして、バイアス生成回路５２１ｂは、変更後の制御パラメータ６３０ｂを後段のＩＬＦＤ３０３ｂの出力フリーラン周波数を調整するための制御電圧６１０ａに変換してバイアス選択回路５２１ｄに出力する。バイアス選択回路５２１ｄは、ＩＬＦＤ制御部５２０が生成した選択信号６２０に応じて、バイアス生成回路５２１ｂが生成した制御電圧６１０ａを制御パラメータ（例えば制御電圧３１３ｂ）として後段のＩＬＦＤ３０３ｂに出力印加する。
ここで、所望周波数の範囲とは、例えば基準信号３０７の周波数に対して±数％以内の周波数であり、以下同様である。例えば、後段のＩＬＦＤ３０３ｂを分周器として動作させるための周波数範囲（ロックレンジ）が６０ＧＨｚ付近を中心として±３ＧＨｚの範囲である場合、後段のＩＬＦＤ３０３ｂの比動作帯域は±５％となる。
これは、後段のＩＬＦＤ３０３ｂへの入力周波数ずれが比動作帯域において±５％以内であれば正常に分周器として動作することを意味する。基準信号３０７が１００ＭＨｚであって、分周信号３０６ａと分周信号３０６ｂとの分周比率が同じ場合は、分周信号３０６ｂの周波数が９５〜１０５ＭＨｚである場合に後段のＩＬＦＤ３０３ｂは分周器として正常に動作する。
ステップＳ４０８によって出力印加された制御電圧３１３ｂに応じて、後段のＩＬＦＤ３０３ｂが生成した出力フリーラン周波数の信号が後段のＩＬＦＤ３０３ｂに入力され、分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
ステップＳ４０８の後、分周信号３０６ｂの周波数が予め規定された所望周波数の範囲内となるまで、ステップＳ４０４，Ｓ４０６，Ｓ４０８が繰り返される。
（ＩＬＦＤキャリブレーションＰａｒｔ２）
次に、ステップＳ４１２〜Ｓ４２０について詳細動作を説明する。
ＩＬＦＤ制御部５２０は、バイアス生成回路５２１ｃの動作をオンするための制御信号６００ｂを生成してバイアス生成回路５２１ｃに出力し、更に、バイアス生成回路５２１ｃが生成した制御電圧６１０ｂを選択させるための選択信号６２０を生成してバイアス選択回路５２１ｄに出力する。ＩＬＦＤ制御部５２０は、後段のＩＬＦＤ３０３ｂの出力フリーラン周波数を調整するための制御パラメータ６３０ｃの初期値をバイアス生成回路５２１ｃに出力する。
バイアス生成回路５２１ｃは、ＩＬＦＤ制御部５２０が出力した制御パラメータ６３０ｃの初期値を後段のＩＬＦＤ３０３ｂの出力フリーラン周波数を調整するための制御電圧６１０ｂに変換してバイアス選択回路５２１ｄに出力する。バイアス選択回路５２１ｄは、ＩＬＦＤ制御部５２０が生成した選択信号６２０に応じて、バイアス生成回路５２１ｃが生成した制御電圧６１０ｂを制御パラメータ（例えば制御電圧３１３ｂ）として後段のＩＬＦＤ３０３ｂに出力印加する（Ｓ４１２）。なお、ステップＳ４１２において、後段のＩＬＦＤ３０３ｂの制御パラメータ６３０ｃの初期値をＶＩＬＦＤ２＿ｉｎｉ＿ｔとする。
ステップＳ４１２によって出力印加された制御電圧３１３ｂに応じて、後段のＩＬＦＤ３０３ｂが生成した出力フリーラン周波数の信号が分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
クロックカウンタ５５０は、基準信号３０７と分周信号３０６ｂとが入力され、基準信号３０７及び分周信号３０６ｂの各周波数を計測する（Ｓ４１４）。
分周信号３０６ｂの周波数が予め規定された所望周波数の範囲内である場合には（Ｓ４１６、ＹＥＳ）、キャリブレーション回路３１４の処理はステップＳ４２０に進む。即ち、分周信号３０６ａと分周信号３０６ｂとの分周比率を考慮し、基準信号３０７の周波数と分周信号３０６ｂの周波数との差分が所定量以下であれば、後段のＩＬＦＤ３０３ｂの制御電圧３１３ｂはＰＬＬ回路３００において所望の動作条件に合致しているので、調整不要である。
ＩＬＦＤ制御部５２０は、分周信号３０６ｂの周波数が予め規定された所望周波数の範囲内である場合（Ｓ４１６、ＹＥＳ）、後段のＩＬＦＤ３０３ｂの制御パラメータ６３０ｃをＶＩＬＦＤ２＿ｃａｌ＿ｔとして、制御線３２１を介してルックアップテーブル３１５に保存する（Ｓ４２０）。これにより、キャリブレーション回路３１４における後段のＩＬＦＤ３０３ｂの周囲温度の変動に対応したキャリブレーションは終了する。
一方、分周信号３０６ｂの周波数が予め規定された所望周波数の範囲以外では（Ｓ４１６、ＮＯ）、キャリブレーション回路３１４の処理はステップＳ４１８に進む。即ち、ＩＬＦＤ制御部５２０は、クロックカウンタ５５０の計測結果を基に、後段のＩＬＦＤ３０３ｂの出力フリーラン周波数を所望周波数に調整するための制御パラメータ６３０ｃを変更する（Ｓ４１８）。
ＩＬＦＤ制御部５２０は、変更後の制御パラメータ６３０ｃをバイアス生成回路５２１ｃに出力する。以降、同様にして、バイアス生成回路５２１ｃは、変更後の制御パラメータ６３０ｃを後段のＩＬＦＤ３０３ｂのフリーラン周波数を調整するための制御電圧６１０ｂに変換してバイアス選択回路５２１ｄに出力する。バイアス選択回路５２１ｄは、ＩＬＦＤ制御部５２０が生成した選択信号６２０に応じて、バイアス生成回路５２１ｃが生成した制御電圧６１０ｂを制御パラメータ（例えば制御電圧３１３ｂ）として後段のＩＬＦＤ３０３ｂに出力印加する。
ステップＳ４１８によって出力印加された制御電圧３１３ｂに応じて、後段のＩＬＦＤ３０３ｂが生成した出力フリーラン周波数の信号が後段のＩＬＦＤ３０３ｂに入力され、分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
ステップＳ４１８の後、分周信号３０６ｂの周波数が予め規定された所望周波数の範囲内となるまで、ステップＳ４１４，Ｓ４１６，Ｓ４１８が繰り返される。
（ＩＬＦＤキャリブレーションＰａｒｔ３）
次に、ステップＳ４５０〜Ｓ４６０について詳細動作を説明する。
ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの動作をオンするためのＩＬＦＤオンオフ信号３２２を前段のＩＬＦＤ３０３ａに出力する（Ｓ４５０）。これにより、前段のＩＬＦＤ３０３ａは、ＶＣＯ３０１から注入信号が入力されないので、分周器として動作せずに電圧制御発振器として動作し、即ちフリーラン周波数の信号を出力する。
図４に示す以下の処理の説明では、後段のＩＬＦＤ３０３ｂに印加出力される制御電圧３１３ｂは、バイアス生成回路５２１ｃが生成した制御電圧６１０ｂが用いられる。
後段のＩＬＦＤ３０３ｂは、前段のＩＬＦＤ３０３ａが生成したフリーラン周波数の信号に注入同期した場合に、前段のＩＬＦＤ３０３ａが生成したフリーラン周波数の信号を分周する分周器として動作する。一方、後段のＩＬＦＤ３０３ｂは、前段のＩＬＦＤ３０３ａが生成したフリーラン周波数の信号に注入同期しない場合には、分周器として動作せず、電圧制御発振器として動作する。
ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａのフリーラン周波数を調整するための制御パラメータ６３０ａの設定値をバイアス生成回路５２１ａに出力する（Ｓ４５２）。
ここで、ステップＳ４５２における制御パラメータ６３０ａの設定値について具体的に説明する。
ルックアップテーブル３１５が記憶する前段のＩＬＦＤ３０３ａの制御パラメータ６３０ａの初期値をＶＩＬＦＤ１＿ｉｎｉとする。ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの制御パラメータ６３０ａの設定値として、初期値ＶＩＬＦＤ１＿ｉｎｉと、後段のＩＬＦＤ３０３ｂの制御電圧３１３ｂの調整前後の差分値ΔＶＩＬＦＤ２と所定の調整係数ｋとの乗算結果と、一定定数αとの加算結果を設定する（数式（１）参照）。
Figure 0006252888
数式（１）において、ｋは調整係数であって、例えば０．９５〜１．０５である。一定定数αは調整係数であって、例えば０．１〜０．３である。また、数式（１）において、ΔＶＩＬＦＤ２＝（ＶＩＬＦＤ２＿ｃａｌ＿ｐ）−（ＶＩＬＦＤ２＿ｉｎｉ＿ｐ）である。即ち、ΔＶＩＬＦＤ２は、ステップＳ４１２〜Ｓ４２０におけるＩＬＦＤキャリブレーションＰａｒｔ２における後段のＩＬＦＤ３０３ｂの制御パラメータ６３０ｃの調整前後における差分値である。
ＩＬＦＤ３０３ａ，３０３ｂの各回路構成が同じである場合、製造ばらつきによる特性変動、供給電源電圧又は周囲温度の変動に応じて、各ＩＬＦＤ３０３ａ，３０３ｂの制御電圧の補正値はおよそ同等と考えられる。
ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの出力フリーラン周波数を調整するための制御パラメータ６３０ａの設定値を数式（１）に示す設定値とする。これにより、前段のＩＬＦＤ３０３ａが生成する信号のフリーラン周波数が後段のＩＬＦＤ３０３ｂのロックレンジの範囲内となり、後段のＩＬＦＤ３０３ｂは、前段のＩＬＦＤ３０３ａが生成したフリーラン周波数の信号を分周できる。なお、ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの制御電圧を、図１６に示すＶ１ｒｅｆ（Ｌ）〜Ｖ１ｒｅｆ（Ｈ）との間に設定できる。
バイアス生成回路５２１ａは、ＩＬＦＤ制御部５２０が出力した制御パラメータ６３０ａの設定値を前段のＩＬＦＤ３０３ａの出力フリーラン周波数を調整するための制御電圧３１３ａに変換して前段のＩＬＦＤ３０３ａに出力印加する（Ｓ４５２）。
ステップＳ４５２によって出力印加された制御電圧３１３ａに応じて、前段のＩＬＦＤ３０３ａが生成したフリーラン周波数の信号が後段のＩＬＦＤ３０３ｂに入力され、分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
クロックカウンタ５５０は、基準信号３０７と分周信号３０６ｂとが入力され、基準信号３０７及び分周信号３０６ｂの各周波数を計測する（Ｓ４５４）。
分周信号３０６ｂの周波数が予め規定された所望周波数の範囲内では（Ｓ４５６、ＹＥＳ）、キャリブレーション回路３１４の処理はステップＳ４６０に進む。即ち、分周信号３０６ａと分周信号３０６ｂとの分周比率を考慮し、基準信号３０７の周波数と分周信号３０６ｂの周波数との差分が所定量以下であれば、前段のＩＬＦＤ３０３ａの制御電圧３１３ａはＰＬＬ回路３００において所望の動作条件に合致しているので、調整不要である。
ＩＬＦＤ制御部５２０は、前段のＩＬＦＤ３０３ａの制御パラメータ６３０ａをＶＩＬＦＤ１＿ｃａｌとして、制御線３２１を介してルックアップテーブル３１５に保存する（Ｓ４６０）。これにより、キャリブレーション回路３１４における前段のＩＬＦＤ３０３ａの周囲温度の変動に対応したキャリブレーションは終了する。
一方、分周信号３０６ｂの周波数が予め規定された所望周波数の範囲以外では（Ｓ４５６、ＮＯ）、キャリブレーション回路３１４の処理はステップＳ４５８に進む。即ち、ＩＬＦＤ制御部５２０は、クロックカウンタ５５０の計測結果を基に、前段のＩＬＦＤ３０３ａの出力フリーラン周波数を所望周波数に調整するための制御パラメータ６３０ａを変更する（Ｓ４５８）。
ＩＬＦＤ制御部５２０は、変更後の制御パラメータ６３０ａをバイアス生成回路５２１ａに出力する。以降、同様にして、バイアス生成回路５２１ａは、変更後の制御パラメータ６３０ａを制御電圧３１３ａとして前段のＩＬＦＤ３０３ｂに出力印加する。
ステップＳ４５８によって出力印加された制御電圧３１３ａに応じて、前段のＩＬＦＤ３０３ａが生成したフリーラン周波数の信号が前段のＩＬＦＤ３０３ａ、後段のＩＬＦＤ３０３ｂに入力され、分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
ステップＳ４５８の後、分周信号３０６ｂの周波数が予め規定された所望の周波数範囲となるまで、ステップＳ４５４，Ｓ４５６，Ｓ４５８が繰り返される。
（ＶＣＯキャリブレーション）
ステップＳ４８０〜Ｓ４８６について詳細動作を記載する。
ステップＳ４６０の後、ＶＣＯ制御部５１０は、後段のＩＬＦＤ３０３ｂ及び前段のＩＬＦＤ３０３ａの各制御電圧のキャリブレーションの間に停止していたＶＣＯ３０１の動作をオンするためのＶＣＯオンオフ信号３１６を生成してＶＣＯ３０１に出力する（Ｓ４８０）。これにより、ＶＣＯ３０１は動作を開始する。
従って、前段のＩＬＦＤ３０３ａは、ＶＣＯ３０１が生成した高周波出力信号３０２に注入同期して、高周波出力信号３０２を分周するための分周器として動作する。
ＬＦ制御部５４０は、ループフィルタ３１０の出力としての制御電圧３１２を切り換えるための制御信号３１９、即ち、ループフィルタ３１０がループフィルタ３１０内にて生成した固定値（例えば、Ｖｄｄ又はＶｄｄ／２）を制御電圧３１２として出力するための制御信号３１９をループフィルタ３１０に出力する（Ｓ４８２）。
また、ＶＣＯ制御部５１０は、ループフィルタ３１０の出力としての制御電圧３１２に応じたＶＣＯ３０１の発振周波数特性を定める発振バンドを選択するためのバンド選択信号３１１をＶＣＯ３０１に出力する（Ｓ４８２）。
ＶＣＯ３０１は、ＶＣＯ制御部５１０が出力したバンド選択信号３１１に応じた発振バンドに従って、制御電圧３１２に応じた発振周波数の高周波出力信号３０２を前段のＩＬＦＤ３０３ａに出力する。
前段のＩＬＦＤ３０３ａは、ステップＳ４６０において保存された制御パラメータ６３０ａに応じた制御電圧３１３ａを基に、ＶＣＯ３０１が生成した高周波出力信号３０２に注入同期して高周波出力信号３０２を所定倍に分周する。前段のＩＬＦＤ３０３ａは、分周後の分周信号３０３を後段のＩＬＦＤ３０３ｂに出力する。
後段のＩＬＦＤ３０３ｂは、ステップＳ４２０において保存された制御パラメータ６３０ｂに応じて生成された制御電圧３１３ｂを基に、前段のＩＬＦＤ３０３ａの分周後の分周信号３０３に注入同期して分周信号３０３を所定倍に分周する。後段のＩＬＦＤ３０３ｂは、分周後の分周信号３０４を分周器３０５に出力する。
分周器３０５は、後段のＩＬＦＤ３０３ｂの分周後の分周信号３０４を所定倍に分周し、分周後の分周信号３０６ａを位相周波数比較器３０８ａに出力し、更に、分周後の分周信号３０６ｂをクロックカウンタ５５０に出力する。
クロックカウンタ５５０は、基準信号３０７と分周信号３０６ｂとが入力され、基準信号３０７と分周信号３０６ｂとの各周波数を計測する。なお、クロックカウンタ５５０は、ＶＣＯ３０１の全ての発振バンドに対応して、基準信号３０７と分周信号３０６ｂとの各周波数を計測する（Ｓ４８２）。
ステップＳ４８２によって計測された全ての発振バンドの周波数を基に、ＶＣＯ制御部５０１は、前段のＩＬＦＤ３０３ａ及び後段のＩＬＦＤ３０３ｂが各ロックレンジ内において動作する発振バンドを検出する（Ｓ４８４）。
ＶＣＯ制御部５０１は、ステップＳ４８４によって検出された発振バンドの中において、分周信号３０６の周波数が最も所望周波数に適した発振バンドを、制御線３２１を介してルックアップテーブル３１５に保存する（Ｓ４８６）。
ステップＳ４８６の後、ＬＦ制御部５４０は、ループフィルタ３１０がループフィルタ３１０内にて生成した固定値を制御電圧３１２として出力するための制御信号３１９の出力を解除する。
更に、ＬＦ制御部５４０は、チャージポンプ３０８ｂが生成した電流又は電圧３０９をループフィルタ３１０が生成した一定電圧を制御電圧３１２として出力するための制御信号３１９をループフィルタ３１０に出力する。これにより、キャリブレーション回路３１４によるＶＣＯ３０１のキャリブレーションは終了する。
以上により、本実施形態のＰＬＬ回路３００は、製造プロセスのばらつき（製造ばらつき）、電源電圧又は周囲温度を含む条件が変動した場合でも、複数のＩＬＦＤ３０３ａ，３０３ｂを各ロックレンジにおいて動作可能とし、ＶＣＯ３０１の発振バンドを適切に設定して所望の周波数が安定的に得られる。
また、ＩＬＦＤ制御部５２０は、後段のＩＬＦＤ３０３ｂの制御電圧の調整前後の差分値を、前段のＩＬＦＤ３０３ａの制御電圧の設定初期値に含むことで、前段のＩＬＦＤ３０３ａを後段のＩＬＦＤ３０３ｂのロックレンジの範囲内にて初期動作可とする。これにより、ＰＬＬ回路３００は、前段のＩＬＦＤ３０３ａの制御電圧３１３ａの調整量を小さくでき、短時間によってキャリブレーションを終了できる。
更に、ＰＬＬ回路３００は、前段のＩＬＦＤ３０３ａ及び後段のＩＬＦＤ３０３ｂの各出力フリーラン周波数の温度変動を抑制できるバイアス生成回路５２１ａ、５２１ｃを用い、キャリブレーションでは異なるバイアス生成回路５２１ｂを用いることで、高精度にキャリブレーションし、更にＰＬＬ回路３００として安定動作が可能となる。
また、ＰＦＤ−ＣＰ制御部５３０は、ＬＦ制御部５４０がループフィルタ３１０により生成された固定値をループフィルタ３１０の出力としての制御電圧３１２として供給する場合と、ＶＣＯ３０１の動作が停止している場合とでは、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂの動作をオフするためのＰＦＤ−ＣＰオンオフ信号３２０を位相周波数比較器３０８ａ及びチャージポンプ８０８ｂに出力しても良い。
これにより、ＰＬＬ回路３００は、図４に示すステップＳ４００〜Ｓ４８６にわたってＰＬＬ回路３００における消費電力を低減できる。
（第２の実施形態）
第２の実施形態では、ＰＬＬ回路３００は、第１の実施形態のＰＬＬ回路３００におけるＩＬＦＤキャリブレーションＰａｒｔ１とＩＬＦＤキャリブレーションＰａｒｔ２との順序を入れ換えてキャリブレーションする。
図５は、第２の実施形態のＰＬＬ回路におけるＩＬＦＤ及びＶＣＯのキャリブレーションの動作手順を説明するフローチャートである。なお、第２の実施形態の説明では、図１に示すＰＬＬ回路３００の構成と図２に示すキャリブレーション回路３１４の構成が用いられ、各部の構成及び動作の内容と同一の箇所の説明は省略又は簡略化し、異なる内容について説明する。
（第２の実施形態のＰＬＬ回路におけるキャリブレーション）
（ＩＬＦＤキャリブレーション）
図５において、ステップＳ４００の後、ステップＳ４１２〜Ｓ４２０における後段のＩＬＦＤ３０３ｂの制御電圧３１３ｂの設定の動作手順は図４に示すステップＳ４１２〜Ｓ４２０の内容と同一であるため、説明を省略する。
図５において、ステップＳ４２０の後、ステップＳ４０２〜Ｓ４１０における後段のＩＬＦＤ３０３ｂの制御電圧３１３ｂの設定の動作手順は図４に示すステップＳ４０２〜Ｓ４１０の内容と同一であるため、説明を省略する。
図５において、ステップＳ４１０の後、ステップＳ４５０〜Ｓ４６０における前段のＩＬＦＤ３０３ａの制御電圧３１３ａの設定の動作手順は図４に示すステップＳ４５０〜Ｓ４６０の内容と同一であるため、説明を省略する。
図４及び図５に示す各フローチャートの違いは、ステップＳ４０２〜Ｓ４１０のＩＬＦＤキャリブレーションＰａｒｔ１と、ステップＳ４１２〜Ｓ４２０のＩＬＦＤキャリブレーションＰａｒｔ２との順序を入れ換えたことである。
キャリブレーション回路３１４は、ステップＳ４１０において設定された制御電圧３１３ｂの設定値ＶＩＬＦＤ２＿ｃａｌ＿ｐと、ステップＳ４０２において設定された制御パラメータ６３０ｂの初期値ＶＬＩＦＤ２＿ｉｎｉ＿ｐとをステップ４５２において用いる。
（ＶＣＯキャリブレーション）
図５において、ステップＳ４６０の後、ステップＳ４８０〜Ｓ４８６におけるＶＣＯ３０１のキャリブレーション、即ち、所望周波数の出力信号（第１局部信号、第２局部信号）を得るためのＶＣＯ３０１の発振バンドを選択する動作手順は図４に示すステップＳ４８０〜Ｓ４８６と同一であるため、説明を省略する。
なお、図５より、注入同期型分周器３０３ｂの制御電圧３１３ｂは、ステップＳ４１０の値であるが、ステップＳ４８０〜ステップＳ４８６の間に、ステップＳ４２０の値に変更することが望ましい。
以上により、本実施形態のＰＬＬ回路３００は、第１の実施形態のＰＬＬ回路３００におけるＩＬＦＤキャリブレーションＰａｒｔ１とＩＬＦＤキャリブレーションＰａｒｔ２との順序を入れ換えてキャリブレーションする。
ＰＬＬ回路３００は、第１の実施形態のＰＬＬ回路３００におけるＩＬＦＤキャリブレーションＰａｒｔ１とＩＬＦＤキャリブレーションＰａｒｔ２との順序を入れ換えても、ＩＬＦＤキャリブレーションＰａｒｔ３のステップＳ４５２に用いる前段のＩＬＦＤ３０３ａの制御電圧３１３ａの初期値を設定できる。
これにより、本実施形態のＰＬＬ回路３００は、第１の実施形態のＰＬＬ回路３００と同様の効果が得られる。
以上、図面を参照して各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。
上述した各実施形態において、ＶＣＯ制御部５１０は、ＶＣＯ３０１の動作を停止するために、ＶＣＯ３０１の動作を停止するためのＶＣＯオンオフ信号３１６をＶＣＯ３０１に出力した。
例えば、ＶＣＯ３０１の動作を停止するために、ＶＣＯ３０１と前段のＩＬＦＤ３０３ａとの間にスイッチを設け、ＶＣＯ制御部５１０がＶＣＯオンオフ信号３１６をスイッチに出力しても良い。これにより、スイッチは、ＶＣＯ３０１と前段のＩＬＦＤ３０３ａとの間を遮断する。即ち、ＶＣＯ３０１が生成した高周波出力信号３０２が前段のＩＬＦＤ３０３ａに入力されず、ＶＣＯ３０１の動作の停止と実質的に同一となる。
本開示は、縦続接続した複数の注入同期型分周器を各ロックレンジにおいて動作させ、所望周波数が得られるＰＬＬ回路、キャリブレーション方法及び無線通信装置として有用である。
５０ａ 送信ミキサ
５０ｂ 受信ミキサ
３００ ＰＬＬ回路
３０１ 電圧制御発振器
３０３ａ，３０３ｂ 注入同期型分周器
３０５ 分周器
３０８ａ 位相周波数比較器
３０８ｂ チャージポンプ
３１０ ループフィルタ
３１４ キャリブレーション回路
３１５ ルックアップテーブル
４００ 変調部
５００ 復調部
５１０ ＶＣＯ制御部
５２０ ＩＬＦＤ制御部
５２１ａ、５２１ｂ、５２１ｃ バイアス生成回路
５２１ｄ バイアス選択回路
５３０ ＰＦＤ−ＣＰ制御部
５４０ ＬＦ制御部
５５０ クロックカウンタ
１０００ 無線通信端末

Claims (10)

  1. 高周波信号を出力する電圧制御発振器と、
    出力された前記高周波信号を分周した第１の分周信号を生成する第１の注入同期型分周器と、
    前記第１の分周信号を分周した第２の分周信号を生成する第２の注入同期型分周器と、
    前記第２の分周信号を分周した第３の分周信号を生成する分周器と、
    前記第３の分周信号と基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、
    出力された前記誤差を電流又は電圧に変換するチャージポンプと、
    変換された前記電流又は電圧に応じて前記電圧制御発振器の制御電圧を生成し、生成された前記制御電圧を前記電圧制御発振器に印加するループフィルタと、
    前記電圧制御発振器の発振周波数を定める発振バンドを選択し、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を異なる各動作帯域において動作させる、前記第１の注入同期型分周器の第１の制御パラメータ及び前記第２の注入同期型分周器の第２の制御パラメータを調整するキャリブレーション回路と、を備え、
    前記キャリブレーション回路は、
    前記高周波信号の分周に用い、かつ、温度変動に対応した、前記第１の制御パラメータを生成する第１のバイアス生成回路、を更に有し、
    前記第２の制御パラメータを調整した後に、前記第１の制御パラメータを調整し、更に、前記第３の分周信号に応じて前記電圧制御発振器の発振バンドを調整する、
    ＰＬＬ回路。
  2. 高周波信号を出力する電圧制御発振器と、
    出力された前記高周波信号を分周した第１の分周信号を生成する第１の注入同期型分周器と、
    前記第１の分周信号を分周した第２の分周信号を生成する第２の注入同期型分周器と、
    前記第２の分周信号を分周した第３の分周信号を生成する分周器と、
    前記第３の分周信号と基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、
    出力された前記誤差を電流又は電圧に変換するチャージポンプと、
    変換された前記電流又は電圧に応じて前記電圧制御発振器の制御電圧を生成し、生成された前記制御電圧を前記電圧制御発振器に印加するループフィルタと、
    前記電圧制御発振器の発振周波数を定める発振バンドを選択し、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を異なる各動作帯域において動作させる、前記第１の注入同期型分周器の第１の制御パラメータ及び前記第２の注入同期型分周器の第２の制御パラメータを調整するキャリブレーション回路と、を備え、
    前記キャリブレーション回路は、
    前記第３の分周信号と前記基準信号との各周波数を測定するクロックカウンタと、
    前記高周波信号の分周に用い、温度変動に対応し、かつ、前記測定された第３の分周信号の周波数の調整に用いる前記第１の制御パラメータを生成する第１のバイアス生成回路と、を更に有し、
    前記第２の制御パラメータを調整した後に、前記第１の制御パラメータを調整し、更に、前記第３の分周信号に応じて前記電圧制御発振器の発振バンドを調整する、
    ＰＬＬ回路。
  3. 高周波信号を出力する電圧制御発振器と、
    出力された前記高周波信号を分周した第１の分周信号を生成する第１の注入同期型分周器と、
    前記第１の分周信号を分周した第２の分周信号を生成する第２の注入同期型分周器と、
    前記第２の分周信号を分周した第３の分周信号を生成する分周器と、
    前記第３の分周信号と基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、
    出力された前記誤差を電流又は電圧に変換するチャージポンプと、
    変換された前記電流又は電圧に応じて前記電圧制御発振器の制御電圧を生成し、生成された前記制御電圧を前記電圧制御発振器に印加するループフィルタと、
    前記電圧制御発振器の発振周波数を定める発振バンドを選択し、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を異なる各動作帯域において動作させる、前記第１の注入同期型分周器の第１の制御パラメータ及び前記第２の注入同期型分周器の第２の制御パラメータを調整するキャリブレーション回路と、を備え、
    前記キャリブレーション回路は、
    前記第２の制御パラメータとして、前記第１の分周信号の分周に用いる制御パラメータを生成する第２のバイアス生成回路と、
    前記第２の制御パラメータとして、温度変動に対応して、前記第１の分周信号の分周に用いる制御パラメータを生成する第３のバイアス生成回路と、
    前記第２のバイアス生成回路による第２の制御パラメータ又は前記第３のバイアス生成回路による第２の制御パラメータを選択するバイアス選択回路と、を更に有し、
    前記第２の制御パラメータを調整した後に、前記第１の制御パラメータを調整し、更に、前記第３の分周信号に応じて前記電圧制御発振器の発振バンドを調整する、
    ＰＬＬ回路。
  4. 高周波信号を出力する電圧制御発振器と、
    出力された前記高周波信号を分周した第１の分周信号を生成する第１の注入同期型分周器と、
    前記第１の分周信号を分周した第２の分周信号を生成する第２の注入同期型分周器と、
    前記第２の分周信号を分周した第３の分周信号を生成する分周器と、
    前記第３の分周信号と基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、
    出力された前記誤差を電流又は電圧に変換するチャージポンプと、
    変換された前記電流又は電圧に応じて前記電圧制御発振器の制御電圧を生成し、生成された前記制御電圧を前記電圧制御発振器に印加するループフィルタと、
    前記電圧制御発振器の発振周波数を定める発振バンドを選択し、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を異なる各動作帯域において動作させる、前記第１の注入同期型分周器の第１の制御パラメータ及び前記第２の注入同期型分周器の第２の制御パラメータを調整するキャリブレーション回路と、を備え、
    前記キャリブレーション回路は、
    前記第２の制御パラメータに応じて、前記第３の分周信号と前記基準信号との各周波数を測定するクロックカウンタと、
    前記第２の制御パラメータとして、前記第１の分周信号の分周に用い、かつ、前記測定された第３の分周信号の周波数の調整に用いる制御パラメータを生成する第２のバイアス生成回路と、
    前記第２の制御パラメータとして、温度変動に対応して、前記第１の分周信号の分周に用い、かつ、前記測定された第３の分周信号の周波数の調整に用いる制御パラメータを生成する第３のバイアス生成回路と、
    前記第２のバイアス生成回路による第２の制御パラメータ又は前記第３のバイアス生成回路による第２の制御パラメータを選択するバイアス選択回路と、を更に有し、
    前記第２の制御パラメータを調整した後に、前記第１の制御パラメータを調整し、更に、前記第３の分周信号に応じて前記電圧制御発振器の発振バンドを調整する、
    ＰＬＬ回路。
  5. 高周波信号を出力する電圧制御発振器と、
    出力された前記高周波信号を分周した第１の分周信号を生成する第１の注入同期型分周器と、
    前記第１の分周信号を分周した第２の分周信号を生成する第２の注入同期型分周器と、
    前記第２の分周信号を分周した第３の分周信号を生成する分周器と、
    前記第３の分周信号と基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、
    出力された前記誤差を電流又は電圧に変換するチャージポンプと、
    変換された前記電流又は電圧に応じて前記電圧制御発振器の制御電圧を生成し、生成された前記制御電圧を前記電圧制御発振器に印加するループフィルタと、
    前記電圧制御発振器の発振周波数を定める発振バンドを選択し、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を異なる各動作帯域において動作させる、前記第１の注入同期型分周器の第１の制御パラメータ及び前記第２の注入同期型分周器の第２の制御パラメータを調整するキャリブレーション回路と、を備え、
    前記キャリブレーション回路は、
    前記第１の制御パラメータの設定値として、温度変動に対応して生成された前記第１の制御パラメータの初期値と、調整後の前記第２の制御パラメータと調整前の前記第２の制御パラメータとの差分と一定係数との乗算値と、一定定数との加算結果を用い、
    前記第２の制御パラメータを調整した後に、前記第１の制御パラメータを調整し、更に、前記第３の分周信号に応じて前記電圧制御発振器の発振バンドを調整する、
    ＰＬＬ回路。
  6. 請求項１〜５のうちいずれか一項に記載のＰＬＬ回路であって、
    前記キャリブレーション回路は、
    前記電圧制御発振器の動作を制御するＶＣＯ制御部と、
    前記第１の注入同期型分周器及び前記第２の注入同期型分周器の各動作を制御するＩＬＦＤ制御部と、を更に有し、
    前記ＶＣＯ制御部は、
    前記ＩＬＦＤ制御部が前記第１の制御パラメータ及び前記第２の制御パラメータを調整する場合に、前記電圧制御発振器を停止する、
    ＰＬＬ回路。
  7. 請求項６に記載のＰＬＬ回路であって、
    前記ＶＣＯ制御部は、
    前記第１の制御パラメータの調整後に、前記電圧制御発振器の停止を解除し、前記電圧制御発振器の発振周波数を定める前記発振バンドを選択する、
    ＰＬＬ回路。
  8. 請求項６に記載のＰＬＬ回路であって、
    前記ＶＣＯ制御部は、
    選択された前記発振バンドに応じて前記電圧制御発振器からの前記高周波信号が前記第１の注入同期型分周器、前記第２の注入同期型分周器及び前記分周器によって分周された分周信号と前記基準信号との各周波数差分に応じて、前記電圧制御発振器の他の前記発振バンドを選択する、
    ＰＬＬ回路。
  9. 第１の注入同期型分周器と第２の注入同期型分周器とを接続したＰＬＬ回路におけるキャリブレーション方法であって、
    高周波信号を出力する電圧制御発振器及び前記第１の注入同期型分周器の各動作を停止するステップと、
    前記第２の注入同期型分周器の第２の制御パラメータに応じて、前記第２の注入同期型分周器の出力信号を分周する分周器が出力する分周信号と基準信号との各周波数を測定するステップと、
    測定された前記分周信号の周波数を基に、前記第２の制御パラメータを調整するステップと、
    前記第１の注入同期型分周器の停止を解除するステップと、
    前記第１の注入同期型分周器の第１の制御パラメータに応じて、前記第１の注入同期型分周器の出力信号を前記第２の注入同期型分周器が分周し、前記第２の注入同期型分周器の出力信号を分周する前記分周器により再度出力された分周信号の周波数を測定するステップと、
    測定後の前記再度出力された分周信号の周波数を基に、前記高周波信号の分周に用い、かつ、温度変動に対応した、前記第１の制御パラメータを調整するステップと、
    前記電圧制御発振器の停止を解除するステップと、
    前記電圧制御発振器の発振周波数を定める発振バンドを選択するステップと、
    選択された前記発振バンドに応じて前記電圧制御発振器の出力信号が前記第１の注入同期型分周器、前記第２の注入同期型分周器及び前記分周器によって分周された分周信号の周波数を基に、前記電圧制御発振器の前記発振バンドを選択するステップと、を有する、
    キャリブレーション方法。
  10. 請求項１〜８のうちいずれか一項に記載のＰＬＬ回路と、
    ベースバンドの送信信号を変調する変調部と、
    前記ＰＬＬ回路が生成した第１局部信号と変調された前記送信信号とを用いて、高周波送信信号を生成する送信ミキサと、
    前記ＰＬＬ回路が生成した第２局部信号と受信された高周波受信信号とを用いて、ベースバンドの受信信号を生成する受信ミキサと、
    生成された前記ベースバンドの受信信号を復調する復調部と、を備える、
    無線通信装置。
JP2013088849A 2013-04-19 2013-04-19 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 Expired - Fee Related JP6252888B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013088849A JP6252888B2 (ja) 2013-04-19 2013-04-19 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置
US14/409,239 US9438301B2 (en) 2013-04-19 2014-03-31 PLL circuit, calibration method, and wireless communication apparatus
PCT/JP2014/001897 WO2014171086A1 (ja) 2013-04-19 2014-03-31 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013088849A JP6252888B2 (ja) 2013-04-19 2013-04-19 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Publications (3)

Publication Number Publication Date
JP2014212491A JP2014212491A (ja) 2014-11-13
JP2014212491A5 JP2014212491A5 (ja) 2016-01-28
JP6252888B2 true JP6252888B2 (ja) 2017-12-27

Family

ID=51731049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013088849A Expired - Fee Related JP6252888B2 (ja) 2013-04-19 2013-04-19 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Country Status (3)

Country Link
US (1) US9438301B2 (ja)
JP (1) JP6252888B2 (ja)
WO (1) WO2014171086A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9148153B2 (en) * 2013-12-30 2015-09-29 Intel Corporation Systems and methods for frequency domain calibration and characterization
TWI558095B (zh) * 2014-05-05 2016-11-11 瑞昱半導體股份有限公司 時脈產生電路與方法
JP6777292B2 (ja) * 2016-08-08 2020-10-28 新日本無線株式会社 Ｐｌｌ回路及びその周波数補正方法
US9935640B1 (en) * 2017-02-08 2018-04-03 Hong Kong Applied Science and Technology Research Institute Company, Limited Gain calibration for direct modulation synthesizer using a look-up table searched by a reduced count from an overflow counter
CN107005244B (zh) * 2017-02-08 2020-05-05 香港应用科技研究院有限公司 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
WO2019132802A2 (en) * 2017-09-06 2019-07-04 Istanbul Sehir Universitesi A method and system for band calibration of voltage controlled oscillators
TWI670939B (zh) * 2018-12-03 2019-09-01 新唐科技股份有限公司 具有校正功能的延遲線電路及其校正方法
US10693474B1 (en) 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider
US10873335B2 (en) * 2019-05-02 2020-12-22 Apple Inc. Divider control and reset for phase-locked loops
US11133920B2 (en) * 2019-09-03 2021-09-28 Samsung Electronics Co., Ltd. Clock and data recovery circuit and a display apparatus having the same
US11870451B1 (en) * 2022-12-20 2024-01-09 Viavi Solutions Inc. Frequency synthesizer using voltage-controlled oscillator (VCO) core of wideband synthesizer with integrated VCO

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4347484A (en) * 1980-06-02 1982-08-31 General Electric Company Synthesizer having an injection synchronized divider
US7557664B1 (en) * 2005-10-31 2009-07-07 University Of Rochester Injection-locked frequency divider
JP2008236557A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 周波数シンセサイザ及びこれを用いた無線通信装置
US7856212B2 (en) * 2007-08-07 2010-12-21 Intel Corporation Millimeter-wave phase-locked loop with injection-locked frequency divider using quarter-wavelength transmission line and method of calibration
JP5841993B2 (ja) * 2011-03-07 2016-01-13 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信端末
WO2013140755A1 (ja) * 2012-03-21 2013-09-26 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Also Published As

Publication number Publication date
US20160036485A1 (en) 2016-02-04
JP2014212491A (ja) 2014-11-13
US9438301B2 (en) 2016-09-06
WO2014171086A1 (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
JP6252888B2 (ja) Ｐｌｌ回路、キャリブレーション方法及び無線通信装置
JP5938466B2 (ja) Ｐｌｌ回路、キャリブレーション方法及び無線通信装置
JP5841993B2 (ja) Ｐｌｌ回路、キャリブレーション方法及び無線通信端末
US7263340B2 (en) PLL circuit having a multi-band oscillator and compensating oscillation frequency
CN101958710B (zh) 锁相环电路和通信装置
JP5844795B2 (ja) 発振周波数調整装置、発振周波数調整方法及び無線通信装置
US6351164B1 (en) PLL circuit
US11356108B2 (en) Frequency generator and associated method
CN112234981B (zh) 数据与时钟恢复电路
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
JP2010081247A (ja) 周波数シンセサイザ及び無線送信装置
US11152947B2 (en) Feedback control for accurate signal generation
JP5254144B2 (ja) 半導体集積回路装置
US8362843B2 (en) Method and apparatus for multi-point calibration for synthesizing varying frequency signals
US20110260761A1 (en) Temperature compensation in a phase-locked loop
Shima et al. A 60 GHz CMOS PLL synthesizer using a wideband injection-locked frequency divider with fast calibration technique
US10270487B2 (en) Frequency generator and associated method
US9614535B2 (en) PLL circuit, method, and electronic apparatus
US20230155549A1 (en) Notch filter calibration in lc oscillators for supply noise rejection
Unterassinger et al. Investigation of two-point modulation to increase the GFSK data rate of PLL-based wireless transceivers of wireless sensor nodes
US20090036080A1 (en) Multiple PLL high frequency receiver
JP2007235523A (ja) 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法
JP2000224037A (ja) 周波数シンセサイザ装置と周波数生成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141006

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20170221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171116

R151 Written notification of patent or utility model registration

Ref document number: 6252888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees