JP5938466B2 - Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 - Google Patents

Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 Download PDF

Info

Publication number
JP5938466B2
JP5938466B2 JP2014506007A JP2014506007A JP5938466B2 JP 5938466 B2 JP5938466 B2 JP 5938466B2 JP 2014506007 A JP2014506007 A JP 2014506007A JP 2014506007 A JP2014506007 A JP 2014506007A JP 5938466 B2 JP5938466 B2 JP 5938466B2
Authority
JP
Japan
Prior art keywords
frequency
frequency divider
injection
signal
locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014506007A
Other languages
English (en)
Other versions
JPWO2013140755A1 (ja
Inventor
嶋　高広
高広 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2013140755A1 publication Critical patent/JPWO2013140755A1/ja
Application granted granted Critical
Publication of JP5938466B2 publication Critical patent/JP5938466B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本開示は、複数の注入同期型分周器を用いたＰＬＬ回路、キャリブレーション方法及び無線通信装置に関する。
近年普及している携帯可能な無線通信装置は、高速なスループットが求められ、無線通信における周波数シンセサイザとして高周波数帯域において動作するＰＬＬ（phase locked loop）回路が要求されている。
ＰＬＬ回路は、高周波数帯域の信号を低周波数帯域の信号まで分周する分周器を含む。分周器として、１０ＧＨｚ以上の高い周波数帯域において低消費電力によって高速動作が可能な注入同期型分周器（ＩＬＦＤ：Injection locked frequency divider）が用いられる。
米国特許第７８５６２１２号明細書
しかし、上述した特許文献１では、複数の注入同期型分周器を接続して用いたＰＬＬ回路のキャリブレーション方法が想定されていない。
本開示は、上述した従来の事情に鑑みてなされたもので、複数の注入同期型分周器を各々のロックレンジにおいて動作可能とし、所望の周波数を安定的に得るＰＬＬ回路、キャリブレーション方法及び無線通信装置を提供することを目的とする。
本開示は、ＰＬＬ回路であって、高周波信号を出力する電圧制御発振器と、前記出力された高周波信号を分周する第１の注入同期型分周器と、前記第１の注入同期型分周器により分周された信号を分周する第２の注入同期型分周器と、前記第２の注入同期型分周器により分周された信号を基準信号の周波数に分周する分周器と、前記分周器からの分周信号と前記基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、前記出力された位相と周波数の誤差を電流に変換するチャージポンプと、前記変換された電流に応じて前記電圧制御発振器の制御電圧を生成し、生成された制御電圧を前記電圧制御発振器に印加するループフィルタと、前記電圧制御発振器の発振周波数を定める発振バンドと、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を所定の異なる動作帯域において動作するための制御パラメータを調整するキャリブレーション回路と、を備え、前記キャリブレーション回路は、前記第２の注入同期型分周器の制御パラメータを調整して前記第１の注入同期型分周器の制御パラメータを調整した後、前記調整された前記第２の注入同期型分周器の分周信号に応じて前記電圧制御発振器の発振バンドを調整する。
また、本開示は、第１の注入同期型分周器及び第２の注入同期型分周器を接続したＰＬＬ回路におけるキャリブレーション方法であって、高周波信号を出力する電圧制御発振器及び前記第１の注入同期型分周器の各動作を停止するステップと、前記第２の注入同期型分周器の制御パラメータを含む制御信号に応じて分周器によって分周された分周信号と所定の基準信号との各周波数を測定する第１の測定ステップと、前記第１の測定ステップにて測定された前記分周信号及び前記基準信号の各周波数に基づいて、前記第２の注入同期型分周器の前記制御パラメータを設定するステップと、前記第１の注入同期型分周器の停止を解除するステップと、前記第１の注入同期型分周器の制御パラメータを含む制御信号に応じて前記第２の注入同期型分周器及び前記分周器によって分周された分周信号と所定の基準信号との各周波数を測定する第２の測定ステップと、前記第２の測定ステップにて測定された前記分周信号及び前記基準信号の各周波数に基づいて、前記第１の注入同期型分周器の前記制御パラメータを設定するステップと、前記電圧制御発振器の停止を解除するステップと、前記電圧制御発振器の発振周波数を定める前記発振バンドを選択するステップと、前記選択された前記発振バンドに応じて前記電圧制御発振器から出力された信号が前記第１の注入同期型分周器、前記第２の注入同期型分周器及び前記分周器によって分周された分周信号と前記基準信号との各周波数に基づいて前記電圧制御発振器の前記発振バンドを選択するステップと、を備える。
更に、本開示は、無線通信装置であって、上述したいずれかのＰＬＬ回路と、ベースバンドの送信信号を変調する変調部と、前記ＰＬＬ回路により出力された第１局部信号と、前記変調された送信信号とを基にキャリア周波数に周波数変換する送信ミキサと、前記ＰＬＬ回路により出力された第２局部信号と、受信信号とを基にベースバンドに周波数変換する受信ミキサと、前記周波数変換された受信信号を復調する復調部と、を備える。
本開示によれば、複数の注入同期型分周器をロックレンジにおいて動作可能とし、所望の周波数を安定的に得ることができる。
実施の形態１のＰＬＬ回路の内部構成を示したブロック図 実施の形態１のＰＬＬ回路のキャリブレーション回路の内部構成を示したブロック図 実施の形態１のＰＬＬ回路を含む無線通信装置の構成を示したブロック図 実施の形態１のＰＬＬ回路のキャリブレーション回路の動作を説明するフローチャート 実施の形態２のＰＬＬ回路のキャリブレーション回路の動作を説明するフローチャート 制御電圧に応じた注入同期型分周器３０３ａからのフリーラン信号が注入同期型分周器３０３ｂ及び分周器３０５にて基準信号周波数付近まで分周された出力信号の周波数を示したグラフ 注入同期型分周器を用いた従来のＰＬＬ回路の回路構成図 注入同期型分周器を用いた従来のＰＬＬ回路のキャリブレーションを説明するフローチャート 次段の注入同期型分周器２が広帯域に理想の分周器として動作する場合の注入同期型分周器１のフリーラン信号と、注入同期型分周器２がロックレンジのある通常の注入同期型分周器として動作する場合の注入同期型分周器１のフリーラン信号とを示すグラフ
（各実施の形態の内容に至る経緯）
先ず、本開示に係るＰＬＬ回路、キャリブレーション方法及び無線通信装置の各実施の形態を説明する前に、各実施の形態の内容に至る経緯として、特許文献１について説明する。
注入同期型分周器は、ロックレンジ（動作帯域）が狭く、広い周波数帯域において動作させるには、所望の周波数に合わせてロックレンジを制御するキャリブレーション方法が必要であった（例えば、特許文献１参照）。
図７は、注入同期型分周器を用いた従来（特許文献１）のＰＬＬ回路の回路構成図を示す。図８は、注入同期型分周器を用いた従来（特許文献１）のＰＬＬ回路のキャリブレーションを説明するフローチャートである。
図７に示すＰＬＬ回路１００は、電圧制御発振器（ＶＣＯ：voltage controlled oscillator）１０１、注入同期型分周器１０３、分周器１０５、位相周波数比較器＋チャージポンプ１０８、ループフィルタ１１０、キャリブレーション回路１１４及びルックアップテーブル１１５を含む。以下、電圧制御発振器を単に「ＶＣＯ」と記載する。
ＰＬＬ回路１００では、ＶＣＯ１０１の発振による出力信号１０２が、注入同期型分周器１０３に注入（入力）され、１０ＧＨｚ程度の低い周波数信号１０４まで分周される。周波数信号１０４は、分周器１０５に入力され、分周器１０５により基準信号１０７の周波数まで分周される。
位相周波数比較器＋チャージポンプ１０８は、分周器１０５からの出力信号（分周信号１０６）と基準信号１０７とを比較し、位相及び周波数の各誤差成分を電流１０９に変換する。電流１０９は、ループフィルタ１１０に入力される。ループフィルタ１１０は、入力された電流１０９に応じて、ＶＣＯ１０１の制御電圧１１２を生成する。
制御電圧１１２は、ＶＣＯ１０１を制御することによって、位相周波数比較器＋チャージポンプ１０８において検波された誤差を小さくする。これにより、ＰＬＬ回路１００は、周波数負帰還回路として動作する。
キャリブレーション回路１１４は、基準信号１０７と分周器１０５からの分周信号１０６とを用いて、ＶＣＯ１０１の発振バンドの下において、注入同期型分周器１０３の制御信号１１３の制御値を調整する（キャリブレーション）。制御信号１１３により、注入同期型分周器１０３は、注入同期型分周器１０３のロックレンジ（動作周波数帯域）の中心付近において動作可能となる。
ＰＬＬ回路１００のキャリブレーションの手順を、図７及び図８を参照して説明する。
キャリブレーション回路１１４は、バンド選択信号１１１を用いて、ＶＣＯ１０１の発振バンドを選択する（Ｓ２００）。バンド選択信号１１１は、キャリブレーション回路１１４から出力される。
キャリブレーション回路１１４は、ＶＣＯ１０１の制御電圧１１２を設定する（Ｓ２０２）。例えば、キャリブレーション回路１１４は、所定値（例えば、Ｖｄｄ／２）を制御電圧１１２として設定する。
キャリブレーション回路１１４は、注入同期型分周器１０３の制御信号１１３の制御値を変化した場合の分周信号１０６の周波数を測定する（Ｓ２０４）。
キャリブレーション回路１１４は、注入同期型分周器１０３の制御信号１１３の制御値の変化に対する分周信号１０６の周波数の変化差分を計算する（Ｓ２０６）。
キャリブレーション回路１１４は、ステップＳ２０６の計算結果を基に、ステップＳ２００において選択されたＶＣＯ１０１の発振バンドに対する注入同期型分周器１０３のロックレンジを特定する（Ｓ２０８）。
キャリブレーション回路１１４は、ステップＳ２０８の確認結果を基に、選択されたＶＣＯ１０１の発振バンドの下において、注入同期型分周器１０３が自身のロックレンジの中心付近において動作可能となる制御信号１１３の制御値を選択する（Ｓ２１０）。キャリブレーション回路１１４は、ステップＳ２１０において選択された制御信号１１３の制御値をルックアップテーブル１１５に保存する。
キャリブレーション回路１１４は、ＶＣＯ１０１における他の発振バンドを選択し、ステップＳ２０２〜ステップＳ２１０までの動作を繰り返す（Ｓ２１２）。これにより、ＰＬＬ回路１００は、ＶＣＯ１０１の複数の各発振バンドに対する注入同期型分周器１０３の最適な制御信号１１３の制御値をルックアップテーブル１１５に保存できる。
ＰＬＬ回路においてＶＣＯの周波数が高くなる又はＰＬＬ回路の消費電力を低減させるためには、複数の注入同期型分周器を接続して用いることが有効である。
先ず、ＰＬＬ回路における消費電力を低減するために、ＰＬＬ回路に上述した従来の注入同期型分周器を複数接続して用いた場合の課題について、図９を参照して説明する。複数の注入同期型分周器として、例えば、それぞれロックレンジが異なる注入同期型分周器（ＩＬＦＤ）１と注入同期型分周器（ＩＬＦＤ）２とを用いる。
図９は、次段の注入同期型分周器２が広帯域に理想の分周器として動作する場合の注入同期型分周器１のフリーラン信号と、注入同期型分周器２がロックレンジ内において分周器として動作する場合の注入同期型分周器１のフリーラン信号とを示すグラフである。図９の横軸は注入同期型分周器１の制御電圧（ＶＩＬＦＤ１）を表し、図９の縦軸は注入同期型分周器２に接続された分周器からの出力信号の周波数（ｆＤＩＶ）を表す。
注入同期型分周器１、２は、所定のロックレンジ、即ち、動作周波数帯域を有し、ロックレンジにおいて入力（注入）信号を分周する分周器として動作する。なお、注入同期型分周器１、２は、ロックレンジ外では分周器として動作せず、所定の周波数のフリーラン信号を出力する発振器として動作する。
図９に示す太破線は、次段の注入同期型分周器２が広帯域に理想の注入同期型分周器として動作する場合に、注入同期型分周器１の制御電圧（ＶＩＬＦＤ１）に対するフリーラン信号が分周器にて基準信号周波数付近まで分周された後の出力周波数を表す。図９に示す太実線は、注入同期型分周器２がロックレンジ内において分周器として動作する場合に、注入同期型分周器１のフリーラン信号が分周器にて基準信号周波数付近まで分周された後の出力周波数を表す。なお、フリーラン信号とは、入力信号に同期していない発振信号である。
図９では、複数の注入同期型分周器を接続したＰＬＬ回路のキャリブレーション方法では、注入同期型分周器２は、注入同期型分周器２のロックレンジ外では同期動作、即ち、分周器として動作しない。このため、注入同期型分周器２のロックレンジ外では、注入同期型分周器１から出力されたフリーラン信号は注入同期型分周器２において正しく分周されずに、誤った周波数の信号が出力される（図９の太実線の直線部参照）。
従って、複数の注入同期型分周器を接続したＰＬＬ回路のキャリブレーション方法では、ＰＬＬ回路は、前段の注入同期型分周器１から出力されたフリーラン信号を、次段の注入同期型分周器２のロックレンジ内にて動作するように制御する必要があるという課題があった。
そこで、以下の各実施の形態では、複数の注入同期型分周器を各々のロックレンジにおいて動作可能とし、所望の周波数を安定的に得るＰＬＬ回路、キャリブレーション方法及び無線通信装置の例を説明する。
以下、本開示に係るＰＬＬ回路の実施の形態を、図面を参照して説明する。また、本開示は、ＰＬＬ回路におけるキャリブレーション回路の処理（ステップ）をキャリブレーション方法として表現できる。更に、本開示は、ＰＬＬ回路を局部信号源として含む無線通信装置として表現できる。
（実施の形態１）
図１は、実施の形態１のＰＬＬ回路３００の内部構成を示したブロック図である。図２は、実施の形態１のＰＬＬ回路３００のキャリブレーション回路３１４の内部構成を示したブロック図である。
ＰＬＬ回路３００の構成について説明する。
図１に示すＰＬＬ回路３００は、電圧制御発振器（ＶＣＯ）３０１、注入同期型分周器３０３ａ、注入同期型分周器３０３ｂ、分周器３０５、位相周波数比較器３０８ａ（ＰＦＤ：phase and frequency detector）、チャージポンプ（ＣＰ：charge pump）３０８ｂ、ループフィルタ３１０、キャリブレーション回路３１４及びルックアップテーブル３１５を含む。
なお、ＰＬＬ回路３００において、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂは、別々に構成されているが、一体として構成した例を図７に示す。
ＰＬＬ回路３００の動作について説明する。
電圧制御発振器（ＶＣＯ）３０１は、キャリブレーション回路３１４からのＶＣＯオンオフ信号３１６の入力に応じて、電圧制御発振器として動作（稼働）し又は電圧制御発振器の稼働を停止する。
例えば、ＶＣＯオンオフ信号３１６の内容が「ＶＣＯ３０１をオン」では、ＶＣＯ３０１は、ＶＣＯオンオフ信号３１６の入力に応じて、電圧制御発振器として稼働する。
例えば、ＶＣＯオンオフ信号３１６の内容が「ＶＣＯ３０１をオフ」では、ＶＣＯ３０１は、ＶＣＯオンオフ信号３１６の入力に応じて、電圧制御発振器としての稼働を停止する。
ＶＣＯ３０１は、電圧制御発振器として稼動している間、ループフィルタ３１０からの制御電圧３１２と、キャリブレーション回路３１４からのバンド選択信号３１１と、に応じて選択された発振バンドに基づいた発振周波数特性に従って発振する。
ＶＣＯ３０１は、発振周波数における発振により、高周波の出力信号を注入同期型分周器（ＩＬＦＤ）３０３ａに出力する。なお、高周波の出力信号３０２は、図３に示す第１局部信号及び第２局部信号として送信ミキサ５０ａ及び受信ミキサ５０ｂにそれぞれ入力される。
前段の注入同期型分周器３０３ａは、図９の説明における注入同期型分周器（ＩＬＦＤ）１に相当し、キャリブレーション回路３１４からの制御信号（制御電圧３１３ａ）に応じて、ＶＣＯ３０１からの出力信号３０２の入力（注入）に同期して分周器として機能し、出力信号３０２を所定倍に分周する。注入同期型分周器３０３ａは、分周された分周信号３０３を注入同期型分周器３０３ｂに出力する。
なお、制御信号（制御電圧３１３ａ）は、注入同期型分周器２のロックレンジ内において動作させる、即ち、注入同期型分周器２を分周器として動作させるための制御電圧を表す。
後段の注入同期型分周器３０３ｂは、図９の説明における注入同期型分周器２に相当し、キャリブレーション回路３１４からの制御信号（制御電圧３１３ｂ）に応じて、注入同期型分周器３０３ａからの分周信号３０３の入力（注入）に同期して分周器として機能し、分周信号３０３を所定倍に分周する。注入同期型分周器３０３ｂは、分周された分周信号３０４を分周器３０５に出力する。
なお、制御信号（制御電圧３１３ｂ）は、注入同期型分周器１のロックレンジ内において動作させる、即ち、注入同期型分周器１を分周器として動作させるための制御電圧を表す。
分周器３０５は、注入同期型分周器３０３ｂからの分周信号３０４を入力し、入力された分周信号３０４を所定倍に分周する。分周器３０５は、分周された分周信号３０６ａを位相周波数比較器（ＰＦＤ）３０８ａに出力し、更に、分周信号３０６ｂをキャリブレーション回路３１４に出力する。
位相周波数比較器３０８ａは、分周器３０５からの分周信号３０６ａと、図３に示す基準信号発振器ＢＬＯからの基準信号３０７とを比較する。位相周波数比較器３０８ａは、比較の結果、分周信号３０６ａと基準信号３０７とにおける位相及び周波数の各誤差成分をチャージポンプ３０８ｂに出力する。
チャージポンプ３０８ｂは、位相周波数比較器３０８ａからの位相及び周波数の各誤差成分を電流３０９に変換し、電流３０９をループフィルタ３１０に出力する。
ループフィルタ３１０は、チャージポンプ３０８ｂからの電流３０９に応じて、ＶＣＯ３０１の制御電圧を生成する。ループフィルタ３１０は、生成された制御電圧をＶＣＯ３０１に出力（印加）する。
キャリブレーション回路３１４の詳細な構成について説明する。
図２に示すキャリブレーション回路３１４は、ＶＣＯ制御部５１０、ＩＬＦＤ制御部５２０、バイアス生成回路５２１ａ，５２１ｂ、ＰＦＤ−ＣＰ制御部５３０、ループフィルタ制御部５４０及びクロックカウンタ５５０を含む構成である。
キャリブレーション回路３１４の詳細な動作について説明する。キャリブレーション回路３１４の各部には、基準信号３０７が入力されている。キャリブレーション回路３１４は、入力された基準信号３０７に基づいて動作する。
ＶＣＯ制御部５１０は、高周波信号を出力するＶＣＯ３０１の稼動（オン）又は停止（オフ）を制御する。ＶＣＯ制御部５１０は、ＶＣＯ３０１をオンするために、ＶＣＯ３０１をオンするＶＣＯオンオフ信号３１６をＶＣＯ３０１に出力する。ＶＣＯ制御部５１０は、ＶＣＯ３０１をオフするために、ＶＣＯ３０１をオフするＶＣＯオンオフ信号３１６をＶＣＯ３０１に出力する。
ＶＣＯ制御部５１０は、ＶＣＯ３０１が稼動している間、発振バンドを選択するためのバンド選択信号３１１をＶＣＯ３０１に出力する。発振バンドは、制御電圧３１２に応じたＶＣＯ３０１の発振周波数特性を定める。
ＶＣＯ制御部５１０は、ＶＣＯ３０１の発振バンドを選択し（バンド選択信号３１１）、発振バンド（バンド選択信号３１１）をルックアップテーブル３１５に保存する。
ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａの稼動（オン）又は停止（オフ）を制御する。ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａをオンするために、注入同期型分周器３０３ａをオンするＩＬＦＤオンオフ信号３２２を注入同期型分周器３０３ａに出力する。ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａをオフするために、注入同期型分周器３０３ａをオフするＩＬＦＤオンオフ信号３２２を注入同期型分周器３０３ａに出力する。
ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａの制御パラメータ（制御電圧３１３ａ）を設定し、制御パラメータ（制御電圧３１３ａ）をルックアップテーブル３１５に保存する。
ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ｂの制御パラメータ（制御電圧３１３ｂ）を設定し、制御パラメータ（制御電圧３１３ｂ）をルックアップテーブル３１５に保存する。
ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａ，３０３ｂの発振周波数を調整するための制御パラメータの初期値を含む制御信号をそれぞれバイアス生成回路５２１ａ，５２１ｂに出力する。ＩＬＦＤ制御部５２０は、クロックカウンタ５５０の測定結果に応じて、注入同期型分周器３０３ａ，３０３ｂの分周信号における周波数を所望の周波数帯域に調整するための制御パラメータを変更する。ＩＬＦＤ制御部５２０は、変更された制御パラメータを含む制御信号をそれぞれバイアス生成回路５２１ａ，５２１ｂに出力する。
なお、ＩＬＦＤ制御部５２０には、制御パラメータの初期値が保存されている。制御パラメータの初期値は、例えば注入同期型分周器３０３ａ，３０３ｂの各発振周波数を、所望の周波数帯域にするために設定された値である。
バイアス生成回路５２１ａ，５２１ｂは、例えばＤＡＣ（digital analog converter）であり、ＩＬＦＤ制御部５２０からの制御信号を入力し、入力された制御信号をそれぞれ注入同期型分周器３０３ａ，３０３ｂの発振周波数又は分周信号における周波数の制御電圧に変換する。バイアス生成回路５２１ａ，５２１ｂは、変換された制御電圧３１３ａ，３１３ｂをそれぞれ注入同期型分周器３０３ａ，３０３ｂに出力（印加）する。
ＰＦＤ−ＣＰ制御部５３０は、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂの稼動（オン）又は停止（オフ）を制御する。ＰＦＤ−ＣＰ制御部５３０は、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂをオンするために、オンとしてのＰＦＤ−ＣＰオンオフ信号３２０を位相周波数比較器３０８ａ及びチャージポンプ３０８ｂに出力する。
ＰＦＤ−ＣＰ制御部５３０は、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂをオフするために、オフとしてのＰＦＤ−ＣＰオンオフ信号３２０を位相周波数比較器３０８ａ及びチャージポンプ３０８ｂに出力する。
ループフィルタ制御部５４０は、ＶＣＯ３０１に供給する制御電圧３１２を切り替えるための制御信号３１９を生成してループフィルタ３１０に出力する。具体的には、ループフィルタ制御部５４０は、チャージポンプ３０８ｂからの出力（一定電圧）を、ループフィルタ３１０を介して、ループフィルタ３１０の出力としての制御電圧３１２として出力するか、又は、ループフィルタ３１０の内部において生成した所定の固定値（例えばＶｄｄ、Ｖｄｄ／２）をループフィルタ３１０の出力としての制御電圧３１２として出力するかを切り替える制御信号３１９をループフィルタ３１０に出力する。
クロックカウンタ５５０は、基準信号３０７と、注入同期型分周器３０３ｂからの分周信号３０４が分周器３０５によって分周された分周信号３０６ｂと、が入力される。
クロックカウンタ５５０は、入力された基準信号３０７と分周信号３０６の各周波数を計測する。クロックカウンタ５５０の出力は、ＶＣＯ制御部５１０、ＩＬＦＤ制御部５２０、ＰＦＤ−ＣＰ制御部５３０及びループフィルタ制御部５４０に出力される。
例えば、基準信号３０７の周波数が１００ＭＨｚである場合に、クロックカウンタ５５０は、１００クロックの基準信号３０７をカウントする間、１１０クロックの分周信号３０６をカウントする。この場合、分周信号３０６ｂの周波数は、１１０ＭＨｚとなる。
図３は、実施の形態１のＰＬＬ回路３００を含む無線通信装置１０００の概略構成図である。無線通信装置１０００は、基準信号発振器ＢＬＯ、ＰＬＬ回路３００、変調部４００、送信ミキサ５０ａ、受信ミキサ５０ｂ及び復調部５００を含む構成である。
ＰＬＬ回路３００は、基準信号発振器ＢＬＯからの出力信号（基準信号３０７）を入力し、入力された基準信号３０７を基に、所望の周波数の第１局部信号及び第２局部信号を、送信ミキサ５０ａ及び受信ミキサ５０ｂにそれぞれ出力する。なお、基準信号発振器ＢＬＯは、例えば水晶振動子を用いて構成可能である。
送信ミキサ５０ａは、変調部４００により変調されたベースバンドの送信信号と、ＰＬＬ回路３００により出力された第１局部信号とを入力する。送信ミキサ５０ａは、入力された送信信号と第１局部信号とを基にアップコンバートし、ベースバンドの送信信号（ＢＢ送信信号）を高周波送信信号（ＲＦ送信信号）に変換する。なお、高周波送信信号は、図３に不図示のアンテナを介して送信される。
受信ミキサ５０ｂは、図３に不図示のアンテナを介して受信された高周波受信信号（ＲＦ受信信号）と、ＰＬＬ回路３００により出力された第２局部信号とを入力する。受信ミキサ５０ｂは、入力された高周波受信信号と第２局部信号とを基にダウンコンバートし、高周波受信信号をベースバンドの受信信号（ＢＢ受信信号）に変換する。なお、ベースバンドの受信信号は、復調部５００により送信信号に復調される。
図４は、実施の形態１のＰＬＬ回路３００のキャリブレーション回路３１４の動作を説明するフローチャートである。
キャリブレーション回路３１４は、ステップＳ４００〜Ｓ４１０において注入同期型分周器３０３ｂのキャリブレーション、即ち注入同期型分周器３０３ｂの制御パラメータを設定する。
キャリブレーション回路３１４は、ステップＳ４１２〜Ｓ４２２において注入同期型分周器３０３ａのキャリブレーション、即ち注入同期型分周器３０３ａの制御パラメータを設定する。
キャリブレーション回路３１４は、ステップＳ４２４〜Ｓ４３０においてＶＣＯ３０１のキャリブレーション、即ち、所望の周波数の出力信号（第１局部信号、第２局部信号）を得るためのＶＣＯ３０１の発振バンドを選択する。
（ＩＬＦＤのキャリブレーション）
図４において、ＶＣＯ制御部５１０は、ＶＣＯ３０１をオフする旨のＶＣＯオンオフ信号３１６をＶＣＯ３０１に出力する。ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａをオフする旨のＩＬＦＤオンオフ信号３２２を注入同期型分周器３０３ａに出力する（Ｓ４００）。これにより、ＶＣＯ３０１及び注入同期型分周器３０３ａは停止する。従って、注入同期型分周器３０３ｂは、注入同期型分周器３０３ａからの出力信号に同期しないため、分周器としてではなく電圧制御発振器として稼動する。
ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ｂの発振周波数を調整するための制御パラメータの初期値を含む制御信号をバイアス生成回路５２１ｂに出力する。バイアス生成回路５２１ｂは、ＩＬＦＤ制御部５２０からの制御信号を注入同期型分周器３０３ｂの発振周波数の制御電圧３１３ｂに変換し、制御電圧３１３ｂを注入同期型分周器３０３ｂに印加する（Ｓ４０２）。注入同期型分周器３０３ｂの初期値の制御電圧値をＶＩＬＦＤ２＿ｉｎｉとする。
ステップＳ４０２によって印加された制御電圧３１３ｂに応じて、注入同期型分周器３０３ｂの発振による出力信号が注入同期型分周器３０３ｂ及び分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
クロックカウンタ５５０は、基準信号３０７と、注入同期型分周器３０３ｂからの分周信号３０４が分周器３０５によって分周された分周信号３０６ｂとを入力し、入力された基準信号３０７及び分周信号３０６ｂの各周波数を計測する（Ｓ４０４）。
分周信号３０６ｂの周波数が予め規定された所望の周波数である場合には（Ｓ４０６、ＹＥＳ）、キャリブレーション回路３１４の処理はステップＳ４１０に進む。基準信号３０７の周波数と分周信号３０６ｂの周波数とが所定量以下では、分周信号３０６ｂの周波数は所望の周波数となる。即ち、ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ｂの制御パラメータをルックアップテーブル３１５に保存する（Ｓ４１０）。これにより、キャリブレーション回路３１４による注入同期型分周器３０３ｂのキャリブレーションは終了する。
分周信号３０６ｂの周波数が予め規定された所望の周波数でない場合には（Ｓ４０６、ＮＯ）、キャリブレーション回路３１４の処理はステップＳ４０８に進む。即ち、ＩＬＦＤ制御部５２０は、クロックカウンタ５５０の出力を基に、注入同期型分周器３０３ｂの発振周波数を所望の周波数帯域に調整するための制御パラメータを変更する（Ｓ４０８）。ＩＬＦＤ制御部５２０は、変更された制御パラメータを含む制御信号をバイアス生成回路５２１ｂに出力する。
ここで、所望の周波数とは基準信号３０７の周波数に対して±数％以内の周波数となる。例えば、注入同期型分周器３０３ｂの動作帯域（ロックレンジ）が６０ＧＨｚ付近を中心として±３ＧＨｚの範囲である場合、注入同期型分周器３０３ｂの比動作帯域は±５％となる。
これは動作周波数ずれが比動作帯域において±５％以内であれば正常動作（ロック）することを意味している。ここで、基準信号３０７が１００ＭＨｚである場合は、所望の周波数が９５〜１０５ＭＨｚである場合に注入同期型分周器３０３ｂは正常動作する。
ステップＳ４０８によって印加された制御電圧３１３ｂに応じて、注入同期型分周器３０３ｂの発振による出力信号が注入同期型分周器３０３ｂ及び分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
ステップＳ４０８の後、分周信号３０６ｂの周波数が予め規定された所望の周波数となるまで、ステップＳ４０４，Ｓ４０６，Ｓ４０８が繰り返される。
ここで、注入同期型分周器３０３ｂの補正後の制御電圧がＶＩＬＦＤ２では、制御電圧の補正値ΔＶＩＬＦＤ２は、補正後の制御電圧ＶＩＬＦＤ２から初期値の制御電圧ＶＩＬＦＤ２＿ｉｎｉを差し引いた値として表せる。
ステップＳ４１０の後、ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａをオンするため、注入同期型分周器３０３ａをオンする旨のＩＬＦＤオンオフ信号３２２を注入同期型分周器３０３ａに出力する（Ｓ４１２）。これにより、注入同期型分周器３０３ａは、ＶＣＯ３０１が停止状態であってＶＣＯ３０１からの出力信号に同期しないため、分周器としてではなく電圧制御発振器として稼動する。
従って、注入同期型分周器３０３ｂは、注入同期型分周器３０３ａからの出力信号に同期した場合に、注入同期型分周器３０３ａからの出力信号を分周するための分周器として稼動する。
ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａの発振周波数を調整するための制御パラメータの初期値を含む制御信号をバイアス生成回路５２１ａに出力する。ここで、注入同期型分周器３０３ａの初期値の制御電圧をＶＩＬＦＤ１＿ｉｎｉとする。ＩＬＦＤ制御部５２０は、制御電圧の設定値は初期値の制御電圧ＶＩＬＦＤ１＿ｉｎｉに注入同期型分周器３０３ｂの補正値ΔＶＩＬＦＤ１を加算した値を設定する。例えば、ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａの制御電圧の設定値として、ＶＩＬＦＤ１＿ｉｎｉ＋ｋΔＶＩＬＦＤ２を設定する。ｋは調整係数であって、例えば０．９５〜１．０５である。
注入同期型分周器３０３ａ，３０３ｂの各回路構成が同じ場合、注入同期型分周器３０３ａ，注入同期型分周器３０３ｂにおいて、プロセス変動、電源電圧又は周囲温度を含む条件の変動によって、制御電圧の補正値はおよそ同等となる。従って、注入同期型分周器３０３ｂのキャリブレーションにおいて得られた制御電圧の補正値を、注入同期型分周器３０３ａの制御電圧の初期値に加算することで、注入同期型分周器３０３ａは、注入同期型分周器３０３ｂのロックレンジ内において初期動作が可能となる。
バイアス生成回路５２１ａは、ＩＬＦＤ制御部５２０からの制御信号を注入同期型分周器３０３ａの発振周波数の制御電圧３１３ａに変換し、制御電圧３１３ａを注入同期型分周器３０３ａに印加する（Ｓ４１４）。
ステップＳ４１４によって印加された制御電圧３１３ａに応じて、注入同期型分周器３０３ａの発振による出力信号が分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
クロックカウンタ５５０は、基準信号３０７と、注入同期型分周器３０３ｂからの分周信号３０４が分周器３０５によって分周された分周信号３０６ｂとを入力し、入力された基準信号３０７及び分周信号３０６ｂの各周波数を計測する（Ｓ４１６）。
分周信号３０６ｂの周波数が予め規定された所望の周波数である場合には（Ｓ４１８、ＹＥＳ）、キャリブレーション回路３１４の処理はステップＳ４２２に進む。即ち、ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａの制御パラメータをルックアップテーブル３１５に保存する（Ｓ４２２）。注入同期型分周器３０３ａの制御電圧値をＶＩＬＦＤ１とする。これにより、キャリブレーション回路３１４による注入同期型分周器３０３ａのキャリブレーションは終了する。
分周信号３０６ｂの周波数が予め規定された所望の周波数でない場合には（Ｓ４１８、ＮＯ）、キャリブレーション回路３１４の処理はステップＳ４２０に進む。即ち、ＩＬＦＤ制御部５２０は、クロックカウンタ５５０の出力を基に、注入同期型分周器３０３ａの発振周波数を所望の周波数帯域に調整するための制御パラメータを変更する（Ｓ４２０）。ＩＬＦＤ制御部５２０は、変更された制御パラメータを含む制御信号をバイアス生成回路５２１ａに出力する。
ステップＳ４０８によって印加された制御電圧３１３ａに応じて、注入同期型分周器３０３ａの発振による出力信号が注入同期型分周器３０３ｂ及び分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
ステップＳ４２０の後、分周信号３０６ｂの周波数が予め規定された所望の周波数となるまで、ステップＳ４１６，Ｓ４１８，Ｓ４２０が繰り返される。
（ＶＣＯのキャリブレーション）
ステップＳ４２２の後、ＶＣＯ制御部５１０は、注入同期型分周器３０３ａと３０３ｂのキャリブレーションの間にオフしていたＶＣＯ３０１をオンするため、ＶＣＯ３０１をオンする旨のＶＣＯオンオフ信号３１６をＶＣＯ３０１に出力する（Ｓ４２４）。これにより、ＶＣＯ３０１は稼動する。
従って、注入同期型分周器３０３ａは、ＶＣＯ３０１からの出力信号に同期した場合に、出力信号を分周するための分周器として稼動する。
ループフィルタ制御部５４０は、ＶＣＯ３０１に供給する制御電圧３１２を切り替えるための制御信号３１９を生成してループフィルタ３１０に出力する。具体的には、ループフィルタ制御部５４０は、チャージポンプ３０８ｂからの出力（一定電圧）を、ループフィルタ３１０を介して、ループフィルタ３１０の出力としての制御電圧３１２として出力するか、又は、ループフィルタ３１０の内部において生成した所定の固定値（例えばＶｄｄ、Ｖｄｄ／２）をループフィルタ３１０の出力としての制御電圧３１２として出力するかを切り替える制御信号３１９をループフィルタ３１０に出力する。
ＶＣＯ制御部５１０は、固定された電流３０９を基にループフィルタ３１０からの制御電圧３１２に応じたＶＣＯ３０１の発振周波数特性を定める発振バンドを選択するためのバンド選択信号３１１をＶＣＯ３０１に出力する（Ｓ４２６）。
ＶＣＯ３０１は、ＶＣＯ制御部５１０から出力されたバンド選択信号３１１に応じた発振バンドに従って、制御電圧３１２に応じた発振周波数の出力信号３０２を注入同期型分周器３０３ａに出力する。
注入同期型分周器３０３ａは、ステップＳ４２２において保存された制御パラメータに応じた制御電圧３１３ａを基に、ＶＣＯ３０１からの出力信号３０２の入力に同期して出力信号３０２を所定倍に分周する。注入同期型分周器３０３ａは、分周された分周信号３０３を注入同期型分周器３０３ｂに出力する。
注入同期型分周器３０３ｂは、ステップＳ４１０において保存された制御パラメータに応じた制御電圧３１３ｂを基に、注入同期型分周器３０３ａからの分周信号３０３の入力に同期して分周信号３０３を所定倍に分周する。注入同期型分周器３０３ｂは、分周された分周信号３０４を分周器３０５に出力する。
分周器３０５は、注入同期型分周器３０３ｂからの分周信号３０４を所定倍に分周し、分周された分周信号３０６ａを位相周波数比較器３０８ａに出力し、更に、分周信号３０６ｂをクロックカウンタ５５０に出力する。
クロックカウンタ５５０は、基準信号３０７と、分周器３０５によって分周された分周信号３０６ｂとを入力し、入力された基準信号３０７と分周信号３０６ｂの各周波数を計測する。全ての発振バンドについて同じ操作を行い、周波数を測定する（Ｓ４２６）。
ステップＳ４２６によって測定された全ての発振バンドの周波数から、注入同期型分周器がロックレンジ内において同期動作している発振バンドを検出する（Ｓ４２８）。
ステップＳ４２８によって検出された発振バンドの中において、分周信号３０６ｂの周波数が最も所望の周波数に近い発振バンドをルックアップテーブル３１５に保存する（Ｓ４３０）。これにより、ＶＣＯ３０１のキャリブレーションは終了する。
ステップＳ４３０の後、ループフィルタ制御部５４０は、ステップＳ４２６において内部にて生成した所定の固定値を、ループフィルタ３１０の出力として、制御電圧３１２をＶＣＯ３０１に供給させるための制御信号３１９を生成する。これにより、キャリブレーション回路３１４によるＶＣＯ３０１のキャリブレーションは終了する。
従って、ＰＬＬ回路３００は、キャリブレーション回路３１４による注入同期型分周器３０３ａと３０３ｂの制御パラメータの設定及びＶＣＯ３０１の発振バンドの選択というキャリブレーションを終了する。
以上により、実施の形態１のＰＬＬ回路３００は、プロセス、電源電圧又は周囲温度を含む条件が変動した場合でも、複数の注入同期型分周器をロックレンジにおいて動作可能とし、ＶＣＯ３０１の発振バンドを適切に設定して所望の周波数を安定的に得ることができる。
また、注入同期型分周器３０３ｂの制御電圧の補正値を、注入同期型分周器３０３ａの制御電圧の初期値として加算することで、注入同期型分周器３０３ａは注入同期型分周器３０３ｂのロックレンジ内にて動作する。これにより、ＰＬＬ回路３００は、注入同期型分周器３０３ａの補正量を小さくでき、短時間によってキャリブレーションを終了できる。
また、ＶＣＯ制御部５１０及びＰＦＤ−ＣＰ制御部５３０は、ステップＳ４００〜Ｓ４２２における注入同期型分周器３０３ａと注入同期型分周器３０３ｂのキャリブレーションにおいて、電圧制御発振器３０１、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂを停止しても良い。
これにより、ＰＬＬ回路３００は、ステップＳ４００〜Ｓ４２２における注入同期型分周器３０３ａと３０３ｂのキャリブレーションにおける消費電力を低減できる。
同様に、ＰＦＤ−ＣＰ制御部５３０は、ステップＳ４２４〜Ｓ４３０におけるＶＣＯ３０１のキャリブレーションにおいて、位相周波数比較器３０８ａ及びチャージポンプ３０８ｂを停止しても良い。
これにより、ＰＬＬ回路３００は、ステップＳ４２４〜Ｓ４３０におけるＶＣＯ３０１のキャリブレーションにおける消費電力を低減できる。
（実施の形態２）
図５は、実施の形態２のキャリブレーション回路３１４の動作を説明するフローチャートである。実施の形態２のＰＬＬ回路３００と及びキャリブレーション回路３１４の構成は実施の形態１と同一であるため、構成の説明を省略する。また、図５において、図４と同一内容には同一符号を付して重複箇所の説明を省略する。
キャリブレーション回路３１４は、ステップＳ６１２〜Ｓ６１８において注入同期型分周器３０３ｂのキャリブレーション、即ち、注入同期型分周器３０３ｂの制御パラメータを設定する。
（ＩＬＦＤのキャリブレーション）
図５において、ステップＳ４００〜Ｓ４１０における注入同期型分周器３０３ｂのキャリブレーション、即ち、注入同期型分周器３０３ｂの制御パラメータの設定手順は実施の形態１と同一であるため（図４参照）、説明を省略する。
ステップＳ４１０の後、ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａをオンするため、注入同期型分周器３０３ａをオンする旨のＩＬＦＤオンオフ信号３２２を注入同期型分周器３０３ａに出力する（Ｓ６１２）。これにより、注入同期型分周器３０３ａは稼動する。
従って、注入同期型分周器３０３ｂは、注入同期型分周器３０３ａからの出力信号に同期した場合に、出力信号を分周するための分周器として稼動する。
ＩＬＦＤ制御部５２０は、注入同期型分周器３０３ａの発振周波数を調整するための制御パラメータを含む制御信号を連続的に掃引させてバイアス生成回路５２１ｂに出力する。つまり、実施の形態１では、すでに、キャリブレーション済みの注入同期型分周器３０３ｂの補正値を用いて、注入同期型分周器３０３ａの制御電圧の初期値を設定していたが、実施の形態２は、注入同期型分周器３０３ａは、制御電圧の範囲を制限しない。
バイアス生成回路５２１ａは、ＩＬＦＤ制御部５２０からの制御信号を注入同期型分周器３０３ａの発振周波数の制御電圧３１３ａに変換し、制御電圧３１３ａを注入同期型分周器３０３ａに印加する（Ｓ６１４）。
ステップＳ６１４によって印加された制御電圧３１３ａに応じて、注入同期型分周器３０３ａの発振による出力信号が注入同期型分周器３０３ｂ及び分周器３０５により分周された分周信号３０６ｂと、基準信号３０７とが、クロックカウンタ５５０に入力される。
クロックカウンタ５５０は、基準信号３０７と、注入同期型分周器３０３ｂからの分周信号３０４が分周器３０５によって分周された分周信号３０６ｂとを入力し、入力された基準信号３０７及び分周信号３０６ｂの各周波数を計測する（Ｓ６１４）。
ＩＬＦＤ制御部５２０は、ステップＳ６１４においてクロックカウンタ５５０によって計測された結果を基に、注入同期型分周器３０３ｂのロックレンジを検出する（Ｓ６１６）。
図６は、制御電圧に応じた注入同期型分周器３０３ａからのフリーラン信号が注入同期型分周器３０３ｂ及び分周器３０５にて基準信号周波数付近まで分周された出力信号の周波数を示したグラフである。図６の横軸は注入同期型分周器３０３ａの制御電圧（ＶＩＬＦＤ１）を表し、図６の縦軸は注入同期型分周器３０３ａの制御電圧の変化量に対する分周器３０５からの出力信号の周波数差分（−ΔｆＤＩＶ／ΔＶＩＬＦＤ１）を表す。
図６では、分周器３０５からの出力信号の周波数差分（−ΔｆＤＩＶ／ΔＶＩＬＦＤ１）が所定の閾値を超えている間では、注入同期型分周器３０３ｂは、電圧制御発振器としてフリーラン信号を出力せず、注入同期型分周器３０３ａからの出力信号の入力（注入）に同期して分周器として動作している。即ち、図６において、分周器３０５からの出力信号の周波数差分（−ΔｆＤＩＶ／ΔＶＩＬＦＤ１）が所定の閾値を超えている間では、注入同期型分周器３０３ｂはロックレンジ内において動作していることになる。
実施の形態２では、ステップＳ６１６によって検出された注入同期型分周器３０３ｂのロックレンジの中心値を注入同期型分周器３０３ａの制御電圧の設定値とする。即ち、ＩＬＦＤ制御部５２０は、ステップＳ６１６によって検出された注入同期型分周器３０３ｂのロックレンジの中心値となる注入同期型分周器３０３ａの制御電圧（制御パラメータ）をルックアップテーブル３１５に保存する（Ｓ６１８）。注入同期型分周器３０３ａの制御電圧値をＶＩＬＦＤ１とする。これにより、キャリブレーション回路３１４による注入同期型分周器３０３ａのキャリブレーションは終了する。
（ＶＣＯのキャリブレーション）
図５において、ステップＳ４２４〜Ｓ４３０においてＶＣＯ３０１のキャリブレーション、即ち、所望の周波数の出力信号（第１局部信号、第２局部信号）を得るためのＶＣＯ３０１の発振バンドを選択する設定手順は実施の形態１と同一であるため、説明を省略する。
以上により、実施の形態２のＰＬＬ回路３００は、注入同期型分周器３０３ａ，注入同期型分周器３０３ｂのプロセス変動、電源電圧又は周囲温度を含む条件の変動による補正値が同等でない場合でも、注入同期型分周器３０３ａ，注入同期型分周器３０３ｂを、各ロックレンジ内において正確に動作可能にさせる。従って、実施の形態２のＰＬＬ回路３００は、ＶＣＯ３０１の発振バンドを適切に設定して所望の周波数をより安定的に得ることができる。
以上、図面を参照して各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。
上述した実施の形態１において、ＶＣＯ制御部５１０は、ＶＣＯ３０１を停止するために、ＶＣＯ３０１を停止する旨のオンオフ信号３１６をＶＣＯ３０１に出力した。
例えば、ＶＣＯ３０１を停止するために、ＶＣＯ３０１と注入同期型分周器３０３ａとの間にスイッチを設け、ＶＣＯ制御部５１０がＶＣＯオンオフ信号３１６をスイッチに出力しても良い。これにより、スイッチは、ＶＣＯ３０１と注入同期型分周器３０３ａとの間を非導通する。即ち、ＶＣＯ３０１からの出力信号３０２が注入同期型分周器３０３ａに入力されなくなり、実施の形態１において説明した様に、ＶＣＯ３０１の停止と実質的に同一となる。
なお、本出願は、２０１２年３月２１日出願の日本特許出願（特願２０１２−０６４３３９）に基づくものであり、その内容はここに参照として援用される。
本開示は、携帯通信端末に使用されるＰＬＬ回路に利用可能であり、特に１０ＧＨｚ以上の周波数信号を分周できる注入同期型分周器を用いたＰＬＬ回路、キャリブレーション方法及び無線通信装置に有用である。
５０ａ 送信ミキサ
５０ｂ 受信ミキサ
３００ ＰＬＬ回路
３０１ 電圧制御発振器
３０３ａ，３０３ｂ 注入同期型分周器
３０５ 分周器
３０８ａ 位相周波数比較器
３０８ｂ チャージポンプ
３０９ 電流
３１０ ループフィルタ
３１４ キャリブレーション回路
３１５ ルックアップテーブル
４００ 変調部
５００ 復調部
５１０ ＶＣＯ制御部
５２０ ＩＬＦＤ制御部
５２１ａ、５２１ｂ バイアス生成回路
５３０ ＰＦＤ−ＣＰ制御部
５４０ ループフィルタ制御部
５５０ クロックカウンタ
１０００ 無線通信装置

Claims (11)

  1. 高周波信号を出力する電圧制御発振器と、
    前記出力された高周波信号を分周する第１の注入同期型分周器と、
    前記第１の注入同期型分周器により分周された信号を分周する第２の注入同期型分周器と、
    前記第２の注入同期型分周器により分周された信号を基準信号の周波数に分周する分周器と、
    前記分周器からの分周信号と前記基準信号とを比較し、位相と周波数の誤差を出力する位相周波数比較器と、
    前記出力された位相と周波数の誤差を電流に変換するチャージポンプと、
    前記変換された電流に応じて前記電圧制御発振器の制御電圧を生成し、生成された制御電圧を前記電圧制御発振器に印加するループフィルタと、
    前記電圧制御発振器の発振周波数を定める発振バンドと、前記第１の注入同期型分周器及び前記第２の注入同期型分周器を所定の異なる動作帯域において動作するための制御パラメータを調整するキャリブレーション回路と、を備え、
    前記キャリブレーション回路は、
    前記第２の注入同期型分周器の制御パラメータを調整して前記第１の注入同期型分周器の制御パラメータを調整した後、前記調整された前記第２の注入同期型分周器の分周信号に応じて前記電圧制御発振器の発振バンドを調整するＰＬＬ回路。
  2. 請求項１に記載のＰＬＬ回路であって、
    前記キャリブレーション回路は、
    前記電圧制御発振器の動作を制御するＶＣＯ制御部と、
    前記第１の注入同期型分周器及び前記第２の注入同期型分周器の各動作を制御するＩＬＦＤ制御部と、を更に有し、
    前記ＶＣＯ制御部は、
    前記ＩＬＦＤ制御部が前記第１の注入同期型分周器の制御パラメータを調整する場合、前記電圧制御発振器を停止するＰＬＬ回路。
  3. 請求項２に記載のＰＬＬ回路であって、
    前記キャリブレーション回路は、
    前記制御パラメータを含む制御信号に応じて分周された分周信号と前記基準信号との各周波数を測定するクロックカウンタと、を更に有し、
    前記ＩＬＦＤ制御部は、
    前記測定された前記分周信号及び前記基準信号の各周波数が異なる場合、前記第２の注入同期型分周器の前記制御パラメータを設定するＰＬＬ回路。
  4. 請求項３に記載のＰＬＬ回路であって、
    前記ＩＬＦＤ制御部は、
    前記第１の注入同期型分周器の制御パラメータの設定値として、前記第１の注入同期型分周器の制御パラメータの初期値と、前記第２の注入同期型分周器の調整後の制御パラメータとを加算するＰＬＬ回路。
  5. 請求項２に記載のＰＬＬ回路であって、
    前記キャリブレーション回路は、
    前記制御パラメータを含む制御信号に応じて分周された分周信号と前記基準信号との各周波数を測定するクロックカウンタと、を更に有し、
    前記ＩＬＦＤ制御部は、
    前記第１の注入同期型分周器の制御パラメータを連続的に掃引し、前記制御パラメータの変化量に応じた前記分周信号の周波数差分を基に、前記第１の注入同期型分周器の前記制御パラメータを設定するＰＬＬ回路。
  6. 請求項３〜５のうちいずれか一項に記載のＰＬＬ回路であって、
    前記ＶＣＯ制御部は、
    前記第１の注入同期型分周器の前記制御パラメータの設定後に、前記電圧制御発振器の停止を解除し、前記電圧制御発振器の発振周波数を定める前記発振バンドを選択するＰＬＬ回路。
  7. 請求項６に記載のＰＬＬ回路であって、
    前記ＶＣＯ制御部は、
    前記選択された前記発振バンドに応じて前記電圧制御発振器から出力された信号が前記第１の注入同期型分周器、前記第２の注入同期型分周器及び前記分周器によって分周された分周信号と前記基準信号との各周波数が異なる場合、前記電圧制御発振器の他の前記発振バンドを選択するＰＬＬ回路。
  8. 請求項６に記載のＰＬＬ回路であって、
    前記ＶＣＯ制御部は、
    前記選択された前記発振バンドに応じて前記電圧制御発振器から出力された信号が前記第１の注入同期型分周器、前記第２の注入同期型分周器及び前記分周器によって分周された分周信号と前記基準信号との各周波数に基づいて、前記電圧制御発振器の前記発振バンドを選択するＰＬＬ回路。
  9. 請求項７又は８に記載のＰＬＬ回路であって、
    前記分周信号と前記基準信号との周波数差分が所定量以下では、前記電圧制御発振器の前記発振バンド、前記第１の注入同期型分周器及び前記第２の注入同期型分周器の前記制御パラメータを保存するルックアップテーブルと、を更に有するＰＬＬ回路。
  10. 第１の注入同期型分周器及び第２の注入同期型分周器を接続したＰＬＬ回路におけるキャリブレーション方法であって、
    高周波信号を出力する電圧制御発振器及び前記第１の注入同期型分周器の各動作を停止するステップと、
    前記第２の注入同期型分周器の制御パラメータを含む制御信号に応じて分周器によって分周された分周信号と所定の基準信号との各周波数を測定する第１の測定ステップと、
    前記第１の測定ステップにて測定された前記分周信号及び前記基準信号の各周波数に基づいて、前記第２の注入同期型分周器の前記制御パラメータを設定するステップと、
    前記第１の注入同期型分周器の停止を解除するステップと、
    前記第１の注入同期型分周器の制御パラメータを含む制御信号に応じて前記第２の注入同期型分周器及び前記分周器によって分周された分周信号と所定の基準信号との各周波数を測定する第２の測定ステップと、
    前記第２の測定ステップにて測定された前記分周信号及び前記基準信号の各周波数に基づいて、前記第１の注入同期型分周器の前記制御パラメータを設定するステップと、
    前記電圧制御発振器の停止を解除するステップと、
    前記電圧制御発振器の発振周波数を定める発振バンドを選択するステップと、
    前記選択された前記発振バンドに応じて前記電圧制御発振器から出力された信号が前記第１の注入同期型分周器、前記第２の注入同期型分周器及び前記分周器によって分周された分周信号と前記基準信号との各周波数に基づいて前記電圧制御発振器の前記発振バンドを選択するステップと、を備えるキャリブレーション方法。
  11. 請求項１〜９のうちいずれか一項に記載のＰＬＬ回路と、
    ベースバンドの送信信号を変調する変調部と、
    前記ＰＬＬ回路により出力された第１局部信号と、前記変調された送信信号とを基にキャリア周波数に周波数変換する送信ミキサと、
    前記ＰＬＬ回路により出力された第２局部信号と、受信信号とを基にベースバンドに周波数変換する受信ミキサと、
    前記周波数変換された受信信号を復調する復調部と、を備える無線通信装置。
JP2014506007A 2012-03-21 2013-03-13 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 Expired - Fee Related JP5938466B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012064339 2012-03-21
JP2012064339 2012-03-21
PCT/JP2013/001680 WO2013140755A1 (ja) 2012-03-21 2013-03-13 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Publications (2)

Publication Number Publication Date
JPWO2013140755A1 JPWO2013140755A1 (ja) 2015-08-03
JP5938466B2 true JP5938466B2 (ja) 2016-06-22

Family

ID=49222237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506007A Expired - Fee Related JP5938466B2 (ja) 2012-03-21 2013-03-13 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Country Status (3)

Country Link
US (1) US9191056B2 (ja)
JP (1) JP5938466B2 (ja)
WO (1) WO2013140755A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212491A (ja) * 2013-04-19 2014-11-13 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6234545B2 (ja) * 2014-03-13 2017-11-22 三菱電機株式会社 注入同期型分周器のフリーラン周波数調整方法及びそれを用いた位相同期ループ
CN104579319B (zh) * 2014-04-22 2019-04-09 上海华虹宏力半导体制造有限公司 多相位时钟生成器
TWI548218B (zh) * 2015-02-24 2016-09-01 原相科技股份有限公司 具有時序自我檢測的四相位時脈產生器
JP6777292B2 (ja) * 2016-08-08 2020-10-28 新日本無線株式会社 Ｐｌｌ回路及びその周波数補正方法
JP6828484B2 (ja) * 2017-02-08 2021-02-10 株式会社デンソー レーダ用ｐｌｌ回路
US10079607B1 (en) * 2017-08-29 2018-09-18 Bae Systems Information And Electronic Systems Integration Inc. Calibrated lookup table for phase-locked loop reconfiguration
JP7141841B2 (ja) * 2018-03-30 2022-09-26 日本無線株式会社 分周器入力回路及びｐｌｌ回路
US10812089B2 (en) 2019-03-18 2020-10-20 Xilinx, Inc. Apparatus and method to reduce lock time via frequency band calibration
US11451234B1 (en) * 2021-11-23 2022-09-20 Nanya Technology Corporation Delay looked loop circuit and method of measuring delay
US20230387920A1 (en) * 2022-05-24 2023-11-30 Airoha Technology Corp. Phase-locked loop circuit using hybrid loop calibration scheme and adaptively updated lookup tables and associated clock generating method
JP2023182368A (ja) * 2022-06-14 2023-12-26 キオクシア株式会社 半導体集積回路、ｐｌｌ回路及び信号処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003107536A2 (en) * 2002-06-17 2003-12-24 California Institute Of Technology Self-dividing oscillators
JP2008236557A (ja) 2007-03-22 2008-10-02 Toshiba Corp 周波数シンセサイザ及びこれを用いた無線通信装置
US7856212B2 (en) * 2007-08-07 2010-12-21 Intel Corporation Millimeter-wave phase-locked loop with injection-locked frequency divider using quarter-wavelength transmission line and method of calibration
TWI342675B (en) * 2007-09-26 2011-05-21 Univ Nat Taiwan Phase-locked loop and method with frequency calibration
US20090206894A1 (en) * 2008-02-17 2009-08-20 Zerog Wireless, Inc. Phase-Locked Loop with Adaptive Performance
US8049540B2 (en) * 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212491A (ja) * 2013-04-19 2014-11-13 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信装置

Also Published As

Publication number Publication date
WO2013140755A1 (ja) 2013-09-26
US20140120847A1 (en) 2014-05-01
US9191056B2 (en) 2015-11-17
JPWO2013140755A1 (ja) 2015-08-03

Similar Documents

Publication Publication Date Title
JP5938466B2 (ja) Ｐｌｌ回路、キャリブレーション方法及び無線通信装置
JP5841993B2 (ja) Ｐｌｌ回路、キャリブレーション方法及び無線通信端末
JP6252888B2 (ja) Ｐｌｌ回路、キャリブレーション方法及び無線通信装置
CN101958710B (zh) 锁相环电路和通信装置
JP4808882B2 (ja) Ｐｌｌとデルタシグマ変調器とを有する無線送信器機構
US20050073369A1 (en) Phase-locked loop bandwidth calibration circuit and method thereof
US8154329B2 (en) Device and method for phase compensation
JP4629310B2 (ja) 位相同期回路
JP5844795B2 (ja) 発振周波数調整装置、発振周波数調整方法及び無線通信装置
US20090072911A1 (en) Signal generating apparatus and method thereof
JP2014212491A5 (ja)
JP2006311489A (ja) 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
TWI678888B (zh) 頻率合成器及其頻率合成方法
US20100171527A1 (en) Phase comparator and phase-locked loop
JP5202213B2 (ja) 周波数シンセサイザ及び無線送信装置
US7616069B2 (en) Method and system for fast PLL close-loop settling after open-loop VCO calibration
JP5254144B2 (ja) 半導体集積回路装置
US20080136468A1 (en) Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll
US8362843B2 (en) Method and apparatus for multi-point calibration for synthesizing varying frequency signals
Shima et al. A 60 GHz CMOS PLL synthesizer using a wideband injection-locked frequency divider with fast calibration technique
JP2010141519A (ja) 位相同期回路、および通信装置
CN112134576B (zh) 发射器及其方法
Beyer et al. A 2.4 GHz direct modulated 0.18 μm CMOS IEEE 802.15. 4 compliant transmitter for ZigBee
JP2010028457A (ja) Ｐｌｌ回路並びに無線通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160516

R151 Written notification of patent or utility model registration

Ref document number: 5938466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees