JP6234545B2

JP6234545B2 - 注入同期型分周器のフリーラン周波数調整方法及びそれを用いた位相同期ループ

Info

Publication number: JP6234545B2
Application number: JP2016507196A
Authority: JP
Inventors: 貴之中井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-03-13
Filing date: 2014-03-13
Publication date: 2017-11-22
Anticipated expiration: 2034-03-13
Also published as: WO2015136659A1; JPWO2015136659A1; US20160336944A1; US9847785B2

Description

本発明は、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ、位相同期ループ）回路に関し、特にＩＬＦＤ（ＩｎｊｅｃｔｉｏｎＬｏｃｋｅｄＦｒｅｑｕｅｎｃｙＤｉｖｉｄｅｒ、注入同期型分周器）の周波数調整技術に関する。

ＰＬＬ回路の動作周波数の高速化と小型・低消費電力化を両立するため、ＩＬＦＤが、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ：電圧制御型発振器）の出力を分周するプリスケーラとして使用される場合がある。ＩＬＦＤは、あるフリーラン周波数を有する発振器に対して外部から信号を入力すると、発振器が、入力した信号の整数分の１に等しい周波数に同期して信号を出力する注入同期という現象に基づく。ＩＬＦＤは、従来からプリスケーラとして用いられてきたＥＣＬ（ＥｍｉｔｔｅｒＣｏｕｐｌｅｄＬｏｇｉｃ）型やＣＭＬ（ＣｕｒｒｅｎｔＭｏｄｅＬｏｇｉｃ）型の分周器と比較して、動作周波数の向上、消費電流の低減が図れる利点を有している。

一方で、ＩＬＦＤは、フリーラン周波数近傍でしか動作ができないという性質を有する。このため、例えば素子の特性が、製造条件や温度、電源電圧によりばらつき、所望の動作周波数から分周器のフリーラン周波数がずれた場合、分周動作が不可能になるおそれがあるという課題を有する。

本課題を解決するため、ＩＬＦＤの調整回路を具備し、フリーラン周波数の調整手段を持つＩＬＦＤのフリーラン周波数を測定し、所望の周波数との差異を計算してＩＬＦＤのフリーラン周波数を制御するといった手法が提案されている（特許文献１）。

特開２００８−２３６５５７号公報

特許文献１のような、ＩＬＦＤのフリーラン周波数の調整手段を用いた場合、本来のＰＬＬの構成要素に加え、周波数カウンタなどの周波数測定手段、測定したフリーラン周波数と所望の周波数との差異から注入同期型分周器のフリーラン周波数制御信号を演算により生成する演算手段が必要となる。よって、回路の構成が複雑になるという課題がある。

本発明は、ＩＬＦＤのフリーラン周波数の調整を、簡素な構成で実現することを目的にしている。

この発明の位相同期ループ回路は、
周波数を有する発振信号を出力する発振器と、
前記発振器が出力する周波数を有する発振信号が入力される第１の注入同期型分周器と、
前記発振器へ電圧を出力するフィルタと、
前記フィルタが前記発振器へ出力する出力電圧を取り込み、取り込んだ出力電圧の前記注入同期型分周器への供給と遮断とを行う出力電圧供給部と、前記フィルタの出力電圧を保持し、前記出力電圧供給部により出力電圧の遮断が行われた場合に、保持された出力電圧を前記注入同期型分周器に供給する保持電圧供給部とを有する供給部と
を備えたことを特徴とする。

本発明によれば、周波数測定手段や演算手段等を必要とせず、簡易な回路構成で、ＩＬＦＤの周波数調整が可能となる。よって簡易な構成で安定した分周動作を確保できる。

実施の形態１の図で、ＰＬＬ回路１００１のブロック図。実施の形態１の図で、ＰＬＬ回路１００１の動作のフローチャート。実施の形態１の図で、ＰＬＬ回路１００２のブロック図。実施の形態１の図で、ＰＬＬ回路１００３のブロック図。実施の形態１の図で、サンプルホールド回路に用いるアナログディジタルコンバータ、ディジタルアナログコンバータを示すブロック図。実施の形態２の図で、ＰＬＬ回路２０００のブロック図。実施の形態３の図で、ＰＬＬ回路３０００のブロック図。実施の形態４の図で、ＰＬＬ回路４０００のブロック図。実施の形態４の図で、ロック検出部９５の例を示すブロック図。実施の形態５の図で、ＰＬＬ回路５０００のブロック図。

実施の形態１．
図１は、実施の形態１によるＰＬＬ回路１００１を示すブロック図である。
図２は、ＰＬＬ回路１００１の動作を示すフローチャートである。ＰＬＬ回路１００１は、ループフィルタから出力される発振器制御電圧を注入同期型分周器（ＩＬＦＤ）に入力し、ＩＬＦＤを発振器とするループを形成してＰＬＬを構成し、ＩＬＦＤのフリーラン周波数調整を実現する。

図１のように、ＰＬＬ回路１００１は、直列接続されたｎ個（ｎは１以上の整数）の注入同期型分周器１０、分周器２０、位相比較器３０、チャージポンプ４０、ループフィルタ５０（フィルタ）、ｎ個のスイッチ６０、ｎ個のスイッチ６１、ｎ個のサンプルホールド回路７０、電圧制御型発振器１００（発振器）、タイマー回路３００を備える。

以下の説明では、
（１）ｎ個の注入同期型分周器１０は、ＩＦＬＤ１０（１）、ＩＦＬＤ１０（２）、・・・ＩＦＬＤ１０（ｎ）のように記す。区別する必要が無い場合はＩＦＬＤ１０と記す。
（２）分周器２０は、ＤＩＶ２０と記す。
（３）位相比較器３０はＰＦＤ３０と記す。
（４）チャージポンプ４０は、ＣＰ４０と記す。
（５）ループフィルタ５０は、ＬＰ５０と記す。
（６）ｎ個のスイッチ６０は、ＳＷ６０（１）、ＳＷ６０（２）、・・・ＳＷ６０（ｎ）のように記す。区別する必要が無い場合はＳＷ６０と記す。
（７）ｎ個のサンプルホールド回路７０は、ＳＨ７０（１）、ＳＨ７０（２）、・・・ＳＨ７０（ｎ）のように記す。区別する必要が無い場合はＳＨ７０と記す。
（８）ｎ個のスイッチ６１は、ＳＷ６１（１）、ＳＷ６１（２）、・・・ＳＷ６１（ｎ）のように記す。区別する必要が無い場合はＳＷ６１と記す。

（１）ｎ個のＩＦＬＤ１０（１）〜ＩＦＬＤ１０（ｎ）は直列に接続されている。直列接続されたＩＦＬＤ１０（１）〜ＩＦＬＤ１０（ｎ）は、周波数制御端子からの入力電圧に応じて発振周波数が変化する電圧制御型発振器１００（以下、ＶＣＯ１００と記す）の出力周波数を受けて、所定の分周比で出力周波数を分周する。ＶＣＯ１００は、周波数制御端子からの入力電圧に応じた周波数を持つ、発振信号を出力する。
（２）ＤＩＶ２０は、ＩＬＦＤ１０（ｎ）の出力周波数を、所定の分周比で分周する。
（３）ＰＦＤ３０は、ＤＩＶ２０から出力される分周結果信号（ＣＫＤＩＶと記す）と、基準クロック（ＣＫＲＥＦと記す）の位相差を検出する。
（４）ＣＰ４０は、ＰＦＤ３０の出力を受けて電流もしくは電圧を出力する。
（５）ＬＰＦ５０は、ＣＰ４０の出力を平滑化して周波数制御電圧Ｖｔｕｎｅを出力する。
（６）ＳＷ６０（１）〜ＳＷ６０（ｎ）は、制御電圧ＶｔｕｎｅをＩＬＦＤ１０（１）〜ＩＬＦＤ１０（ｎ）に供給するか否かを選択する。
（７）ＳＨ７０（１）〜ＳＨ７０（ｎ）は、ＩＬＦＤ１０（１）〜ＩＬＦＤ１０（ｎ）の制御電圧をサンプル及びホールドする。
（８）ＳＷ６１（１）〜ＳＷ６１（ｎ）は、ＳＨ７０（１）〜ＳＨ７０（ｎ）の出力電圧をＩＬＦＤ１０（１）〜ＩＦＬＤ１０（ｎ）にそれぞれ供給するか否かを選択する。
（９）タイマー回路３００は、ＳＷ６０，ＳＷ６１、ＳＨ７０、ＩＬＦＤ１０や後述のＤＡ８０，ＡＤ９０を制御する。

図１において、供給部２０１は、ＳＷ６０（１）〜ＳＷ６０（ｎ）、ＳＷ６１（１）〜ＳＷ６１（ｎ）及びＳＨ７０（１）〜ＳＨ７０（ｎ）を備える。ＳＷ６０（１）〜ＳＷ６０（ｎ）は、ＬＰＦ５０がＶＣＯ１００へ出力する出力電圧を取り込み、取り込んだ出力電圧のＩＬＦＤ１０（１）〜ＩＦＬＤ１０（ｎ）への供給と遮断とを行う。ＳＷ６０（１）〜ＳＷ６０（ｎ）は出力電圧供給部である。ＳＷ６１（１）〜ＳＷ６１（ｎ）及びＳＨ７０（１）〜ＳＨ７０（ｎ）は、ＳＷ６０（１）〜ＳＷ６０（ｎ）により出力電圧の遮断が行われた場合に、保持している出力電圧をＩＦＬＤ（１）〜ＩＦＬＤ（ｎ）に供給する。ＳＷ６１（１）〜ＳＷ６１（ｎ）及びＳＨ７０（１）〜ＳＨ７０（ｎ）は、保持電圧供給部である。

以下、図１及び図２を用い、ＰＬＬ回路１００１の動作について説明する。図２はタイマー回路３００が動作の主体である。

まず、ＰＬＬ回路１００１の動作開始時（Ｓ１０）においては、いずれのＩＬＦＤ１０もフリーラン周波数は調整されていない状態であるため、ＩＬＦＤ１０の調整動作を開始する（Ｓ２０）。

ＩＬＦＤ１０の調整が開始されると、まずタイマー回路３００が、全てのスイッチ（ＳＷ６０（１）〜ＳＷ６０（ｎ）、ＳＷ６１（１）〜ＳＷ６１（ｎ））を開放する（Ｓ３０）。次に、ＩＬＦＤ１０（１）〜ＩＦＬＤ１０（ｎ）の中で最も動作周波数が低く、ＤＩＶ２０に接続されるＩＬＦＤ１０（ｎ）から調整を開始する（Ｓ４０）。このため、タイマー回路３００は、ＩＬＦＤ１０（ｎ）にＬＰＦ５０の出力電圧Ｖｔｕｎｅを接続するＳＷ６０（ｎ）を閉じて、ＩＬＦＤ１０（ｎ）を発振器とする（Ｓ５０）。これによって、ＩＬＦＤ１０（ｎ）、ＤＩＶ２０、ＰＦＤ３０、ＣＰ４０、ＬＰＦ５０で構成されるループＰＬＬ（ｎ）を構成してロック動作を開始する。ループＰＬＬ（ｎ）では、ある時間が経過すると、ＩＬＦＤ１０（ｎ）の出力周波数がある一定値に収束し、ロック状態となる（Ｓ６０）。Ｓ６０では、一定時間が経過したときにロック状態に達したとみなす。なお、ロック状態を検出するロック検出部を有する構成は実施の形態４で後述する。

ループＰＬＬ（ｎ）がロック状態となった後に、タイマー回路３００は、その時点でのＬＰＦ５０の出力電圧ＶｔｕｎｅをＳＨ７０（ｎ）で保持し、ＳＷ６０（ｎ）を開放し、ＳＷ６１（ｎ）を閉じて、ＩＬＦＤ１０（ｎ）の周波数調整を完了する（Ｓ７０）。以下、同様の手順で、タイマー回路３００は、ＩＬＦＤ１０（ｎ−１）からＩＬＦＤ１０（１）までを順に調整する（Ｓ８０、Ｓ９０）。

全てのＩＬＦＤ１０の調整が完了後（Ｓ１００）、タイマー回路３００は、ＶＣＯ１００、ＩＬＦＤ１０（１）〜ＩＬＦＤ１０（ｎ）、ＤＩＶ２０、ＰＦＤ３０、ＣＰ４０、ＬＰＦ５０からなるＰＬＬを構成し、ロック動作（通常のＰＬＬ動作）を開始する（Ｓ１１０）。これにより、周波数測定手段や演算手段も必要とせず、ＳＷ６０（１）〜ＳＷ６０（ｎ）、ＳＨ７０（１）〜ＳＨ７０（ｎ）及びＳＷ６１（１）〜ＳＷ６１（ｎ）の追加のみで、ＩＬＦＤ１０の調整が実現できる。
ここで、図２における動作Ｓ３０はいわゆるリセット（初期）動作であり、ＩＬＦＤ１０の状態はＳ４０以降の調整動作により決定され、結果としてこのリセット動作Ｓ３０がＰＬＬ通常動作Ｓ１１０には影響しない。このため、リセット動作Ｓ３０は省略して構わない。

図３は、ＰＬＬ回路１００２の構成図である。図１に対して供給部２０２が異なる。図３は図１の供給部２０１よりも簡素な構成の、供給部２０２を示す図である。供給部２０２は、ＳＷ６０（１）〜ＳＷ６０（ｎ）とサンプリング容量Ｃ６３（１）〜Ｃ６３（ｎ）を備えている。図３では、図１の供給部２０１（サンプルホールド回路ＳＨ７０、スイッチＳＷ６０、ＳＷ６１）が、ＬＰ５０の出力とＩＬＦＤ１０の制御端子との間に接続されたスイッチＳＷ６０と、ＩＬＦＤ１０の制御端子と所定の基準電圧（例えばグランド等）との間に接続されたサンプリング容量Ｃ６３で構成されている。

図３は、スイッチとサンプリング容量（コンデンサ）による構成である。この構成は、ＳＷ６０（１）〜ＳＷ６０（ｎ）と、ＳＷ６０（１）〜ＳＷ６０（ｎ）に対応するサンプリング容量Ｃ６３（１）〜Ｃ６３（ｎ）とで、供給部２０２を実現できる。よって、図１のＳＷ６１（１）〜ＳＷ６１（ｎ）は不要である。供給部２０２では、ＳＷ６０（１）〜ＳＷ６０（ｎ）は出力電圧供給部であり、サンプリング容量Ｃ６３（１）〜Ｃ６３（ｎ）は保持電圧供給部である。なお供給部２０２は図１のＳＨ７０（１）〜ＳＨ７０（ｎ）に相当する。

図４は、ＰＬＬ回路１００３の構成図である。図１に対して供給部２０３が異なる。図４は、供給部２０１とは別の、供給部２０３の構成を示す。図４では、ｎ個のディジタルアナログコンバータ８０（ＤＡ８０と記す）と、一つのアナログディジタルコンバータ９０（ＡＤ９０と記す）とで、図１のＳＨ７０を実現する。ｎ個のＤＡ８０はＤＡ８０（１）〜ＤＡ８０（ｎ）と記す。図４ではＡＤ９０は一つの場合を示しているが、ＡＤ９０はＤＡ８０（１）〜ＤＡ８０（ｎ）のそれぞれに設ける構成でも構わない。

図４に示すように、供給部２０３は、ＳＷ６０（１）〜ＳＷ６０（ｎ）、ＳＷ６１（１）〜ＳＷ６１（ｎ）、ＤＡ８０（１）〜ＤＡ８０（ｎ）及びＡＤ９０を備える。ＤＡ８０（１）〜ＤＡ８０（ｎ）及びＡＤ９０が、図１のＳＨ７０（１）〜ＳＨ７０（ｎ）に相当する。ＳＷ６０（１）〜ＳＷ６０（ｎ）は、出力電圧供給部である。ＤＡ８０（１）〜ＤＡ８０（ｎ）、ＡＤ９０及びＳＷ６１（１）〜ＳＷ６１（ｎ）が保持電圧供給部である。

図５は、ＤＡ８０（１）〜ＤＡ８０（ｎ）、及びＡＤ９０の具体例な構成を示す図である。図５に示すように、ＤＡ８０（１）〜ＤＡ８０（ｎ）は、Ｒ−２Ｒ型のＤＡコンバータとする。ＡＤ９０は、電圧比較器及びＳＡＲ（ＳｕｃｃｅｓｓｉｖｅＡｐｐｒｏｘｉｍａｔｉｏｎＲｅｓｉｓｔｅｒ）制御ロジックとする。ＡＤ９０とＤＡ８０（ｋ）（ｋ＝１，２、・・・ｎ）とを結合して１つのＳＡＲ型ＡＤコンバータを構成する。ＳＡＲ型ＡＤコンバータがＶｔｕｎｅをＡＤ変換し保持することで、サンプルホールド動作を実現できる。

図４、図５に示すように、ＡＤコンバータ、ＤＡコンバータ及びスイッチという簡単な構成でＩＬＦＤ１０を調整できる。

実施の形態２．
図６は、実施の形態２によるＰＬＬ回路２０００を示すブロック図である。ここでは、実施の形態１のＰＬＬ回路１００１との差分のみを説明する。実施の形態２のＰＬＬ回路２０００では、ＬＰＦ５０が、制御を受けることにより、カットオフ周波数が、通常時とＩＬＦＤ調整時とで切り替わる。

ＰＬＬの収束時間及び安定性はループフィルタのカットオフ周波数に依存する。このため、ループフィルタのカットオフ周波数を切り替えることで、例えば通常時はカットオフ周波数を低く設定して位相雑音を低減し、調整時はカットオフ周波数を通常時よりも高く設定して収束時間を短縮する。このようにＬＰＦ５０のカットオフ周波数が変更可能であることで、通常時と調整時とで、ＰＬＬの応答特性をそれぞれ適切に保つことが可能となる。

実施の形態３．
図７は、実施の形態３のＰＬＬ回路３０００を示すブロック図である。ここでは、実施の形態１のＰＬＬ回路１００１との差分のみを説明する。実施の形態３のＰＬＬ回路３０００では、ＣＰ４０は、制御を受けることで、出力電流レベルが通常時とＩＬＦＤ調整時とで切り替わる。

ＰＬＬの収束時間及び安定性は、ＣＰ４０の出力電流に依存する。このため、ＣＰ４０の出力電流を切り替えることで、例えば通常時は位相雑音を低減するためにＣＰ４０の出力電流を低く設定し、調整時は収束時間を短縮するためにＣＰ４０の出力電流を高くする。このような切替によって、通常時と調整時とで、ＰＬＬ回路３０００の応答特性をそれぞれ適切に保つことが可能となる。

実施の形態４．
図８は、実施の形態４のＰＬＬ回路４０００を示すブロック図である。ここでは、実施の形態１のＰＬＬ回路１００１との差分のみを説明する。実施の形態４のＰＬＬ回路４０００では、図１のＰＬＬ回路１００１に対してロック検出部９５（以下、ＬＤ９５と記す）が追加された。ＬＤ９５は、ＣＫＲＥＦとＣＫＤＩＶの位相差が一定範囲内にあるか判定をすることで、ＰＬＬがロック状態にあるか否かを検出する。ＬＤ９５がロック状態を検出したところで、タイマー回路３００はＩＬＦＤ１０（ｋ）（ｋ＝１，２、・・・ｎ）の調整完了と判断できる。

ＰＬＬのロックアップタイムは、製造ばらつきや温度、電源電圧による素子特性の変動による影響を受ける。このため、実施の形態１では、図２におけるロックアップ待ちの時間として、十分な余裕をとる必要がある。これに対して実施の形態４のＰＬＬ回路４０００によれば、ロックしているか否かを直接判定することができるため、ＩＬＦＤ１０（ｋ）の確実な調整が可能となる。
図９は、ＬＤ９５の構成例を示す。ＬＤ９５は、例えば図９のように、ＣＫＲＥＦとＣＫＤＩＶが入力される周波数カウンタ９５−１Ａ、９５−１Ｂと、各周波数カウンタのカウント値を比較するロック判定部９５−２とによって実現ができる。

実施の形態５．
図１０は、実施の形態５のＰＬＬ回路５０００を示すブロック図である。ここでは、実施の形態１のＰＬＬ回路１００１との差分にのみを説明する。実施の形態５のＰＬＬ回路５０００では、図１のＰＬＬ回路１００１に対して、ＶＣＯ１００からＩＬＦＤ１０（１）に、信号を入力するか否かを選択するスイッチ１０１（１）が追加された。ＩＬＦＤ１０（１）の調整中には、タイマー回路３００がスイッチ１０１（１）をオフにし、ＶＣＯ１００の出力がＩＬＦＤ１０（１）に入力されない。また、同様に、ＩＬＦＤ１０（２）〜ＩＬＦＤ１０（ｎ）にも、入力箇所に、タイマー回路３００によって制御されるスイッチ１０１（１）〜１０１（ｎ）を設けた。これにより、ＩＬＦＤ１０（ｋ）（ｋ＝１，２，３、・・・ｎ）の調整中に、タイマー回路３００がスイッチ１０１（ｋ）をオフにし、ＩＬＦＤ１０（ｋ）に、前段の出力信号が入力されないようにする。

この構成により、ＩＬＦＤ１０（ｋ）（ｋ＝１，２，３、・・・ｎ）の調整中にＶＣＯ１００（ＩＬＦＤ１０（１）の場合）あるいは前段のＩＬＦＤ（ＩＬＦＤ１０（２）〜１０（ｎ）の場合）の信号が入力されることが原因となって、ＩＬＦＤ１０（ｋ）が前段の信号に同期しフリーランの状態にならず調整ができなくなるといった可能性を排除できる。

以上の実施の形態では、ＰＬＬ回路が複数のＩＬＦＤ１０を備える場合を説明したが、ＩＬＦＤ１０は一つでも構わない。

以上の実施の形態では、ＰＬＬ回路について、ＰＬＬ回路の動作を説明したが、ＰＬＬ回路の動作はＩＬＦＤのフリーラン周波数の調整方法として把握できることは明らかである。

以上、本発明の実施の形態１〜５について説明したが、これらの実施の形態のうち、２つ以上を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。

１００１，１００２，１００３，２０００，３０００，４０００，５０００ＰＬＬ回路、１０ＩＦＬＤ（注入同期型分周器）、２０ＤＩＶ（分周器）、３０ＰＦＤ（位相比較器）、４０ＣＰ（チャージポンプ）、５０ＬＦＰ（ループフィルタ）、６０，６１，１０１ＳＷ（スイッチ）、７０ＳＨ（サンプルホールド回路）、８０ＤＡコンバータ（ディジタルアナログコンバータ）、９０ＡＤコンバータ（アナログディジタルコンバータ、９５ＬＤ（ロック検出部）、１００ＶＣＯ（電圧制御型発振器）、２０１，２０２，２０３供給部、３００タイマー回路。

Claims

位相同期ループ回路において、
周波数を有する発振信号を出力する発振器と、
前記発振器が出力する周波数を有する発振信号が入力される第１の注入同期型分周器と、
前記発振器へ電圧を出力するフィルタと、
前記フィルタが前記発振器へ出力する出力電圧を取り込み、取り込んだ出力電圧の前記注入同期型分周器への供給と遮断とを行う出力電圧供給部と、前記フィルタの出力電圧を保持し、前記出力電圧供給部により出力電圧の遮断が行われた場合に、保持された出力電圧を前記注入同期型分周器に供給する保持電圧供給部とを有する供給部と
を備え、
前記位相同期ループ回路は、
直列に接続された複数の注入同期型分周器であって、直列に接続された複数の注入同期型分周器のうちの最も端の一方の注入同期型分周器が、前記発振信号が入力される前記第１の注入同期型分周器である複数の注入同期型分周器を備え、
前記供給部は、
前記注入同期型分周器ごとに、前記注入同期型分周器に対応する組をなす前記出力電圧供給部と前記保持電圧供給部とを備え、
それぞれの前記出力電圧供給部は、
取り込んだ出力電圧の、対応する注入同期型分周器への供給と遮断とを行い、
それぞれの前記保持電圧供給部は、
前記フィルタの出力電圧を保持し、組をなす前記出力電圧供給部により注入同期型分周器への出力電圧の遮断が行われた場合に、保持された出力電圧を出力電圧が遮断された前記注入同期型分周器に供給することを特徴とする位相同期ループ回路。
前記供給部は、
前記フィルタの出力電圧の前記注入同期型分周器への供給と、
前記フィルタの出力電圧の保持と、
出力電圧の前記注入同期型分周器への供給の遮断と、
出力電圧の遮断後の保持された出力電圧の前記注入同期型分周器への供給と
の一連の処理を、
前記注入同期型分周器ごとに、順番に行うことを特徴とする請求項１に記載の位相同期ループ回路。
前記出力電圧供給部は、
前記注入同期型分周器ごとに設けられ、前記フィルタの出力電圧の前記注入同期型分周器への供給と遮断とを行うスイッチを有し、
前記保持電圧供給部は、
前記注入同期型分周器ごとに設けられ、前記フィルタの出力電圧を保持するサンプルホールド回路と、前記注入同期型分周器ごとに設けられ、前記サンプルホールド回路の出力の前記注入同期型分周器への供給と遮断とを行うスイッチとを
有することを特徴とする請求項１または２に記載の位相同期ループ回路。
前記出力電圧供給部は、
前記注入同期型分周器ごとに設けられ、前記フィルタの出力電圧の前記注入同期型分周器への供給と遮断とを行うスイッチを有し、
前記保持電圧供給部は、
前記注入同期型分周器ごとに設けられ、前記注入同期型分周器と前記スイッチとの間に配置されたコンデンサを有することを特徴とする請求項１または２に記載の位相同期ループ回路。
前記出力電圧供給部は、
前記注入同期型分周器ごとに設けられ、前記フィルタの出力電圧の前記注入同期型分周器への供給と遮断とを行うスイッチを有し、
前記保持電圧供給部は、
前記フィルタの出力電圧を取り込むアナログディジタルコンバータと、
前記注入同期型分周器ごとに設けられ、前記アナログディジタルコンバータの出力を取り込むディジタルアナログコンバータと、
前記ディジタルアナログコンバータごとに設けられ、前記ディジタルアナログコンバータと前記注入同期型分周器との間に配置され、前記ディジタルアナログコンバータの出力信号の前記注入同期型分周器への供給と遮断とを行うスイッチと
を有することを特徴とする請求項１または２に記載の位相同期ループ回路。
前記アナログディジタルコンバータは、
前記注入同期型分周器ごとに設けられたことを特徴とする請求項５に記載の位相同期ループ回路。
前記フィルタは、
制御を受けることで、カットオフ周波数が切り替わることを特徴とする請求項１から請求項６のいずれか１項に記載の位相同期ループ回路。
前記位相同期ループ回路は、
前記フィルタに電流を出力するチャージポンプであって、出力する電流のレベルが、制御を受けることで切り替わるチャージポンプを備えたことを特徴とする請求項１から請求項７のいずれか１項に記載の位相同期ループ回路。
前記位相同期ループ回路は、
前記出力電圧供給部によって前記出力電圧が供給されている前記注入同期型分周器が、前記注入同期型分周器の出力信号と、基準となる基準信号との位相差に基づき定まるロック状態にあるかどうかを検出するロック検出部を備えたことを特徴とする請求項１から請求項８のいずれか１項に記載の位相同期ループ回路。
前記位相同期ループ回路は、
前記発振器と前記第１の注入同期型分周器との間と、前記注入同期型分周器どうしの間とに、制御によってオンとオフとが切り替わるスイッチを備えたことを特徴とする請求項１から請求項６のいずれか１項に記載の位相同期ループ回路。
供給部と注入同期型分周器とを備えた位相同期ループ回路の前記注入同期型分周器のフリーラン周波数の調整方法において、
前記供給部が、
ループフィルタが電圧制御型発振器に出力する出力電圧を取り込み、取り込んだ出力電圧の第１の注入同期型分周器への供給を開始し、
出力電圧の供給の開始時点から時間が経過した時点の前記ループフィルタの出力電圧を保持し、かつ、出力電圧の前記第１の注入同期型分周器への供給の遮断を実行し、
出力電圧の前記第１の注入同期型分周器への供給の遮断後に、保持された出力電圧を前記第１の注入同期型分周器に供給すると共に、
前記位相同期ループ回路は、
直列に接続された複数の注入同期型分周器であって、直列に接続された複数の注入同期型分周器のうちの最も端の一方の注入同期型分周器が、前記出力電圧が供給される前記第１の注入同期型分周器である複数の注入同期型分周器を備え、
前記供給部は、
前記注入同期型分周器ごとに、前記注入同期型分周器に対応する組をなす出力電圧供給部と保持電圧供給部とを備え、
それぞれの前記出力電圧供給部は、
出力電圧を取り込み、取り込んだ出力電圧の、対応する前記注入同期型分周器への供給と遮断とを行い、
それぞれの前記保持電圧供給部は、
前記ループフィルタの出力電圧を保持し、組をなす前記出力電圧供給部により注入同期型分周器への出力電圧の遮断が行われた場合に、保持された出力電圧を出力電圧が遮断された前記注入同期型分周器に供給し、
前記位相同期ループ回路は、
それぞれの前記組を用いて、
前記ループフィルタの出力電圧の前記注入同期型分周器への前記出力電圧供給部による供給開始と、
前記ループフィルタの出力電圧の前記保持電圧供給部による保持と、
出力電圧の前記注入同期型分周器への供給の前記出力電圧供給部による遮断と、
出力電圧の遮断後の保持された出力電圧の前記注入同期型分周器への前記保持電圧供給部による供給と
の一連の処理を、
注入同期型分周器ごとに、順番に行うことを特徴とするフリーラン周波数の調整方法。
前記複数の注入同期型分周器は、
前記電圧制御型発振器に接続する前記第１の注入同期型分周器と、前記第１の注入同期型分周器に直列に接続する１以上の注入同期型分周器とによって直列接続を作り、
前記供給部は、
前記直列に接続された複数の注入同期型分周器のうち、直列接続において前記電圧制御型発振器に対して遠い注入同期型分周器から、前記一連の処理を実行することを特徴とする請求項１１に記載のフリーラン周波数の調整方法。
位相同期ループ回路において、
周波数を有する発振信号を出力する発振器と、
前記発振器が出力する周波数を有する発振信号が入力される第１の注入同期型分周器と、
前記発振器へ電圧を出力するフィルタと、
前記フィルタが前記発振器へ出力する出力電圧を取り込み、取り込んだ出力電圧の前記注入同期型分周器への供給と遮断とを行う出力電圧供給部と、前記フィルタの出力電圧を保持し、前記出力電圧供給部により出力電圧の遮断が行われた場合に、保持された出力電圧を前記注入同期型分周器に供給する保持電圧供給部とを有する供給部と
を備えるとともに、
前記位相同期ループ回路は、
前記発振器と前記第１の注入同期型分周器との間に、制御によってオンとオフとが切り替わるスイッチを備えたことを特徴とする位相同期ループ回路。