JP2007208589A - 周波数分周器 - Google Patents

Abstract

【課題】ｎ分周ハーモニック周波数分周器を簡単に構成する。ここで、ｎは２以上の整数である。
【解決手段】ハーモニック周波数分周器３０は、ハーモニックミキサ３２と共振回路３４とバッファ３６とを備えている。ハーモニックミキサ３２は、３逓倍器３８と乗算器４０とを備えている。ハーモニックミキサ３２は、単一のＦＥＴで構成されており、このＦＥＴが乗算器４０の機能も果たす。このＦＥＴのソース・ドレイン間に出力信号を印加すると、非線形性によって、ドレイン電流はソース・ドレイン電圧の奇関数となり、３次高調波が発生する。その結果３倍の周波数の信号を得ることができる。また、ゲート端子に入力信号を印加することによって、出力信号を３逓倍した信号と入力信号を乗算した結果をドレイン電流に出ることができる。この結果、簡易な構成でハーモニック周波数分周器３０を実現することができる。
【選択図】図１

Description

本発明は、所定の周波数の信号を分周する周波数分周器に関する。特に、６０ＧＨｚ〜７０ＧＨｚ近傍の周波数信号を分周することが可能な周波数分周器に関する。

近年、ミリ波帯（３０ＧＨｚ〜３００ＧＨｚ）の電波の利用が種々提案されている。このミリ波帯の電波は、波長が短いので光のように直進する性質が強い。したがって、ミリ波帯の電波同士は互いに干渉しにくく、隣接する通信機器同士で同一の周波数帯域を使用することも現実的に可能である。したがって、通信機器の個数が増えても、通信速度の低下を招くことが少ないと考えられている。

このようにミリ波帯の通信は、近接通信の用途には大変好ましい性質を有しており、その利用が種々提案されている。

従来の技術の例
たとえば、下記特許文献１には、ミリ波帯のＰＬＬ発振器が開示されている。特に、多周波数の発振器において、ロックアップ時間の短縮を図ったＰＬＬ発振器及びそれを用いた多周波ＣＷレーダが開示されている。

また、不要サイドバンド波成分も、位相同期ループ動作させることによって、不要サイドバンド波の低減を図ったミリ波位相同期発振器が下記特許文献２に記載されている。

また、基準発振器と、位相検出器と、リング発振器と、分周器と、を含む高周波発振器が下記特許文献３に記載されている。ここに記載の高周波発振器は、そのリング発振器が２つの遅延セル増幅器を有する対象型の遅延セル発振器を採用することを特徴とする。この結果、十分な位相ノイズを有すると供に、ＩＣ上でコスト効率が良くなると記載されている。

また、特許文献４には、周波数の安定したＰＬＬモジュールによって３ＧＨｚ以上の高周波の発振を行う構成が開示されている。

また、特許文献５には、ミリ波帯の超高周波でも動作可能なモノリシック可変分周器が開示されている。

特開２００４−０５６１７２号公報 特開２００３−２４３９８３号公報 特開２００２−０６４３７７号公報 特開平１１−３３０９５３号公報 特開平０８−１７２３１６号公報（特許８６１８４４号）

さて、ミリ波帯のような６０ＧＨｚ−７０ＧＨｚ程度の通信を行おうとする場合、６０ＧＨｚ−７０ＧＨｚの高周波信号を発生させる必要がある。

高周波信号を発生させるための高周波発振器が、既に述べたように特許文献１−５に記載されている。

ＰＬＬを用いた典型的な高周波発振器１０のブロック図が図９に示されている。この図９に示すように、高周波発振器１０は、基準となる周波数の入力信号と可変分周器１２との位相を検知する位相検出器１４を備えている。位相検出器１４の出力信号は、チャージポンプ１６及びループフィルタ１８を経てＶＣＯ（電圧制御発振器）２０に供給される。ＶＣＯ２０は、供給された電圧に応じた周波数で発信し、外部に高周波が取り出される。この高周波信号は、プリスケーラー２２及び可変分周器１２によって分周され、入力信号と共に位相検出器１４に供給され、ＰＬＬを構成する。

プリスケーラー２２は、固定の分周比を備えている。一方、可変分周器１２の分周比は可変であり、この分周比を調整することによって、出力信号の周波数を変更することができる。このような回路によって、６０ＧＨｚ−７０ＧＨｚ程度の周波数の信号が得られている。

ところで、このプリスケーラー２２は、ミリ波帯の場合、ＬＣ共振回路を用いる必要があった。この様子が図１０に示されている。図１０（１）には、６０ＧＨｚの出力信号を４分周するプリスケーラー２２の例が示されている。このプリスケーラー２２は、６０ＧＨｚを４分周して１５ＧＨｚに変換し、この１５ＧＨｚの信号を可変分周器１２に供給する。このような周波数帯においては、一般にＬＣ共振回路を用いる必要があり、図１０の例においては、ＬＣ共振回路を用いた２分周回路２２ａと２２ｂとを縦属接続して、全体として４分周のプリスケーラー２２を構成している。

５０ＧＨｚ帯においては、ＬＣ共振回路を用いなくても分周器を構成できるので、可変分周器１２はＬＣを用いずに構成することができる。

このように６０ＧＨｚ帯又はそれ以上の周波数帯においては周波数分周器としては、一般的にＬＣ共振を利用した周波数分周器を用いる必要がある。

しかしながら、このＬＣ共振を利用した周波数分周器は動作周波数範囲が小さいことが欠点として知られている。特に、ＬＣ共振を利用した周波数分周器を図１０のように縦続接続する場合、動作マージンが著しく減少することが知られている。

一方、広い動作周波数を実現できるインダクタを用いない周波数分周器も知られているが、この分周器は、およそ５０ＧＨｚ未満の周波数帯域でしか動作は行えないと考えられている。

したがって、ミリ波帯において、広い動作周波数を実現するためには、ＬＣ共振を利用した周波数分周器の出力周波数を５０ＧＨｚ未満の周波数帯域まで一旦落とし、その後、広い動作周波数を実現できるインダクタを用いない周波数分周器でさらに必要な分周を行うという構成が一般的であった。

本発明は、以上のような背景に鑑みてなされたものである。

まず、本願発明者らは、ＬＣ共振を利用した周波数分周器の出力周波数を下げればＬＣ積を大きくすることができ、キャパシタによる動作周波数の調整により周波数分周器の動作マージンを広げることができると考えた。すなわち、図１０（１）のような２分周の分周器２２ａ、２２ｂを２段縦続するのではなく、図１０（２）のように１段で４分周回路２２ｃを実現するのである。

そして、このような目的のためには周波数をｎ分周するハーモニック周波数分周器が有利であると本願発明者らは考えた。ここで、ｎは２以上の正の整数である。

しかしながら、このようなｎ分周ハーモニック周波数分周器を簡単に構成する回路は未だ知られていない。

そこで、本願発明者らは、ハーモニック周波数分周器について検討を重ね、単体のＭＯＳＦＥＴで実現された３次のハーモニックミキサを開発するに至った。そして、それを用いて７０ＧＨｚの入力周波数を直接１／４にする周波数４分周器を実現し、本願発明を完成させるに至ったものである。

（１）本発明は、上記課題を解決するために、入力信号と、逓倍信号とを乗算する乗算器と、前記乗算器の出力信号から所定の周波数の信号を取り出し出力する共振回路と、前記共振回路の出力する出力信号をｎ逓倍し、前記逓倍信号を出力する逓倍器と、を含み、前記入力信号を１／（ｎ＋１）に分周した前記出力信号を得る周波数分周器において、前記逓倍器は、奇関数の伝達関数を有する素子に前記出力信号を印加し、奇数高調波を得て、奇数倍の逓倍を行うことを特徴とする周波数分周器である。ここで、ここで前記ｎは２以上の整数である。

このような構成によって、周波数分周器は、入力信号の１／ｎの周波数の信号である出力信号を得ることができる。特に、後述する実施の形態に記載のように、奇関数の伝達関数となるようにバイアス電圧を調整した素子を用いているので、奇数倍の逓倍を容易に行うことが可能である。

（２）また、本発明は、（１）記載の周波数分周器において、前記奇関数の伝達関数を有する素子は、ソース端子・ドレイン端子間に前記出力信号が印加されるトランジスタであって、前記出力信号の周波数をｎ逓倍したドレイン電流が流れるトランジスタであることを特徴とする周波数分周器である。

このような構成で、ｎ倍の周波数の信号を得ることができる。

（３）また、本発明は、（２）記載の周波数分周器において、前記逓倍器の前記トランジスタのゲート端子には前記入力信号が印加され、前記入力信号と前記出力信号とを乗算した値のドレイン電流が前記トランジスタに流れ、前記トランジスタは、前記逓倍器として動作すると共に、前記乗算器としても動作することを特徴とする周波数分周器である。

これによって、単一のトランジスタで逓倍器と乗算器とを実現できる。

（４）また、本発明は、（３）記載の周波数分周器において、前記トランジスタのゲート端子に印加される入力信号平均電位は、前記トランジスタのソース端子及びドレイン端子の平均電位よりＶｒボルト高く、前記Ｖｒボルトは、０ボルト以上、前記トランジスタのしきい値電圧Ｖｔｈ未満であることを特徴とする周波数分周器である。

このような構成によって、乗算器として逓倍器としても動作できる。

（５）また、本発明は、（３）記載の周波数分周器において、前記トランジスタは、ＭＯＳＦＥＴであることを特徴とする周波数分周器である。

ＭＯＳＦＥＴによれば、よりよい高周波特性を実現できる。一般にｐＭＯＳよりｎＭＯＳの方が特性が良いので、後述する実施の形態では、ｎＭＯＳＦＥＴの例を示している。もちろん、原理的にはｐＭＯＳで実現することも可能である。

（６）また、本発明は、（３）記載の周波数分周器において、前記共振器は、前記トランジスタのソース端子とドレイン端子間に接続されるインダクタと、前記トランジスタのソース端子とドレイン端子間に接続されるキャパシタと、を含むことを特徴とする周波数分周器である。

このような共振器を用いれば、より簡単な回路で周波数分周器を構成することができる。

以上述べたように、本発明によれば、奇数倍の逓倍器を用いた分周器を構成することができた。その結果、特に６０ＧＨｚ−７０ＧＨｚ帯でも利用可能な分周器を構成することができた。

以下、本発明の好適な実施の形態を図面に基づき説明する。

１．ハーモニック周波数分周器
本実施の形態におけるハーモニック周波数分周器（高調波周波数分周器）３０の構成ブロック図が図１に示されている。この図に示すように、ハーモニック周波数分周器３０は、ハーモニックミキサ３２と、共振回路３４と、バッファ３６と、を含んでいる。また、ハーモニックミキサ３２は、機能の点から見れば、３逓倍器（ｔｒｉｐｌｅｒ）３８と、乗算器４０と、から構成されている。しかし、この３逓倍器（ｔｒｉｐｌｅｒ）３８と、乗算器（ｍｕｌｔｉｐｌｉｅｒ）４０とは一体の回路構成をなしている場合も多い。

なお、本実施の形態では４分周となるハーモニック周波数分周器３０の例を示すので、３逓倍器３８を用いているが、他の分周率の場合は、他の逓倍の倍率を適宜選択すれば良い。

さて、砒化ガリウムのｐＨＥＭＴを用いたＭＭＩＣで作成された６０ＧＨｚ帯ハーモニック周波数分周器が従来から知られている。この従来型の６０ＧＨｚ帯ハーモニック周波数分周器３０は、伝送線路とカスケード接続されたトランジスタでハーモニックミキサ３２を構成しつつ、発振回路としても動作させている。

この発振回路は３逓倍器３８の役割を果たす。すなわち、ハーモニックミキサ３２の性能を向上させるために、自己発振しているカスケード接続されたこのトランジスタは基本波だけでなく３次高調波も発生させる。

このような回路の場合、基本波と３次高調波を発生させるために複数の伝送線路が必要であり、大きな面積を占有するという問題点がある。

そこで、従来と異なり、伝送線路を用いずにＣＭＯＳプロセスを用いて、ハーモニック周波数分周器３０を実現し、占有面積の小さなハーモニック周波数分周器３０を実現できれば好ましいが、未だ実現されてはいない。

特に、ＣＭＯＳプロセスを採用して上記の構成を実現しようとした場合、ＬＣ共振回路３４は伝送線路よりも占有面積が小さいため、ハーモニックミキサ３２と、３逓倍器３８を実現するための発振器を別々に実現して占有面積を小さくする必要があると考えられる。しかしながら、具体的な実現手法は未だ知られていない。

本願発明者らは、既存のＭＯＳプロセスを用いて、伝送線路を利用しない単体のＭＯＳＦＥＴで３次高調波を効果的に発生させる回路を構成することを実現することを目的とし、鋭意研究を続け、本特許の発明をなすに至った。

２．ハーモニック周波数分周器の動作
さて、本特許で提案するハーモニック周波数分周器３０（図１）は、周波数４分周器であり、そのハーモニックミキサ３２は、３次ハーモニックミキサである。このような３次のハーモニックミキサ３２を含むネガティブフィードバックループによってハーモニック周波数分周器３０が構成されている。

図１に示すように、入力周波数をｆｉｎ、出力周波数をｆｏｕｔとすると、
ｆｉｎ − ３ｆｏｕｔ ＝ ｆｏｕｔ （式１）
∴ｆｏｕｔ ＝ （１／４）ｆｉｎ （式２）
となり、周波数４分周器として動作する。

本実施の形態において特徴的な事項の一つは、３次のハーモニックミキサ３２を、単一のＦＥＴで構成したことである。単一のＦＥＴで３逓倍器３８及び乗算器４０の機能を実現している。

まず、本実施の形態における３次のハーモニックミキサ３２の動作を理解するために、単体のＭＯＳＦＥＴのドレイン・ソース間電圧とドレイン電流の関係について説明する。

なお、本願発明者らは実際にＣＭＯＳプロセスを用いてＩＣを作製しているが、３次のハーモニックミキサ３２は、単一のｎＭＯＳＦＥＴを用いて構成しており、ｐＭＯＳＦＥＴは使用していない。これは、単にｎＭＯＳＦＥＴの方が高周波特性が良いからであり、原理的には、性能さえ良ければｐＭＯＳＦＥＴを用いることも可能である。

単体のＭＯＳＦＥＴのＤＣ特性
まず、単体のｎ型ＭＯＳＦＥＴのＤＣ特性を説明する。ドレイン・ソース間に差動信号を入力した場合の特性を説明する。ドレイン電圧Ｖｄを０Ｖから１Ｖに変化させたときにソース電圧Ｖｓを１Ｖから０Ｖに変化させ、それに伴うドレイン電流Ｉｄの変化を説明する。つまり、ドレイン電圧Ｖｄとソース電圧Ｖｓの平均電圧は０．５Ｖである。また、このときのゲート電圧Ｖｇは０．６Ｖに設定した。ドレインとソースとの間に差動信号を入力し、その際のドレイン電流Ｉｄの変化を説明する。

測定回路図が図２（１）に示されており、測定結果を示すグラフが図２（２）に示されている。このグラフの横軸は、ドレイン−ソース間電圧（Ｖｄ−Ｖｓ）（単位：Ｖ）である。また、縦軸は、ドレイン電流Ｉｄの絶対値である（単位：ｍＡ）。

このグラフに示すように、Ｖｄ−Ｖｓの絶対値が０．５Ｖ未満程度の場合、ほとんどドレイン電流Ｉｄは流れない（図２（２）の非線形領域）。これは、ゲートソース間電圧ＶｇｓがこのＭＯＳＦＥＴのしきい値電圧Ｖｔｈより小さいからである。Ｖｄ−Ｖｓの絶対値が０．５Ｖ以上になると、ドレイン電流Ｉｄが流れ出す。この結果、図２（２）のグラフに示すように、ドレイン−ソース間電圧（Ｖｄ−Ｖｓ）の変化に対するドレイン電流Ｉｄの変化は奇関数となる。したがって、ドレイン−ソース間に正弦波を印加することによって、奇数次の高調波のみが発生する。

なお、ゲート電圧Ｖｇの大きさを大きくすれば、しきい値電圧Ｖｔｈを越えやすくなるので、非線形領域（図２（２）参照）は狭くなる。ゲート電圧Ｖｇが非常に大きくなれば、ＭＯＳＦＥＴは常にＯＮ状態になり、図２（２）のグラフは原点を通過する直線に近くなる。

一方、ゲート電圧Ｖｇの大きさを小さくすれば、しきい値電圧Ｖｔｈを越えにくくなるので、非線形領域（図２（２）参照）は広くなる。

なお、本実施の形態では、後述するようにこのような動作によって３次高調波歪みを取り出して３逓倍器を実現している。そのため、使用する信号の振幅に合わせて、ゲート電圧Ｖｇを適切な電圧に調整することが好ましい。本実施の形態では、電源電圧等の関係から、ゲート電圧Ｖｇとして０．６Ｖを採用した。

単体のＭＯＳＦＥＴのＡＣ特性
次に、単体のｎ型ＭＯＳＦＥＴのＡＣ特性を説明する。このＡＣ特性を求める際には、ドレイン電圧Ｖｄとソース電圧ＶｓのＤＣ電圧として０．５Ｖを印加し、ゲート電圧ＶｇのＤＣ電圧を０．６Ｖとする。この測定の回路図が図３（１）に示されている。

図３（２）には、印加したドレイン・ソース間電圧（ＡＣ電圧）と、ドレイン電流Ｉｄとの関係についてのグラフが示されている。このグラフにおいて、横軸は、ドレイン・ソース間電圧の振幅｜Ｖｄｓ｜（単位：Ｖ）を表す。また、縦軸は、ドレイン電流の絶対値の値（単位：Ａ）を取っている。

このグラフにおいては、ドレイン電流の内、基本波、２次高調波、３次高調波のそれぞれの周波数成分における値の絶対値を表しており、どの程度高調波が発生しているかをグラフ上表している。

この図３（２）のグラフから理解されるように、｜Ｖｄｓ｜を大きくすることによって３次の高調波が効率良く発生している。ここで、２次の高調波も発生しているが、これはゲート容量Ｃｇｓ、Ｃｇｄによってドレイン・ソースからゲートに流れる電流の影響だと考えられる。このゲート容量Ｃｇｓ、Ｃｇｄが図３（１）に示されている。

しかし、このゲート容量Ｃｇｓ、Ｃｇｄによる２次高調波の値は、｜Ｖｄｓ｜をある程度大きくすれば３次高調波よりもはるかに小さくできるので、３逓倍器３８としての動作は十分に可能であると考える。

乗算器としての動作
このように、単独のＭＯＳＦＥＴを用いて３次高調波を発生させ、３逓倍器３８として動作させることができるが、このＭＯＳＦＥＴのゲートに正弦波をさらに印加した場合、ドレイン・ソース間電圧の３次高調波とゲート電圧を乗算したものがドレイン電流として現れることになる。

このような動作をさせることによって、単独のＭＯＳＦＥＴを用いて、３逓倍器３８及び乗算器４０の動作を行わせることが可能である。換言すれば、単独のＭＯＳＦＥＴだけで、ハーモニックミキサ３２を実現することができるのである。この様子が図４に示されている。この図４に示すように、ドレイン−ソース間電圧Ｖｄｓを３倍した信号と、ゲート電圧Ｖｇとを乗算した信号が、ドレイン電流Ｉｄとして得られる。

このドレイン電流Ｉｄによって周波数４分周器として動作するためには、ドレイン電流に存在する様々な高調波成分から最終的に得たい信号の基本波のみを取り出す必要がある。このため、ＬＣ共振回路により基本波以外のフィルタリングを行い、さらに負性コンダクタにより基本波を増幅する。このようなハーモニック周波数分周器１３０の回路図が図５に示されている。このハーモニック周波数分周器１３０は、７０ＧＨｚの入力信号を、４分周し、１７．５ＧＨｚの周波数の信号を出力するように設計されている。

この図において、ハーモニックミキサ３２は、これまで述べたように単独のＭＯＳＦＥＴ：Ｍ１から構成されている。また、上述したＬＣ共振回路は、インダクタンス４０と、バラクタダイオード４２とから構成される。ＭＯＳバラクタ４２は、可変キャパシタであり、印加するＶＣＴＲＬの電圧によって、容量が変化し、ＬＣ共振回路の共振周波数が変化する。図５に示す例においては、このＬＣ共振回路の共振周波数は、出力したい周波数である１７．５ＧＨｚである。ＬＣ共振回路は基本波（１７．５ＧＨｚ）以外の周波数の信号をフィルタリングする。また、負性コンダクタ（Ｍ２、Ｍ３から構成される）によって、この基本波を増幅する（図５）。

このようなハーモニック周波数分周器１３０は、ハーモニックインジェクションロックトディバイダー（ＨＩＬＤ）と呼ぶ。ゲート−ソース間電圧Ｖｇｓを、しきい値電圧Ｖｔｈより小さくすることで、動作カーブが、非線形領域を通過するように設定する。これによって、３次高調波（１７．５ × ３ ＝ ５２．５ＧＨｚ）を効率良く発生させている。

特性
以上、本実施の形態で説明したハーモニック周波数分周器１３０が分周動作を行うために最低限必要な入力電力と、動作周波数との関係を表すグラフが図６に示されている。

この図６において、入力電力の値はシグナルジェネレータから出力される値そのものであり、本回路の入力端のインピーダンスは高いので、ほとんどの電力は反射され回路内部にはほとんど電力は入力されていない。また、電源電圧は０．５Ｖであり、消費電力は２．７５ｍＷであった。図６から理解されるように、最小動作周波数は６２．９ＧＨｚ、最大動作周波数は７１．６ＧＨｚであり、この結果、周波数のロッキングレンジは、１２％となる。ＭＯＳバラクタ４２の制御電圧ＶＣＴＲＬを変化させることにより動作周波数は連続的に変化している。

比較
従来の注入同期型周波数分周器と、本実施の形態のハーモニック周波数分周器１３０との動作を比較する。従来の注入同期型周波数分周器は、従来用いられている周波数分周器の中では、高速動作・低消費電力が期待できる分周器である。

図７には、最大動作周波数（オペレーティングフリクェンシー：Operating Frequency）と、動作周波数範囲（ロッキングレンジ：Locking Range）との関係を示すグラフが示されている。横軸は、動作周波数（ＧＨｚ）を表し、縦軸は、ロッキングレンジ（％）を表す。

このグラフ中、菱形「Compound」は、従来の注入同期型周波数分周器で知られている各種の例を表す。また、黒い四角「ＣＭＯＳ」は、本実施の形態と同様にＣＭＯＳプロセスを用いて作製した分周器であって、知られている例を表す。特に、大きな黒い四角は、本実施の形態に係るハーモニック周波数分周器１３０を表す。

このグラフから明らかなように、本実施の形態のハーモニック周波数分周器１３０は従来の技術に係る注入同期型周波数分周器と比較して動作周波数範囲（ロッキングレンジ）が広く、且つ、高い動作周波数を実現している。

また、図８には、最大動作周波数（オペレーティングフリクェンシー：Operating Frequency）と、電力消費（パワーコンサンプション：Power Consumption）との関係を示すグラフが示されている。横軸は、動作周波数（ＧＨｚ）を表し、縦軸は、電力消費（ｍｗ）を表す。

このグラフ中、菱形「Compound」や、黒い四角「ＣＭＯＳ」は、図７と同様の意味である。大きな黒い四角は、本実施の形態に係るハーモニック周波数分周器１３０を表す。

このグラフから明らかなように、本実施の形態のハーモニック周波数分周器１３０は従来の技術に係る注入同期型周波数分周器、特に、砒化ガリウムを用いた最新の注入同期型周波数分周器と比較しても、ほぼ同じ動作周波数に対して１／３程度の消費電力を実現できていることが理解できる。

６０ＧＨｚ帯、７０ＧＨｚ帯のＰＬＬへの利用
さて、これまで説明してきたように、本実施の形態で提案した回路は、４分周回路であるので、６０ＧＨｚや７０ＧＨｚに用いた場合、その出力周波数は１５−１７．５ＧＨｚである。このように、出力信号が２０ＧＨｚ以下となるので、ＬＣ共振を利用しない周波数分周器でも動作可能な周波数帯の信号に変換することができる。

したがって、提案するハーモニック周波数分周器１３０は６０ＧＨｚ−７０ＧＨｚ帯のＰＬＬで用いられる周波数分周器として適していると言える。

まとめ
以上述べたように、本実施の形態によれば、６０ＧＨｚ−７０ＧＨｚ帯の周波数シンセサイザの実現に向けて、ＬＣ共振を利用した周波数分周器を縦続接続する必要が少なくなるハーモニック周波数分周器を提案した。

このようなハーモニック周波数分周器を実現するために、本実施の形態においては、単体のＭＯＳＦＥＴの動作について考察し、単体のＭＯＳＦＥＴを３次ハーモニックミキサとして利用することを提案した。

３次ハーモニックミキサを利用するため、本実施の形態の回路は、入力周波数を１／４にする周波数４分周器として動作する。

本願発明者らは、本実施の形態のハーモニック周波数分周器を、９０ｎｍ、７層メタルのＣＭＯＳプロセスで試作をし、実際に評価を行った。評価を行った結果、電源電圧０．５ Ｖ、消費電力２．７５ ｍＷのときに最大動作周波数７１．６ ＧＨｚ、最小動作周波数６２．９ ＧＨｚを実現した。

従来から提案されてきた他の注入同期型周波数分周器と動作周波数範囲・消費電力と最大動作周波数に関して比較を行った結果、他の注入同期型周波数分周器と比較して優れた値を示していることが確認された。

また、砒化ガリウムを用いた最新の注入同期型周波数分周器と比較しても、ほぼ同じ動作周波数に対して１／３程度の消費電力を実現できていることを確認した。

このように、本実施の形態で提案するハーモニック周波数分周器は６０ＧＨｚ−７０ＧＨｚ帯の周波数シンセサイザで用いられる周波数分周器として適していると言える。

ハーモニック周波数分周器（高調波周波数分周器）３０の構成ブロック図である。 ＭＯＳＦＥＴのＤＣ特性を測定するための測定回路図である。 ＭＯＳＦＥＴのＡＣ特性を測定するための測定回路図である。 単独のＭＯＳＦＥＴを用いて、３逓倍器及び乗算器の動作を行わせる回路図である。 実際のハーモニック周波数分周器の回路図である。 ハーモニック周波数分周器が分周動作を行うために最低限必要な入力電力と、動作周波数との関係を表すグラフである。 最大動作周波数と、動作周波数範囲との関係を示すグラフである。 最大動作周波数と、電力消費との関係を示すグラフである。 ＰＬＬを用いた典型的な高周波発振器のブロック図である。 ＬＣ共振回路を用いたプリスケーラーの例を説明する説明図である。

符号の説明

１０ 高周波発振器
１２ 可変分周器
１４ 位相検出器
１６ チャージポンプ
１８ ループフィルタ
２０ ＶＣＯ
２２ プリスケーラー
２２ａ、２２ｂ ２分周回路
２２ｃ ４分周回路
３０ ハーモニック周波数分周器
３２ ハーモニックミキサ
３４ 共振回路
３６ バッファ
３８ ３逓倍器
４０ 乗算器
１３０ ハーモニック周波数分周器

Claims (6)

1. 入力信号と、逓倍信号とを乗算する乗算器と、
   前記乗算器の出力信号から所定の周波数の信号を取り出し出力する共振回路と、
   前記共振回路の出力する出力信号をｎ逓倍し、前記逓倍信号を出力する逓倍器と、
   を含み、前記入力信号を１／（ｎ＋１）に分周した前記出力信号を得る周波数分周器において、
   前記逓倍器は、奇関数の伝達関数を有する素子に前記出力信号を印加し、奇数高調波を得て、奇数倍の逓倍を行うことを特徴とする周波数分周器。ここで、ここで前記ｎは２以上の整数である。
2. 請求項１記載の周波数分周器において、
   前記奇関数の伝達関数を有する素子は、ソース端子・ドレイン端子間に前記出力信号が印加されるトランジスタであって、前記出力信号の周波数をｎ逓倍したドレイン電流が流れるトランジスタであることを特徴とする周波数分周器。
3. 請求項２記載の周波数分周器において、
   前記逓倍器の前記トランジスタのゲート端子には前記入力信号が印加され、前記入力信号と前記出力信号とを乗算した値のドレイン電流が前記トランジスタに流れ、前記トランジスタは、前記逓倍器として動作すると共に、前記乗算器としても動作することを特徴とする周波数分周器。
4. 請求項３記載の周波数分周器において、
   前記トランジスタのゲート端子に印加される入力信号平均電位は、前記トランジスタのソース端子及びドレイン端子の平均電位よりＶｒボルト高く、前記Ｖｒボルトは、０ボルト以上、前記トランジスタのしきい値電圧Ｖｔｈ未満であることを特徴とする周波数分周器。
5. 請求項３記載の周波数分周器において、前記トランジスタは、ＭＯＳＦＥＴであることを特徴とする周波数分周器。
6. 請求項３記載の周波数分周器において、前記共振器は、
   前記トランジスタのソース端子とドレイン端子間に接続されるインダクタと、
   前記トランジスタのソース端子とドレイン端子間に接続されるキャパシタと、
   を含むことを特徴とする周波数分周器。
   
   

Images