CN113765481A - 数级倍频方法及注入锁定二倍频器电路 - Google Patents
数级倍频方法及注入锁定二倍频器电路 Download PDFInfo
- Publication number
- CN113765481A CN113765481A CN202110838506.XA CN202110838506A CN113765481A CN 113765481 A CN113765481 A CN 113765481A CN 202110838506 A CN202110838506 A CN 202110838506A CN 113765481 A CN113765481 A CN 113765481A
- Authority
- CN
- China
- Prior art keywords
- transistor
- frequency
- inductor
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 title claims abstract description 36
- 239000007924 injection Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000002955 isolation Methods 0.000 claims description 14
- 239000000872 buffer Substances 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Abstract
本发明公开了一种数级倍频方法及注入锁定二倍频器电路，其数级倍频方法，可用于实现高倍频比，实现毫米波频段的频率输出。其注入锁定二倍频器电路，适用于不同毫米波频段，具有高输出功率（大于0dBm），不仅延续了注入锁定倍频器低相位噪声、低功耗的优点，还可调节变容管阵列容值，拓宽注入锁定范围。本发明可用于信号源芯片中，输出目标高频谐波频率。
Description
技术领域
本发明属于毫米波集成电路设计的技术领域，涉及一种基于40nm CMOS工艺的数级倍频方法及注入锁定二倍频器电路。
背景技术
CMOS工艺的进步使得电路工作频率越来越高，甚至高于100GHz，而高频收发机的挑战之一是芯片上信号源的产生。在基频采用电压控制振荡器(VCO)会在相位噪声和频率调谐范围之间产生越来越严重的折衷，因为谐振器Q值会显著降低，而且缓冲放大器和VCO的器件会引入大量寄生。例如，在标准CMOS工艺中，最先进的超过100GHz的变容管调谐VCO的调谐范围仍小于3%，不足以覆盖想要的带宽。
目前最有效的解决方案为，利用较低频率的基波信号源产生低相位噪声的基波信号，再通过倍频器将基波信号倍频到目标高频。但是如何实现低相位噪声、高输出功率、宽调谐范围、高倍频比的倍频是一大难题。
将高性能的倍频器模块通过有效的数级倍频方法进行级联，可以实现高倍频比。倍频器根据其倍频原理可分为三类，分别为：注入锁定倍频器、自混频倍频器和谐波倍频器。注入锁定倍频器相比于谐波倍频器和自混频倍频器，有着更低的相位噪声。
发明内容
本发明的目的是提出一种基于40nm RFCMOS工艺技术的数级倍频方法及注入锁定二倍频器电路，可用于信号源芯片中，输出目标高频谐波频率。
实现本发明目的的具体技术方案是：
一种数级倍频方法，它包括：倍频器模块和输入输出隔离缓冲器模块，该方法以一个隔离缓冲器和一个倍频器为一个基础倍频单元，数个基础倍频单元连接，形成级联倍频电路；基波信号源将低频低相位噪声的信号输入到第一级倍频单元中，根据输入频率选择每一级倍频单元中倍频器的结构，再根据所需的总倍频比M，确定所需的倍频单元个数n和各倍频单元中倍频器的倍频比Nn；输出最终目标频率信号前，再经过一级隔离缓冲器，以隔离后级电路对级联倍频电路的干扰，使输出信号功率满足后级需求；其中，Nn为第n个倍频单元能实现的倍频比，M为N个倍频单元倍频比之积，即M=N1×N2×···×Nn。
一种注入锁定二倍频器电路，适用于10GHz至50GHz频段，具体形式为：第一晶体管M1的栅端连接第一输入基波信号VPf0，第二晶体管M2的栅端连接第二输入基波信号VNf0，第一晶体管M1和第二晶体管M2的漏端相连并连接第三晶体管M3的栅端、变容管阵列A的一端、第一电感L1的一端和第一输出二倍频信号VP2f0；第三晶体管M3的漏端、第四晶体管M4的漏端和第五晶体管M5的漏端相连并连接变容管阵列A的另一端、第一电感L1的另一端和第二输出二倍频信号VN2f0；第一晶体管M1的源端、第二晶体管M2的源端、第三晶体管M3的源端、第四晶体管M4的源端、第五晶体管M5的源端、第四晶体管M4的栅端和第五晶体管M5的栅端相连并连接第一电阻R1的一端，第一电阻R1的另一端接地；第一电感L1的中心抽头接电源电压。
另一种注入锁定二倍频器电路，适用于50GHz至150GHz频段，具体形式为：第六晶体管M6的栅端连接第一输入基波信号VPf0，第七晶体管M7的栅端连接第二输入基波信号VNf0，第六晶体管M6和第七晶体管M7的漏端相连并连接第八晶体管M8的栅端、变容管阵列B的一端、第二电感L2的一端和第一输出二倍频信号VP2f0；第八晶体管M8的漏端、第九晶体管M9的漏端和第十晶体管M10的漏端相连并连接变容管阵列B的另一端、第三电感L3的一端和第二输出二倍频信号VN2f0；第六晶体管M6的源端、第七晶体管M7的源端、第八晶体管M8的源端、第九晶体管M9的源端、第十晶体管M10的源端、第九晶体管M9的栅端和第十晶体管M10的栅端相连，连接第二电阻R2的一端，第二电阻R2的另一端接地；第二电感L2的另一端和第三电感L3的另一端相连并连接第四电感L4的一端和第一电容C1的一端，第四电感L4的另一端接电源电压，第一电容C1的另一端接地。
所述的适用于10GHz至50GHz频段的注入锁定二倍频器电路，连接输入基波信号的第一晶体管M1和第二晶体管M2为注入管，栅端输入的基波信号在共模点抵消，共漏端和共源端产生偶次谐波，偶次谐波中的二次谐波通过第三晶体管M3管进行下混频，第一电感L1和变容管阵列A构成的谐振腔选频网络对下混频后的信号进行放大，放大后的信号反馈到第三晶体管M3的栅端构成反馈环路，第三晶体管M3提供足够的负阻以维持振荡；变容管阵列A的整体容值能够改变，根据所需要的锁定范围调整变容管阵列A的整体容值变化范围，获得宽锁定范围。
所述的适用于50GHz至150GHz频段的注入锁定二倍频器电路，第二电感L2、第三电感L3、第四电感L4和变容管阵列B构成LC谐振腔，LC谐振腔和第八晶体管M8构成皮尔斯振荡器结构，第六晶体管M6和第七晶体管M7漏端和源端并联，栅端注入差分信号，得益于振荡器的正反馈，输出波形的摆幅至少0dBm，利用变容管阵列B的可变容值，能调节LC谐振腔的谐振点，调节自振频率，进一步拓宽锁定范围；虽然理论上第八晶体管M8的栅端电压和漏端电流应该是180°相位差，但实际上在频率大于50GHz时，相位差不是180°，共模点处的第一电容C1抑制了第二电感L2和第三电感L3相接处的共模信号。
本发明的优点在于：
1）数级倍频方法可用于实现不同倍频比
根据不同需求可以设计相应的倍频比，一个隔离缓冲器和一个倍频器为一个基础倍频单元，再根据所需的倍频比（M），确定所需的倍频单元个数（n）及各单元倍频比Nn。其中，Nn为第n个倍频单元能实现的倍频比，M为N个倍频单元倍频比之积。隔离缓冲器模块必须有高隔离度，其增益也需要满足下一级倍频器对输入信号的功率要求。
2）两种注入锁定二倍频器结构用于不同频段
本发明设计了两种用于不同频段的注入锁定二倍频器结构，一种适用于10GHz至50GHz频段，变容管阵列与一差分电感构成LC谐振腔，通过调节谐振点，可以拓宽注入锁定范围，借助于正反馈可以获得高输出功率，输出二倍频的相位噪声在锁定范围内跟随注入信号（比基波差20log2=6dB）；一种适用于50GHz至150GHz频段，使用两个相同感值的单端电感和一接电源电压的扼流圈电感与变容管阵列构成LC谐振腔，通过调节谐振点，可以拓宽注入锁定范围，两个单端电感的共模点有一接地的电容，校正差分信号的差分性，此结构同样可以获得高输出功率和低相噪恶化值（6dB）。提出的注入锁定二倍频器结构可以采用所述数级倍频方法实现更高的倍频比。
附图说明
图1为本发明数级倍频方法示意图；
图2为本发明适用于50GHz以下频段的注入锁定二倍频器电路结构；
图3为本发明适用于50GHz以上频段的注入锁定二倍频器电路结构；
图4为本发明实施例的四倍频电路图。
具体实施方式
以下结合附图及实施例对本发明进行详细描述。
参阅图1，本发明的数级倍频方法，包括倍频器模块和输入输出隔离缓冲器模块，该方法以一个隔离缓冲器和一个倍频器为一个基础倍频单元，数个基础倍频单元连接，形成级联倍频电路；基波信号源将低频低相位噪声的信号输入到第一级倍频单元中，根据输入频率选择每一级倍频单元中倍频器的结构，再根据所需的总倍频比M，确定所需的倍频单元个数n和各倍频单元中倍频器的倍频比Nn；输出最终目标频率信号前，再经过一级隔离缓冲器，以隔离后级电路对级联倍频电路的干扰，使输出信号功率满足后级需求；其中，Nn为第n个倍频单元能实现的倍频比，M为N个倍频单元倍频比之积，即M=N1×N2×···×Nn。
参阅图2，适用于50GHz以下频段的注入锁定二倍频器电路结构，第一晶体管M1的栅端连接第一输入基波信号VPf0，第二晶体管M2的栅端连接第二输入基波信号VNf0，第一晶体管M1和第二晶体管M2的漏端相连，连接第三晶体管M3的栅端、变容管阵列A的一端、第一电感L1的一端和第一输出二倍频信号VP2f0；第三晶体管M3的漏端、第四晶体管M4的漏端和第五晶体管M5的漏端相连，连接变容管阵列A的另一端、第一电感L1的另一端和第二输出二倍频信号VN2f0；第一晶体管M1的源端、第二晶体管M2的源端、第三晶体管M3的源端、第四晶体管M4的源端、第五晶体管M5的源端、第四晶体管M4的栅端和第五晶体管M5的栅端相连，连接第一电阻R1的一端，第一电阻R1的另一端接地，第一电感L1的中心抽头接电源电压。设计时先设计第一电感L1，对应Q值在目标频段要尽量高，确定第一电感L1感值，再根据所需调谐范围，利用公式
，确定变容管阵列A中变容管的尺寸。
参阅图3，适用于50GHz至150GHz频段，第六晶体管M6的栅端连接第一输入基波信号VPf0，第七晶体管M7的栅端连接第二输入基波信号VNf0，第六晶体管M6和第七晶体管M7的漏端相连并连接第八晶体管M8的栅端、变容管阵列B的一端、第二电感L2的一端和第一输出二倍频信号VP2f0；第八晶体管M8的漏端、第九晶体管M9的漏端和第十晶体管M10的漏端相连并连接变容管阵列B的另一端、第三电感L3的一端和第二输出二倍频信号VN2f0；第六晶体管M6的源端、第七晶体管M7的源端、第八晶体管M8的源端、第九晶体管M9的源端、第十晶体管M10的源端、第九晶体管M9的栅端和第十晶体管M10的栅端相连，连接第二电阻R2的一端，第二电阻R2的另一端接地；第二电感L2的另一端和第三电感L3的另一端相连并连接第四电感L4的一端和第一电容C1的一端，第四电感L4的另一端接电源电压，第一电容C1的另一端接地。第一电容C1要与第二电感L2、第三电感L3串联谐振在注入的基波频率。
实施例
参阅图4，采用本发明提出的数级倍频实现方法和两种注入锁定倍频器电路实现了四倍频信号输出。根据所需的总倍频比M=4，确定所需的倍频单元个数n=2，每个倍频单元中倍频器的倍频比Nn=2；输入差分基波信号（13~18GHz）先经过一级输入隔离缓冲器进行选频放大，输出第一级注入锁定二倍频器所需的注入信号功率；基波信号注入到第一级注入锁定二倍频器中，第一级注入锁定二倍频器采用图2所述的适用于50GHz以下频段的注入锁定二倍频器电路结构，第一级注入锁定二倍频器输出二倍频信号（26~36GHz）；二倍频信号再经过一级输入隔离缓冲器进行选频放大，输出第二级注入锁定二倍频器所需的注入信号功率，第二级注入锁定二倍频器采用图3所述的适用于50GHz以上频段的注入锁定二倍频器电路结构，第二级注入锁定二倍频器输出四倍频信号（52~72GHz）；四倍频信号再经过一级隔离缓冲器进行选频放大，输出后级电路所需目标频率信号。所用的隔离缓冲器均采用高隔离度共源共栅结构，保护核心倍频器电路。
Claims (5)
1.一种数级倍频方法，其特征在于，它包括：倍频器模块和输入输出隔离缓冲器模块，该方法以一个隔离缓冲器和一个倍频器为一个基础倍频单元，数个基础倍频单元连接，形成级联倍频电路；基波信号源将低频低相位噪声的信号输入到第一级倍频单元中，根据输入频率选择每一级倍频单元中倍频器的结构，再根据所需的总倍频比M，确定所需的倍频单元个数n和各倍频单元中倍频器的倍频比Nn；输出最终目标频率信号前，再经过一级隔离缓冲器，以隔离后级电路对级联倍频电路的干扰，使输出信号功率满足后级需求；其中，Nn为第n个倍频单元能实现的倍频比，M为N个倍频单元倍频比之积，即M=N1×N2×···×Nn。
2.一种注入锁定二倍频器电路，其特征在于，适用于10GHz至50GHz频段，具体形式为：第一晶体管M1的栅端连接第一输入基波信号VPf0，第二晶体管M2的栅端连接第二输入基波信号VNf0，第一晶体管M1和第二晶体管M2的漏端相连并连接第三晶体管M3的栅端、变容管阵列A的一端、第一电感L1的一端和第一输出二倍频信号VP2f0；第三晶体管M3的漏端、第四晶体管M4的漏端和第五晶体管M5的漏端相连并连接变容管阵列A的另一端、第一电感L1的另一端和第二输出二倍频信号VN2f0；第一晶体管M1的源端、第二晶体管M2的源端、第三晶体管M3的源端、第四晶体管M4的源端、第五晶体管M5的源端、第四晶体管M4的栅端和第五晶体管M5的栅端相连并连接第一电阻R1的一端，第一电阻R1的另一端接地；第一电感L1的中心抽头接电源电压。
3.一种注入锁定二倍频器电路，其特征在于，适用于50GHz至150GHz频段，具体形式为：第六晶体管M6的栅端连接第一输入基波信号VPf0，第七晶体管M7的栅端连接第二输入基波信号VNf0，第六晶体管M6和第七晶体管M7的漏端相连并连接第八晶体管M8的栅端、变容管阵列B的一端、第二电感L2的一端和第一输出二倍频信号VP2f0；第八晶体管M8的漏端、第九晶体管M9的漏端和第十晶体管M10的漏端相连并连接变容管阵列B的另一端、第三电感L3的一端和第二输出二倍频信号VN2f0；第六晶体管M6的源端、第七晶体管M7的源端、第八晶体管M8的源端、第九晶体管M9的源端、第十晶体管M10的源端、第九晶体管M9的栅端和第十晶体管M10的栅端相连，连接第二电阻R2的一端，第二电阻R2的另一端接地；第二电感L2的另一端和第三电感L3的另一端相连并连接第四电感L4的一端和第一电容C1的一端，第四电感L4的另一端接电源电压，第一电容C1的另一端接地。
4.根据权利要求2所述的注入锁定二倍频器电路，其特征在于，连接输入基波信号的第一晶体管M1和第二晶体管M2为注入管，栅端输入的基波信号在共模点抵消，共漏端和共源端产生偶次谐波，偶次谐波中的二次谐波通过第三晶体管M3管进行下混频，第一电感L1和变容管阵列A构成的谐振腔选频网络对下混频后的信号进行放大，放大后的信号反馈到第三晶体管M3的栅端构成反馈环路，第三晶体管M3提供足够的负阻以维持振荡；变容管阵列A的整体容值能够改变，根据所需要的锁定范围调整变容管阵列A的整体容值变化范围，获得宽锁定范围。
5.根据权利要求3所述的注入锁定二倍频器电路，其特征在于，第二电感L2、第三电感L3、第四电感L4和变容管阵列B构成LC谐振腔，LC谐振腔和第八晶体管M8构成皮尔斯振荡器结构，第六晶体管M6和第七晶体管M7漏端和源端并联，栅端注入差分信号，得益于振荡器的正反馈，输出波形的摆幅至少0dBm，利用变容管阵列B的可变容值，能调节LC谐振腔的谐振点，调节自振频率，进一步拓宽锁定范围；共模点处的第一电容C1抑制了第二电感L2和第三电感L3相接处的共模信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110838506.XA CN113765481A (zh) | 2021-07-23 | 2021-07-23 | 数级倍频方法及注入锁定二倍频器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110838506.XA CN113765481A (zh) | 2021-07-23 | 2021-07-23 | 数级倍频方法及注入锁定二倍频器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113765481A true CN113765481A (zh) | 2021-12-07 |
Family
ID=78787927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110838506.XA Pending CN113765481A (zh) | 2021-07-23 | 2021-07-23 | 数级倍频方法及注入锁定二倍频器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113765481A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116760366A (zh) * | 2023-08-24 | 2023-09-15 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104362A (zh) * | 2011-03-01 | 2011-06-22 | 北京大学 | 一种毫米波倍频器及级联倍频器 |
| CN102790593A (zh) * | 2012-08-08 | 2012-11-21 | 江苏物联网研究发展中心 | 一种电阻并联反馈式差分低噪声放大器 |
| CN203563009U (zh) * | 2013-11-27 | 2014-04-23 | 苏州贝克微电子有限公司 | 一种用于补偿非线性电容以尽量减小谐波失真的电路 |
-
2021
- 2021-07-23 CN CN202110838506.XA patent/CN113765481A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104362A (zh) * | 2011-03-01 | 2011-06-22 | 北京大学 | 一种毫米波倍频器及级联倍频器 |
| CN102790593A (zh) * | 2012-08-08 | 2012-11-21 | 江苏物联网研究发展中心 | 一种电阻并联反馈式差分低噪声放大器 |
| CN203563009U (zh) * | 2013-11-27 | 2014-04-23 | 苏州贝克微电子有限公司 | 一种用于补偿非线性电容以尽量减小谐波失真的电路 |
Non-Patent Citations (3)
| Title |
|---|
| ENRICO MONACO: "Injection-Locked CMOS Frequency Doublers for Wave and mm-Wave Applications", IEEE JOURNAL OF SOLID-STATE CIRCUITS, pages 1 - 10 * |
| FARYAL BAIG: "Active V-band Frequency Multiplier-by-4 Chain in SiGe HBT technology", 2020 IEEE ASIA-PACIFIC MICROWAVE CONFERENCE (APMC), pages 1 - 3 * |
| SEONG-KYUN KIM: "A W-Band Signal Generation Using N-Push Frequency Multipliers for Low Phase Noise", IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, pages 1 - 3 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116760366A (zh) * | 2023-08-24 | 2023-09-15 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
| CN116760366B (zh) * | 2023-08-24 | 2023-11-07 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Betancourt-Zamora et al. | 1-GHz and 2.8-GHz CMOS injection-locked ring oscillator prescalers | |
| US7961058B2 (en) | Frequency divider using an injection-locking-range enhancement technique | |
| US8493105B2 (en) | Injection-locked frequency divider | |
| CN102332915A (zh) | 一种具有宽锁定范围的次谐波注入锁定压控振荡器 | |
| CN109510597B (zh) | 一种宽带增强型注入锁定四倍频器 | |
| US8792845B2 (en) | Oscillator | |
| Yu et al. | A wideband CMOS frequency quadrupler with transformer-based tail feedback loop | |
| Yang et al. | A 20/40-GHz Dual-Band Voltage-Controlled Frequency Source in 0.13-$\mu {\hbox {m}} $ CMOS | |
| US8629708B2 (en) | High conversion gain high suppression balanced cascode frequency quadrupler | |
| CN113765481A (zh) | 数级倍频方法及注入锁定二倍频器电路 | |
| Hemel et al. | Design trends of LC-tank based CMOS ILFD for SHF and EHF transceiver applications | |
| US8198923B2 (en) | Harmonic suppression circuit, an injection-locked frequency divider circuit and associated methods | |
| Azizi Poor et al. | A low phase noise quadrature VCO using superharmonic injection, current reuse, and negative resistance techniques in CMOS technology | |
| CN111786672A (zh) | 一种变压器耦合开关电容阶梯电路 | |
| Verma et al. | A multiply-by-3 coupled-ring oscillator for low-power frequency synthesis | |
| Lin et al. | A 132.6-GHz phase-locked loop in 65 nm digital CMOS | |
| CN112653455A (zh) | 一种高频低功耗自混频毫米波压控振荡器 | |
| Gaoding et al. | A fully integrated sub-GHz inductor-less VCO with a frequency doubler | |
| JP2007208589A (ja) | 周波数分周器 | |
| Ghafoorzadeh-Yazdi | A design of a 15-GHz, voltage-controlled ring oscillator in 130-nm CMOS technology: optimizing central frequency and power dissipation | |
| CN117118365B (zh) | 一种基于级联相控的毫米波频率源阵列及无线输能设备 | |
| CN110729998B (zh) | 基于分布式注入与变压器的宽带注入锁定分频器 | |
| Yao et al. | A 300-GHz Injection-Locking Coupled Terahertz Voltage-Controlled Oscillator in 40-nm CMOS Process | |
| CN116886046B (zh) | 一种压控振荡电路 | |
| Zheng et al. | Quadrature Injection Locked Frequency Tripler with Wide Tuning Range and Low Quadrature Error for MM-Wave Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |