JP2021525480A - 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ - Google Patents
多重帯域ミリメートル波5g通信のための広帯域位相ロックループ Download PDFInfo
- Publication number
- JP2021525480A JP2021525480A JP2020566238A JP2020566238A JP2021525480A JP 2021525480 A JP2021525480 A JP 2021525480A JP 2020566238 A JP2020566238 A JP 2020566238A JP 2020566238 A JP2020566238 A JP 2020566238A JP 2021525480 A JP2021525480 A JP 2021525480A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- circuit
- signal
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title description 12
- 239000003990 capacitor Substances 0.000 claims description 43
- 238000010586 diagram Methods 0.000 abstract description 27
- 230000009977 dual effect Effects 0.000 description 26
- 238000004088 simulation Methods 0.000 description 16
- 238000004804 winding Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 108700003816 citrullinated- EBNA-2 protein (338-358) Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
- H01Q5/50—Feeding or matching arrangements for broad-band or multi-band operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
401 制御選択信号
403 基準クロック
404 ノード
405 第1VCO
407 第2VCO
409 制御論理
411 マルチプレクサ
413 フィードバックループ
3nd−order LPF 三次LPF
Modular Div モジュラー分配器
Modular Div モジュラー分配器
Claims (20)
- 位相ロックループ(PLL)回路であって、
第1周波数帯域内の第1周波数を有する第1信号を生成する第1電圧制御発振器(VCO)と、
第2周波数帯域内の第2周波数を有する第2信号を生成する第2VCOであって、前記第2周波数帯域は前記第1周波数帯域とは異なる周波数帯域である、第2VCOと、
前記第1VCO、前記第2VCO、及びフィードバックループに結合されたマルチプレクサと、
前記マルチプレクサを用いて前記第1VCO又は前記第2VCOの何れかを選択して、前記フィードバックループを用いて前記第1VCO又は前記第2VCOに関連付けられる信号をフィードバックする制御論理と、
前記第1VCO、前記第2VCO、及び前記フィードバックループに結合された位相周波数検出器であって、基準信号及び前記フィードバック信号を受信して前記基準信号及び前記フィードバック信号を用いて前記第1又は前記第2生成信号の周波数及び位相を追跡するよう構成される、位相周波数検出器と、
を備える位相ロックループ(PLL)回路。 - 前記位相ロックループ回路は、前記第1周波数を有する第1LO又は前記第2周波数を有する第2LOを生成し、前記第1周波数及び前記第2周波数が両方とも第1高調波である、請求項1に記載のPLL回路。
- 前記第1周波数範囲は約18.5GHzから26.5GHzであり、前記第2周波数範囲は約31.5GHzから41.5GHzである、請求項1に記載のPLL回路。
- 前記第1VCOと前記マルチプレクサの間に結合された第1電流モデル論理(CML)周波数分配器回路と、
前記第2VCOと前記マルチプレクサの間に結合された第2CML周波数分配器回路と、
を更に備える、請求項1に記載のPLL回路。 - 前記第1又は前記第2CML周波数分配器回路が、1/16周波数分配器である、請求項4に記載のPLL回路。
- 前記第1CMLと前記マルチプレクサの間に結合された第1デジタル周波数分配器回路と、
前記第2CMLと前記マルチプレクサの間に結合された第2デジタル周波数分配器回路と、
を更に備える、請求項4に記載のPLL回路。 - 前記第1又は前記第2デジタル周波数分配器回路は、1/16から1/63周波数分割で選択可能である、請求項6に記載のPLL回路。
- 前記位相周波数検出器と前記第1及び前記第2VCOの間に結合されたローパスフィルタを更に備え、前記ローパスフィルタが三次ローパスフィルタである、請求項1に記載のPLL回路。
- 前記三次ローパスフィルタは、3つの別個の共振周波数を有するパッシブ抵抗−コンデンサネットワークを含む、請求項8に記載のPLL回路。
- 前記制御論理は更に、前記第1VCO又は前記第2VCOのうちの選択されないものをディスエーブルにする、請求項1に記載のPLL回路。
- LO信号を生成する位相ロックループ回路を備えた無線周波数(RF)フロントエンド回路であって、
前記位相ロックループ回路は、
第1周波数帯域内の第1周波数を有する第1信号を生成する第1電圧制御発振器(VCO)と、
第2周波数帯域内の第2周波数を有する第2信号を生成する第2VCOであって、前記第2周波数帯域は前記第1周波数帯域とは異なる周波数帯域である、第2VCOと、
前記第1VCO、前記第2VCO、及びフィードバックループに結合されたマルチプレクサと、
前記マルチプレクサを用いて前記第1VCO又は前記第2VCOの何れかを選択して、前記フィードバックループを用いて前記第1VCO又は前記第2VCOに関連付けられる信号をフィードバックする制御論理と、
前記第1VCO、前記第2VCO、及び前記フィードバックループに結合された位相周波数検出器であって、基準信号及び前記フィードバック信号を受信して、前記基準信号及び前記フィードバック信号を用いて前記第1又は前記第2生成信号の周波数及び位相を追跡するよう構成される、位相周波数検出器と、
を備える、無線周波数(RF)フロントエンド回路。 - 前記位相ロックループ回路は、前記第1周波数を有する第1LO又は前記第2周波数を有する第2LOを生成し、前記第1周波数及び前記第2周波数が両方とも第1高調波である、請求項11に記載のRFフロントエンド回路。
- 前記第1周波数範囲は約18.5GHzから26.5GHzであり、前記第2周波数範囲は約31.5GHzから41.5GHzである、請求項11に記載のRFフロントエンド回路。
- 前記第1VCOと前記マルチプレクサの間に結合された第1電流モデル論理(CML)周波数分配器回路と、
前記第2VCOと前記マルチプレクサの間に結合された第2CML周波数分配器回路と、
を更に備える、請求項11に記載のRFフロントエンド回路。 - 前記第1又は前記第2CML周波数分配器回路が、1/16周波数分配器である、請求項14に記載のRFフロントエンド回路。
- 前記第1CMLと前記マルチプレクサの間に結合された第1デジタル周波数分配器回路と、
前記第2CMLと前記マルチプレクサの間に結合された第2デジタル周波数分配器回路と、
を更に備える、請求項14に記載のRFフロントエンド回路。 - 前記第1又は前記第2デジタル周波数分配器回路は、1/16から1/63周波数分割で選択可能である、請求項16に記載のRFフロントエンド回路。
- 前記位相周波数検出器と前記第1及び前記第2VCOの間に結合されたローパスフィルタを更に備え、前記ローパスフィルタが三次ローパスフィルタである、請求項11に記載のRFフロントエンド回路。
- 前記三次ローパスフィルタは、3つの別個の共振周波数を有するパッシブ抵抗−コンデンサネットワークを含む、請求項18に記載のRFフロントエンド回路。
- 前記制御論理は更に、前記第1VCO又は前記第2VCOのうちの選択されないものをディスエーブルにする、請求項11に記載のRFフロントエンド回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023026988A JP2023074508A (ja) | 2018-05-29 | 2023-02-24 | 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/992,066 US10447283B1 (en) | 2018-05-29 | 2018-05-29 | Broadband phase locked loop for multi-band millimeter-wave 5G communication |
US15/992,066 | 2018-05-29 | ||
PCT/US2019/033398 WO2019231771A1 (en) | 2018-05-29 | 2019-05-21 | Broadband phase locked loop for multi-band millimeter-wave 5g communication |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023026988A Division JP2023074508A (ja) | 2018-05-29 | 2023-02-24 | 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021525480A true JP2021525480A (ja) | 2021-09-24 |
JP7305680B2 JP7305680B2 (ja) | 2023-07-10 |
Family
ID=68165327
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020566238A Active JP7305680B2 (ja) | 2018-05-29 | 2019-05-21 | 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ |
JP2023026988A Abandoned JP2023074508A (ja) | 2018-05-29 | 2023-02-24 | 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023026988A Abandoned JP2023074508A (ja) | 2018-05-29 | 2023-02-24 | 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10447283B1 (ja) |
JP (2) | JP7305680B2 (ja) |
KR (1) | KR102503742B1 (ja) |
CN (1) | CN112514318A (ja) |
CA (1) | CA3106474C (ja) |
WO (1) | WO2019231771A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111262580A (zh) * | 2020-04-29 | 2020-06-09 | 杭州城芯科技有限公司 | 基于浮动电压域的低杂散相位-电流转化电路 |
US11689207B1 (en) * | 2022-03-14 | 2023-06-27 | Xilinx, Inc. | Wide frequency range voltage controlled oscillators |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969729A (ja) * | 1995-08-31 | 1997-03-11 | Nippon Hoso Kyokai <Nhk> | Pll回路を付加したfm変調器 |
JP2006148356A (ja) * | 2004-11-17 | 2006-06-08 | Sharp Corp | 発振器、集積回路、通信装置 |
JP2006157983A (ja) * | 2006-03-17 | 2006-06-15 | Renesas Technology Corp | 無線通信システム |
JP2007208589A (ja) * | 2006-02-01 | 2007-08-16 | Univ Of Tokyo | 周波数分周器 |
WO2008146433A1 (ja) * | 2007-05-30 | 2008-12-04 | Panasonic Corporation | スペクトラム拡散制御pll回路及びそのスタートアップ方法 |
JP2016219938A (ja) * | 2015-05-18 | 2016-12-22 | 富士通株式会社 | ロック検出回路、発振源回路および無線機器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1213840A1 (en) * | 2000-12-07 | 2002-06-12 | Nokia Corporation | Radio transceiver having a phase-locked loop circuit |
JP3800337B2 (ja) * | 2003-08-19 | 2006-07-26 | ソニー株式会社 | デジタル伝送システムおよびクロック再生装置 |
KR100699080B1 (ko) * | 2004-09-22 | 2007-03-23 | 지씨티 세미컨덕터 인코포레이티드 | 광대역 주파수 발진 장치 및 그 방법 |
KR100862230B1 (ko) * | 2006-12-29 | 2008-10-09 | 한국과학기술원 | 멀티-모듈러스 주파수 분주기 |
JP2011188077A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 位相同期回路及びその制御方法 |
US8818311B2 (en) * | 2012-12-21 | 2014-08-26 | Qualcomm Incorporated | Apparatus and method of harmonic selection for mixing with a received signal |
US9325491B2 (en) * | 2014-04-15 | 2016-04-26 | Triquint Semiconductor, Inc. | Clock generation circuit with dual phase-locked loops |
US9385769B2 (en) * | 2014-12-05 | 2016-07-05 | Xilinx, Inc. | Phase-locked loop with an adjustable output divider |
US10623008B2 (en) * | 2015-04-30 | 2020-04-14 | Xilinx, Inc. | Reconfigurable fractional-N frequency generation for a phase-locked loop |
US9438254B1 (en) * | 2015-05-21 | 2016-09-06 | Stmicroelectronics International N.V. | Charge pump circuit for a phase locked loop |
US10063366B2 (en) * | 2016-04-25 | 2018-08-28 | Qualcomm Incorporated | Fast frequency hopping phase locked loop |
-
2018
- 2018-05-29 US US15/992,066 patent/US10447283B1/en active Active
-
2019
- 2019-05-21 CA CA3106474A patent/CA3106474C/en active Active
- 2019-05-21 JP JP2020566238A patent/JP7305680B2/ja active Active
- 2019-05-21 KR KR1020207037011A patent/KR102503742B1/ko active IP Right Grant
- 2019-05-21 WO PCT/US2019/033398 patent/WO2019231771A1/en active Application Filing
- 2019-05-21 CN CN201980050443.2A patent/CN112514318A/zh active Pending
-
2023
- 2023-02-24 JP JP2023026988A patent/JP2023074508A/ja not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969729A (ja) * | 1995-08-31 | 1997-03-11 | Nippon Hoso Kyokai <Nhk> | Pll回路を付加したfm変調器 |
JP2006148356A (ja) * | 2004-11-17 | 2006-06-08 | Sharp Corp | 発振器、集積回路、通信装置 |
JP2007208589A (ja) * | 2006-02-01 | 2007-08-16 | Univ Of Tokyo | 周波数分周器 |
JP2006157983A (ja) * | 2006-03-17 | 2006-06-15 | Renesas Technology Corp | 無線通信システム |
WO2008146433A1 (ja) * | 2007-05-30 | 2008-12-04 | Panasonic Corporation | スペクトラム拡散制御pll回路及びそのスタートアップ方法 |
JP2016219938A (ja) * | 2015-05-18 | 2016-12-22 | 富士通株式会社 | ロック検出回路、発振源回路および無線機器 |
Also Published As
Publication number | Publication date |
---|---|
KR20210013175A (ko) | 2021-02-03 |
KR102503742B1 (ko) | 2023-02-23 |
WO2019231771A1 (en) | 2019-12-05 |
JP7305680B2 (ja) | 2023-07-10 |
CN112514318A (zh) | 2021-03-16 |
CA3106474A1 (en) | 2019-12-05 |
CA3106474C (en) | 2023-08-01 |
JP2023074508A (ja) | 2023-05-29 |
US10447283B1 (en) | 2019-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6249190B1 (en) | Differential oscillator | |
JP2023059872A (ja) | 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ用の二重電圧制御発振器回路 | |
US20070146088A1 (en) | Oscillation circuit and a semiconductor circuit device having the oscillation circuit | |
JP2023074508A (ja) | 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ | |
KR102435461B1 (ko) | Rf 통신들을 위한 오른쪽 및 왼쪽 송신 라인 스위치들을 활용하는 광대역 360 도 위상 시프터 | |
Lee et al. | A 28.5–32-GHz fast settling multichannel PLL synthesizer for 60-GHz WPAN radio | |
Krishnaswamy et al. | A variable-phase ring oscillator and PLL architecture for integrated phased array transceivers | |
KR102493910B1 (ko) | 임피던스 변환과 함께 메타 물질 송신 라인 개념을 활용하는 광대역 분산 차동 전력 증폭기 | |
CN110417364B (zh) | 功率放大器 | |
US7444122B2 (en) | Communications system with variable load and related method | |
CN110417432B (zh) | 射频前端集成电路装置和正交信号发生器电路 | |
Rohde et al. | Concurrent oscillators for multi-band multi-mode wireless communication systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20230224 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230224 |
|
C092 | Termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C092 Effective date: 20230417 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20230420 |
|
C12 | Written invitation by the commissioner to file intermediate amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C12 Effective date: 20230424 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230428 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20230515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7305680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |