JP2006148356A - 発振器、集積回路、通信装置 - Google Patents

発振器、集積回路、通信装置 Download PDF

Info

Publication number
JP2006148356A
JP2006148356A JP2004333593A JP2004333593A JP2006148356A JP 2006148356 A JP2006148356 A JP 2006148356A JP 2004333593 A JP2004333593 A JP 2004333593A JP 2004333593 A JP2004333593 A JP 2004333593A JP 2006148356 A JP2006148356 A JP 2006148356A
Authority
JP
Japan
Prior art keywords
frequency
vco
oscillator
ratio
limit value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004333593A
Other languages
English (en)
Other versions
JP3964426B2 (ja
JP2006148356A5 (ja
Inventor
Nobuyuki Ashida
伸之 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004333593A priority Critical patent/JP3964426B2/ja
Priority to US11/274,328 priority patent/US20060103474A1/en
Priority to CN2005101250433A priority patent/CN1777035B/zh
Publication of JP2006148356A publication Critical patent/JP2006148356A/ja
Publication of JP2006148356A5 publication Critical patent/JP2006148356A5/ja
Application granted granted Critical
Publication of JP3964426B2 publication Critical patent/JP3964426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0898Details of the current generators the source or sink current values being variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】 良好な位相ノイズを有しつつ回路面積を抑えた発振器(例えば、局部発振器)を提供する。
【解決手段】 制御電圧に応じてその発振周波数が下限値および上限値間で変化する電圧制御発振回路を複数有するとともにこの複数の電圧制御発振回路から任意の電圧制御発振回路を選択する選択手段を備えた発振器であって、2つ以上の上記電圧制御発振回路においては、上限値および下限値の差と、下限値および上限値の中間値との比率が互いに異なっている。
【選択図】 図1

Description

本発明は、連続した広い周波数範囲をカバーできる局部発振器(LO)、およびこれを用いた通信装置(例えば、衛星放送対応の受信機)に関する。
衛星放送、ケーブルテレビ、地上波テレビ放送などのテレビ放送では、広い周波数範囲が使用されている。例えば、衛星放送の屋内受信機では950MHzから2150MHz、ケーブルテレビ放送では、52MHzから864MHzが使用されている。したがって、これらの放送に対応した受信機に用いられる局部発振器には、広い周波数範囲で動作することが求められる。
また、これらの放送では、位相変調をともなうデジタル通信方式も採用されており、誤りの少ない通信を行うためには、局部発振器が良好な位相ノイズ特性をもつことが大変重要である。
このような局部発振器には、通常、インダクタおよび可変容量を含むLC発振回路を備えた電圧制御発振回路(VCO)をPLL(PhaseLocked Loop)によって制御する方式がとられる。
ここで、まず、PLL制御の局部発振器の一般的な構成を説明する。図7に示されるように、局部発振器101は、基準信号発振回路103と、VCO106と、PLL105とを備える。PLL105は、分周器107と、分周器108と、位相比較器109と、チャージポンプ110と、ループフィルタ112とを備える。
VCO106は、印加された電圧(制御用電圧)に応じた周波数の出力信号を発振する。
PLL107は、基準信号発振器103からの基準信号の周波数とVCO106からの出力信号の周波数とを比較し、差があれば、VCO106への印加電圧を制御して差をなくすというように(すなわち、VCO106発振→位相比較→VCO106への印加電圧制御→VCO106発振というループ状に)動作する。基準信号発振回路103は、例えば水晶発振回路であり、基準周波数の信号(基準信号)を発振する。分周比Rの分周器107は基準信号発振器103からの基準信号の周波数を1/Rに分周する。また、分周比Nの分周器108はVCO106からの出力信号の周波数を1/Nに分周する。位相比較器109は、基準信号の分周後の周波数とVCO106からの出力信号の分周後の周波数とを比較する。チャージポンプ110は、位相比較器109の比較結果に差がある場合に、その差(位相誤差)に対応するような値の電流(平均直流電流)をループフィルタ112に出力する。ループフィルタ112では、チャージポンプ110からの出力電流とそのインピーダンスとからVCO106への制御用電圧が生成される。このフィードバックループの働きにより、PLLの定常状態におけるVCO106の発振周波数fは、f=(N/R)×基準周波数となる。
ここで、VCO106を複数設け(例えば、106a〜106c)、互いに可変周波数範囲をずらしておけば、広い周波数領域(例えば、890〔MHz〕〜2210〔MHz〕)をカバーする局部発振器101を構成することができる。
次に、PLLを用いた局部発振器の位相ノイズについて説明する。局部発振器においては、PLLのループゲインが0dBとなる周波数帯域(ループ帯域)内ではPLL帯域内ノイズが支配的であり、ループ帯域外ではVCOのノイズが支配的である。実際には、図8に示すように、ループ帯域の端(ループゲインが0dBとなる周波数fr)を高い周波数に設定した場合、ループ帯域内でのノイズは抑えられる一方、帯域外のノイズは増える。逆に、ループ帯域の端(ループゲインが0dBとなる周波数fr)を低い周波数に設定した場合は、ループ帯域内でのノイズが増す一方、帯域外のノイズの増加は小さい。
したがって、局部発振器において良好な位相ノイズを得るためには、VCOの位相ノイズが良好であることと、PLLのループ帯域を適切に設定することが大切である。
特許文献1には、集積回路に複数のVCOすべてを同一プロセスにて作り込むことによって、すべてのVCOについて可変周波数範囲のばらつきを同一方向にし、各VCOの周波数可変範囲同士が連続するように設定する構成が開示されている。この従来の構成によれば、VCOの個数を必要以上に増やすことなく、広い周波数範囲で動作する局部発振器を構成することができる。
特開2003−110425公報(公開日:平成15年4月11日)
しかしながら、上記従来の構成では、回路面積や製造コストを抑えるためにVCO6の個数を最小限するとともに、可変周波数範囲のばらつきを同一方向にして各VCO6の周波数可変範囲同士を連続させるために各VCOの周波数の変化比率(可変周波数の上限値および下限値の差と、当該下限値および当該上限値の中間値との比率)を各VCO6で一定値としている。この一例を図9に示す。同図に示されるように、VCO106aの可変周波数範囲は、下限値が890〔MHz〕、上限値が1200〔MHz〕、中間値が1045〔MHz〕、可変周波数の変化比率は0.3である。また、VCO106bの可変周波数範囲は、下限値が1200〔MHz〕、上限値が1630〔MHz〕、中間値が1415〔MHz〕、可変周波数の変化比率は0.3である。また、VCO106cの可変周波数範囲は、下限値が1630〔MHz〕、上限値が2210〔MHz〕、中間値が1920〔MHz〕、可変周波数の変化比率は0.3である。このように、局部発振器101においては、各VCO間における可変周波数の変化比率が一定となっている。
この場合、各VCOがカバーすべき周波数範囲が広くなり、とりわけ高周波数側に対応するVCO106cにおいては、制御電圧の変動幅に対する発振周波数変動の幅が非常に大きくなり、加えて回路素子の周波数特性により大きな発振振幅が得にくいため、位相ノイズ特性が著しく悪化する。
一方、これを回避すべく、VCOの個数を増やして各VCOの発振周波数の周波数変化比率を小さくすると、回路規模や製造コストが増大する。すなわち、VCOを個別部品で構成した場合には、部品点数や実装面積が増加し、製造コストも増加する。また、VCOを半導体に集積した場合には、スパイラルインダクタや可変容量といった占有面積の大きな受動素子の素子数が増えるため、チップ面積の増大や製造コストの増大を招来してしまう。
本発明は上記課題に鑑みてなされたものであり、その目的は、良好な位相ノイズを有しつつ回路面積を抑えた発振器(例えば、局部発振器LO)を提供する点にある。
上記の課題を解決するため、本発明の発振器は、制御電圧に応じてその発振周波数が下限値および上限値間で変化する電圧制御発振回路を複数有するとともにこの複数の電圧制御発振回路から任意の電圧制御発振回路を選択する選択手段を備えた発振器であって、2つ以上の上記電圧制御発振回路について、上限値および下限値の差と、下限値および上限値の中間値との比率(例えば、上限値と下限値との差の、下限値および上限値の中間値に対する比)が互いに異なっていることを特徴としている。
本発振器においては、例えば各電圧制御発振回路間で可変周波数範囲を相異させておくことで所望周波数に合致した電圧制御発振回路を選択でき、広い周波数範囲への対応が可能となっている。
上記構成によれば、2つ以上の上記電圧制御発振回路について、上限値および下限値の差と、下限値および上限値の中間値との比率が互いに異なっている。すなわち、各電圧制御発振回路のカバーする周波数範囲に応じて、その比率(可変周波数の上限値および下限値の差と、当該下限値および上限値の中間値との比率)を変える(任意に設定する)ことが可能である。
これにより、良好な位相ノイズ特性の得にくい周波数範囲をカバーする電圧制御発振回路の上記比率を小さくする一方、良好な位相ノイズ特性の得やすい周波数範囲をカバーする電圧制御発振回路の上記比率を大きく設定することで、位相ノイズ特性の良好な発振器を回路面積や製造コストを抑制しつつ構成することができる。
また、本発振器においては、下限値の高い電圧制御発振回路ほど上記比率(上限値と下限値との差の、下限値および上限値の中間値に対する比率)が小さく設定されていることが好ましい。
上記構成によれば、良好な位相ノイズ特性の得にくい高周波数範囲をカバーする電圧制御発振回路の位相ノイズを改善することができる。また、良好な位相ノイズ特性の得やすい低周波数範囲をカバーする電圧制御発振回路の上記比率を高く設定することで、対応周波数の広範囲化を図ることが可能である。これにより、発振器全体において、広い周波数範囲への対応を可能としつつ、良好な位相ノイズ特性を実現することができる。
また、本発振器においては、PLLを構成する出力電流値が可変なチャージポンプと、選択された電圧制御発振回路に応じて該チャージポンプの出力電流値を切り替える出力電流値切り替え手段とを備えることが好ましい。
上記構成によれば、各電圧制御発振回路の上記比率に応じてチャージポンプの出力電流値を切り替えることで、PLLのループゲインを最適値に設定することができる。これにより、発振器全体として良好な位相ノイズを得ることができる。
また、本発振器においては、上記出力電流値切り替え手段は、上記比率(上下限値の差の、上下限値の中間値に対する比率)が小さい電圧制御発振回路ほど大きな出力電流値に切り替えることが好ましい。
上記構成によれば、複数ある電圧制御発振回路のいずれを選択した場合においても、PLLのループゲインを一定に保つことができ、発振器全体として良好な位相ノイズを得ることができる。
また、本発振器においては、選択された電圧制御発振回路とチャージポンプの出力電流値との関係が記憶された記憶部を備えることが好ましい。
上記構成によれば、電圧制御発振回路の選択とチャージポンプの出力電流値の設定とを別々に行う必要がない。すなわち、電圧制御発振回路やPLLに対する設定回路を追加しなくて済む。これにより、チャージポンプの出力電流値を切り替える機能を搭載しつつ、回路面積や製造コストを抑制することができる。
また、本発振器においては、PLLを構成する分周比(整数)が可変な分周器と、選択された電圧制御発振回路に応じて該分周器の分周比を切り替える分周比切り替え手段とを備えることが好ましい。なお、分周器は、入力信号の周波数を分周比分の一に分周する。
上記構成によれば、各電圧制御発振回路の上記比率に応じて分周器の分周比を切り替え、比較周波数を変化させる(切り替える)ことで、PLLのループゲインを最適値に設定することができる。これにより、発振器全体として良好な位相ノイズを得ることができる。
また、本発振器においては、上記分周比切り替え手段は、上記比率(上下限値の差の、上下限値の中間値に対する比率)が小さい電圧制御発振回路ほど小さな分周比に切り替える(すなわち、高い比較周波数に切り替える)ことが好ましい。
上記構成によれば、複数ある電圧制御発振回路のいずれを選択した場合においても、PLLのループゲインを一定に保つことができ、発振器全体として良好な位相ノイズを得ることができる。
また、本発振器においては、選択された電圧制御発振回路と分周器の分周比との関係が記憶された記憶部を備えることが好ましい。
上記構成によれば、電圧制御発振回路の選択と分周器の分周比の設定とを別々に行う必要がない。すなわち、電圧制御発振回路やPLLに対する設定回路を追加しなくて済む。これにより、分周器の分周比を切り替える機能を搭載しつつ、回路面積や製造コストを抑制することができる。
また、本発明の集積回路は、上記発振器が形成されていることを特徴としている。このように、上記発振器を集積回路に作り込むことで、発振器のさらなる小型化が可能となる。
また、本発明の通信装置は、上記発振器が用いられていることを特徴としている。
以上のように、本発明によれば、製造コストやその回路面積を徒に増加させることなく、広い周波数範囲をカバーしつつ良好な位相ノイズ特性を有する発振器(例えば、局部発振器)を得ることができる。
本発明に係る局部発振器(発振器)の実施形態お具体例を図1〜図6に基づいて説明すれば以下のとおりである。なお、本実施形態では、890〔MHz〕〜2210〔MHz〕を3つのVCO(電圧制御発振回路)でカバーする場合を例に挙げて説明する。なお、発振周波数の絶対的あるいは相対的なばらつきに対して周波数が途切れないように、実際には周波数の上限や下限につき各VCO間でオーバーラップを設計することが好ましいが、以下では説明簡略化のために、これ点を考慮(記載)していない。
〔実施の形態1〕
図2は、本実施の形態1に係る局部発振器1の構成を示すブロック図である。同図に示されるように、局部発振器1(発振器)は、3つのVCO6a〜6c(電圧制御発振回路)と、PLL5と、VCO選択回路18(選択手段)と、VCO出力選択回路19とを備える。PLL5は、基準信号発振器3と、分周器7と、分周器8と、位相比較器9と、チャージポンプ10と、ループフィルタ12とを備える。
各VCO(6a・6b・6c)は、印加される電圧(制御電圧)に応じて、下限値〜上限値まで(可変周波数範囲)の周波数の信号を発振する。ここで、各VCO(6a・6b・6c)の可変周波数範囲は互いに異なる(ずれている)。VCO選択回路18は、VCO選択信号を出することで、3個あるVCO6a〜6cのうち所望の周波数で発振するVCOだけを動作させるとともに他のVCOを停止させる。VCO出力選択回路19は、VCO選択信号を受けた(選択された)VCOからの信号のみをミキサ等の外部へ出力する。このように、局部発振器1においては、必要な周波数に応じてVCOが切り替えられるため、広い周波数範囲をカバーすることができる。
PLL5は、基準信号の周波数とVCO6の出力信号の周波数とに基づいて、VCO6への印加電圧を制御する。すなわち、PLL5は、VCO6が発振→位相比較→VCO6への印加電圧制御→VCO6が発振というループ状に動作を行う。
基準信号発振回路3は、例えば水晶発振回路であり、基準周波数の信号(基準信号)を発振する。分周器7は分周比がRであり、基準信号発振器3からの基準信号の周波数を1/Rに分周する。また、分周器8は分周比がNであり、VCO6からの出力信号の周波数を1/Nに分周する。位相比較器9は、基準信号の分周後の周波数とVCO6からの出力信号の分周後の周波数とを比較する。チャージポンプ10は、位相比較器9の比較結果に差がある場合に、その差(位相誤差)に対応するような値の電流(平均直流電流)をループフィルタ12に出力する。また、ループフィルタ12では、チャージポンプ10からの出力電流とそのインピーダンスとからVCO6への制御用電圧が生成される。このようなフィードバックループの働きによって、PLLの定常状態におけるVCO6の発振周波数fは、f=(N/R)×基準周波数となる。
図1に、本実施の形態における各VCOの可変周波数範囲およびその変化比率を示す。これは、異なる3つのVCO6a・6b・6cによって、890〔MHz〕から2210〔MHz〕の周波数範囲をカバーする場合の一設計例である。
図1に示されるように、本局部発振器1では、各VCO間における可変周波数の変化比率(上下限値の差(周波数変化幅)の、上下限値の中間値(中心周波数)に対する比)が互いに異なっている。すなわち、VCO6aの可変周波数範囲は、下限値が890〔MHz〕、上限値が1340〔MHz〕、中間値が1115〔MHz〕、可変周波数の変化比率は0.4である。また、VCO6bの可変周波数範囲は、下限値が1340〔MHz〕、上限値が1810〔MHz〕、中間値が1575〔MHz〕、可変周波数の変化比率は0.3である。また、VCO6cの可変周波数範囲は、下限値が1810〔MHz〕、上限値が2210〔MHz〕、中間値が2010〔MHz〕、可変周波数の変化比率は0.2である。
なお、上記のとおり、図9に示す従来の構成では、可変周波数の変化比率が、各VCOで一定(同一)の0.3となっている。
ここで、本実施の形態と従来とで各VCOの位相ノイズを比較した場合、下限値周波数が最も高いVCO6c(可変周波数範囲の変化率0.2)とVCO106c(可変周波数範囲の変化率0.3)とを比較すると、可変周波数範囲の変化率の相異により本実施の形態におけるVCO6aの方が良好な位相ノイズが得られることがわかった。一方、下限値周波数が最も低いVCO6a(可変周波数範囲の変化率0.4)とVCO106a(可変周波数範囲の変化率0.3)とを比較すると、従来のVCO106aの方が良好な位相ノイズが得られる。しかしながら、本局部発振器1では、3つのVCO中で位相ノイズの状態が最も悪いVCO6c(106c)の位相ノイズを大幅に改善できるため、局部発振器全体としての位相ノイズを従来の構成(可変周波数範囲の変化比率を一定にした場合、図9参照)より向上させることができる。
もっとも、下限値周波数が最も低いVCO6aの位相ノイズの影響を最小限にするため、局部発振器全体としての位相ノイズ特性を最大限向上させうるように各VCO(VCO6a・6b・6c)の可変周波数範囲およびその変化比率を設定することが好ましい。
〔実施の形態2〕
図3は、本実施の形態2に係る局部発振器11の構成を示すブロック図である。同図に示されるように、局部発振器11は、3つのVCO6a〜6cと、PLL15と、VCO選択回路8と、VCO出力選択回路9と、チャージポンプ電流値選択回路20(出力切り替え手段)とを備える。PLL15は、基準信号発振器3と、分周器7と、分周器8と、位相比較器9と、電流値切り替えチャージポンプ30と、ループフィルタ12とを備える。
本実施の形態に係る局部発振器11では、チャージポンプ電流値選択回路20と、PLL15に出力電流値を切り替えることができる電流値切り替えチャージポンプ30とを備える。その他の構成は実施の形態1と同様である。
チャージポンプ電流値選択回路20は、VCO出力選択回路9からのVCO選択信号を受けて各VCOに対応した出力電流値を決定し、電流値切り替えチャージポンプ30の出力電流値を設定する。図4に、各VCOの可変周波数範囲に対応したチャージポンプ30の出力電流値の一設計例を示す。同図に示されるように、VCO6aの可変周波数範囲は、下限値が890〔MHz〕、上限値が1340〔MHz〕、可変周波数の変化比率が0.4、チャージポンプ30の出力電流値は0.9〔mA〕である。また、VCO6bの可変周波数範囲は、下限値が1340〔MHz〕、上限値が1810〔MHz〕、可変周波数の変化比率が0.3、チャージポンプ30の出力電流値は1.2〔mA〕である。また、VCO6cの可変周波数範囲は、下限値が1810〔MHz〕、上限値が2210〔MHz〕、可変周波数の変化比率が0.2、チャージポンプ30の出力電流値は1.8〔mA〕である。
このように、可変周波数の変化比率とチャージポンプ30の出力電流値との積を各VCO6において一定にしておけば、いずれのVCO6が選択された場合でも、同一のループフィルタでPLLループゲインを一定に保つことができる。
なお、選択されたVCOとチャージポンプの出力電流値との関係が記憶された記憶部(図示せず)を局部発振器11内部あるいは外部に設けておき、チャージポンプ電流値選択回路20は、VCO選択信号を受けて上記記憶部にアクセスし、チャージポンプ30の出力電流値を設定するといった構成も可能である。
さらに、このPLL15のループゲインを局部発振器11の位相ノイズ特性が最良になるように設計しておけば、いずれのVCOが選択された場合でも、良好な位相ノイズ特性が得られる。
なお、出力電流値の切り替え可能なチャージポンプ30は、例えば、基準電流源(図示せず)からカレントミラー回路で電流を取り出すチャージポンプにおいて、出力に接続するカレントミラーの並列数を変えることで容易に実現できる。また、チャージポンプ電流値選択回路20は、VCO選択信号を入力とする組み合わせ回路で容易に実現できる。
〔実施の形態3〕
図5は、本実施の形態3に係る局部発振器21の構成を示すブロック図である。同図に示されるように、局部発振器21は、3つのVCO6a〜6cと、PLL25と、VCO選択回路18と、VCO出力選択回路19と、比較周波数選択回路40(分周比切り替え手段)とを備える。PLL25は、基準信号発振器3と、分周比可変分周器17と、分周器8と、位相比較器9と、チャージポンプ10と、ループフィルタ12とを備える。
本実施の形態に係る局部発振器21では、比較周波数選択回路40と、PLL25に分周比を切り替えることができる分周比可変分周器17とを備える。その他の構成は実施の形態1と同様である。
比較周波数選択回路40は、VCO選択信号を受け、選択されたVCOに応じた比較周波数(基準信号を分周した後の周波数)を決定し、決定された比較周波数を出力するように、分周比可変分周器17の分周比を設定する。図6に、各VCOの可変周波数範囲に対応した比較周波数の一設計例を示す。同図に示されるように、VCO6aの可変周波数範囲は、下限値が890〔MHz〕、上限値が1340〔MHz〕、可変周波数の変化比率が0.4、比較周波数は0.75〔MHz〕である。また、VCO6bの可変周波数範囲は、下限値が1340〔MHz〕、上限値が1810〔MHz〕、可変周波数の変化比率が0.3、比較周波数は1.0〔MHz〕である。また、VCO6cの可変周波数範囲は、下限値が1810〔MHz〕、上限値が2210〔MHz〕、可変周波数の変化比率が0.2、比較周波数は1.5〔MHz〕である。
このように、可変周波数の変化比率と比較周波数との積を、すべてのVCOにおいて一定(同一)にしておけば、いずれのVCOが選択された場合でも、同一のループフィルタにおけるPLLのループゲインを一定に保つことができる。
さらに、このPLLのループゲインを局部発振器21の位相ノイズ特性が最良になるように設計しておけば、いずれのVCOが選択された場合でも、良好な位相ノイズ特性が得られる。
なお、選択されたVCOと比較周波数(対応する分周比)との対応関係が記憶された記憶部(図示せず)を局部発振器21内部あるいは外部に設けておき、比較周波数選択回路40は、VCO選択信号を受けて上記記憶部にアクセスし、分周比可変分周器17の分周比を設定するといった構成も可能である。
また、分周比可変分周器17は、分周器をフリップフロップ搭載のカウンタ回路とし、そのカウント数を変える構成とすることで容易に実現することができる。
比較周波数選択回路40は、VCO選択信号を入力とする組み合わせ回路で容易に実現できる。なお、PLLで設定できる発振周波数は、比較周波数の整数倍に限られるので、必要な周波数に応じて比較周波数を適切な値に設定することが求められる。
また、第2および第3の実施の形態を別々に説明しているが、必要に応じて両者を組み合わせた構成にすることも可能である。すなわち、チャージポンプの出力電流値と比較周波数とを組み合わせれば、より柔軟にループゲインを最適化でき、良好な位相ノイズ特性を得ることができる。
また、各実施の形態にかかる局部発振器(1・11・21)を半導体に集積回路化することもできる。この場合、個別部品で構成するより小型化、低コスト化が実現できる。さらに、集積回路上では、Q値の高い受動素子の作成が困難であり、良好な位相ノイズが得にくいため、本発明によって得られる効果は大きい。
なお、ここまでVCO6の個数や可変周波数の変化比率を、具体的な数値を挙げて説明してきたが、これらの数値に限定されないことはいうまでもない。可変周波数範囲(その変化比率)に対する各VCO6の位相ノイズ特性を、実験的あるいは解析的に求めることにより、最小限のVCOの個数で必要な周波数範囲において最良の位相ノイズ特性が得られるように、VCOの個数、各VCOへの可変周波数範囲の配分(各VCOの変化比率の設定)、チャージポンプの出力電流値および比較周波数等を最適化することが望ましい。
以上のように、本局部発振器(1・11・21)は、互いに可変周波数範囲がずれた複数のVCO(6a〜6c)を有し、各VCOについて、可変周波数における上下限値の差の、上下限値の中間値に対する比が互いに異なっている。
したがって、各VCOのカバーする周波数範囲に応じて、その比率(上下限値の差の、上下限値の中間値に対する比)を変えることが可能である。これにより、良好な位相ノイズ特性の得にくい周波数範囲をカバーするVCOの上記比率を小さくする一方、良好な位相ノイズ特性の得やすい周波数範囲をカバーするVCOの上記比率を大きく設定することで、位相ノイズ特性の良好な発振器を回路面積や製造コストを抑制しつつ構成することができる。
また、本局部発振器(1・11・21)においては、下限値の高いVCOほど上記比率が小さく設定されている。
上記構成によれば、良好な位相ノイズ特性の得にくい高周波数範囲をカバーするVCO(例えばVCO6c)の位相ノイズを改善することができる。また、良好な位相ノイズ特性の得やすい低周波数範囲をカバーするVCO(例えば、VCO6a)の上記比率を高く設定することで、対応周波数の広範囲化(例えば、890〔MHz〕〜2210〔MHz〕)を図ることが可能である。これにより、局部発振器(1・11・21)全体において、広い周波数範囲への対応を可能としつつ、良好な位相ノイズ特性を実現することができる。
また、本局部発振器11においては、PLL15を構成する出力電流値が可変なチャージポンプ30と、選択されたVCO6に応じて該チャージポンプ30の出力電流値を切り替えるチャージポンプ電流値選択回路20とを備える。
上記構成によれば、各VCO6の上記比率に応じてチャージポンプ30の出力電流値を切り替えることで、PLL15のループゲインを最適値に設定することができる。これにより、局部発振器11全体として良好な位相ノイズを得ることができる。
また、本局部発振器11においては、チャージポンプ電流値選択回路20は、上記比率が小さいVCO6ほど大きな出力電流値に切り替える。
上記構成によれば、複数あるVCO6のいずれを選択した場合においても、PLL15のループゲインを一定に保つことができ、局部発振器11全体として良好な位相ノイズを得ることができる。
また、本局部発振器11においては、選択されたVCO6とチャージポンプ30の出力電流値との関係が記憶された記憶部を備えることが好ましい。
上記構成によれば、VCO6の選択とチャージポンプ30の出力電流値の設定とを別々に行う必要がない。すなわち、VCO6やPLL15に対する設定回路を追加しなくて済む。これにより、チャージポンプの出力電流値を切り替える機能を搭載しつつ、回路面積や製造コストを抑制することができる。
また、本局部発振器21においては、PLL25を構成する分周比が可変な分周器17と、選択されたVCOに応じて該分周器17の分周比を切り替える比較周波数選択回路40とを備える。
上記構成によれば、各VCO6の上記比率に応じて分周器の分周比を切り替え、比較周波数を変化させる(切り替える)ことで、PLL25のループゲインを最適値に設定することができる。これにより、局部発振器21全体として良好な位相ノイズを得ることができる。
また、本局部発振器21においては、比較周波数選択回路40は、上記比率が小さいVCOほど小さな分周比に切り替える(すなわち、比較周波数を高くする)。
上記構成によれば、複数あるVCO6のいずれを選択した場合においても、PLL25のループゲインを一定に保つことができ、局部発振器21全体として良好な位相ノイズを得ることができる。
また、本局部発振器21においては、選択されたVCOと分周器17の分周比との関係が記憶された記憶部を備えることが好ましい。
上記構成によれば、VCOの選択と分周器の分周比の設定とを別々に行う必要がない。すなわち、VCO6やPLL25に対する設定回路を追加しなくて済む。これにより、分周器の分周比を切り替える機能を搭載しつつ、回路面積や製造コストを抑制することができる。
なお、本発明に係る局部発振器(1・11・21)は、発振周波数範囲(可変周波数範囲)の異なる複数個のVCO(6a〜6c)を備え、必要な周波数に応じて使用するVCOを切り替えて使用することで所望の周波数範囲(例えば、890〔MHz〕〜2210〔MHz〕)をカバーする局部発振器であって、各VCOにおける可変周波数(範囲)の変化比が異なっていることを特徴する、と表現することもできる。
本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、各実施の形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明に係る局部発振器は、RF回路を有する通信装置(例えば、衛星放送対応の受信部)等に広く適用可能である。
本発明に係る局部発振器の各VCOにおける可変周波数の変化比率を示す表である。 本発明の実施の形態1に係る局部発振器の構成を示すブロック図である。 本発明の実施の形態2に係る局部発振器の構成を示すブロック図である。 図3に示す局部発振器の各VCOの可変周波数範囲とチャージポンプの出力電流値との対応関係を示す表である。 本発明の実施の形態3に係る局部発振器の構成を示すブロック図である。 図5に示す局部発振器の各VCOの可変周波数範囲と比較周波数との対応関係を示す表である。 従来の局部発振器の構成を示すブロック図である。 PLL制御のVCOのループ帯域と位相ノイズとの関係を説明する説明図である。 図7に示す局部発振器の各VCOにおける可変周波数の変化比率を示す表である。
符号の説明
1・11・21 局部発振器(発振器)
3 基準信号発振器
5・15・25 PLL
6a〜6c VCO(電圧制御発振回路)
7 分周器
8 分周器
8 VCO選択回路
9 VCO出力選択回路
10 チャージポンプ
12 ループフィルタ
17 分周比可変分周器
18 VCO選択回路(選択手段)
19 VCO出力選択回路
20 チャージポンプ電流値選択回路(出力切り替え手段)
30 電流値切り替えチャージポンプ
40 比較周波数選択回路(分周比切り替え手段)

Claims (10)

  1. 制御電圧に応じてその発振周波数が下限値および上限値間で変化する電圧制御発振回路を複数有するとともにこの複数の電圧制御発振回路から任意の電圧制御発振回路を選択する選択手段を備えた発振器であって、
    2つ以上の上記電圧制御発振回路においては、上限値および下限値の差と、下限値および上限値の中間値との比率が互いに異なっていることを特徴とする発振器。
  2. 下限値の高い電圧制御発振回路ほど上記比率が小さく設定されていることを特徴とする請求項1に記載の発振器。
  3. PLLを構成する出力電流値が可変なチャージポンプと、選択された電圧制御発振回路に応じて該チャージポンプの出力電流値を切り替える出力切り替え手段とを備えることを特徴とする請求項1に記載の発振器。
  4. 上記出力切り替え手段は、上記比率が小さい電圧制御発振回路ほど大きな出力電流値に切り替えることを特徴とする請求項3に記載の発振器。
  5. 選択された電圧制御発振回路とチャージポンプの出力電流値との関係が記憶された記憶部を備えることを特徴とする請求項3記載の発振器。
  6. PLLを構成する分周比が可変な分周器と、選択された電圧制御発振回路に応じて該分周器の分周比を切り替える分周比切り替え手段とを備えることを特徴とする請求項1に記載の発振器。
  7. 上記分周比切り替え手段は、上記比率が小さい電圧制御発振回路ほど小さな分周比に切り替えることを特徴とする請求項6に記載の発振器。
  8. 選択された電圧制御発振回路と分周器の分周比との関係が記憶された記憶部を備えることを特徴とする請求項6記載の発振器。
  9. 請求項1から8のいずれか1項に記載の発振器を用いたことを特徴とする集積回路。
  10. 請求項1から8のいずれか1項に記載の発振器を用いたことを特徴とする通信装置。
JP2004333593A 2004-11-17 2004-11-17 発振器、集積回路、通信装置 Expired - Fee Related JP3964426B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004333593A JP3964426B2 (ja) 2004-11-17 2004-11-17 発振器、集積回路、通信装置
US11/274,328 US20060103474A1 (en) 2004-11-17 2005-11-16 Oscillator, integrated circuit, and communication apparatus
CN2005101250433A CN1777035B (zh) 2004-11-17 2005-11-16 振荡器、集成电路、通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004333593A JP3964426B2 (ja) 2004-11-17 2004-11-17 発振器、集積回路、通信装置

Publications (3)

Publication Number Publication Date
JP2006148356A true JP2006148356A (ja) 2006-06-08
JP2006148356A5 JP2006148356A5 (ja) 2007-02-22
JP3964426B2 JP3964426B2 (ja) 2007-08-22

Family

ID=36385668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004333593A Expired - Fee Related JP3964426B2 (ja) 2004-11-17 2004-11-17 発振器、集積回路、通信装置

Country Status (3)

Country Link
US (1) US20060103474A1 (ja)
JP (1) JP3964426B2 (ja)
CN (1) CN1777035B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164939A (ja) * 2008-01-08 2009-07-23 Toyota Industries Corp Pll回路
CN112514318A (zh) * 2018-05-29 2021-03-16 斯威特科技有限公司 用于多频带毫米波5g通信的宽频带锁相环

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118803A (ja) * 2008-11-12 2010-05-27 Toyota Industries Corp Pll回路
ITUB20154230A1 (it) * 2015-10-08 2017-04-08 St Microelectronics Srl Circuito oscillatore, apparecchiatura e procedimento corrispondenti"

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315948A (ja) * 1999-04-28 2000-11-14 Nec Corp Pll周波数シンセサイザ
GB2357645B (en) * 1999-12-22 2003-11-19 Nokia Mobile Phones Ltd Voltage controlled oscillator assembly
JP3818624B2 (ja) * 2000-02-23 2006-09-06 株式会社ルネサステクノロジ 無線通信システム
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
JP3795364B2 (ja) * 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
JP3853285B2 (ja) * 2002-11-01 2006-12-06 シャープ株式会社 電圧制御発振器及びこれを備えた集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164939A (ja) * 2008-01-08 2009-07-23 Toyota Industries Corp Pll回路
CN112514318A (zh) * 2018-05-29 2021-03-16 斯威特科技有限公司 用于多频带毫米波5g通信的宽频带锁相环
JP2021525480A (ja) * 2018-05-29 2021-09-24 スウィフトリンク テクノロジーズ インコーポレイテッド 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ
JP7305680B2 (ja) 2018-05-29 2023-07-10 スウィフトリンク テクノロジーズ インコーポレイテッド 多重帯域ミリメートル波5g通信のための広帯域位相ロックループ

Also Published As

Publication number Publication date
JP3964426B2 (ja) 2007-08-22
CN1777035A (zh) 2006-05-24
US20060103474A1 (en) 2006-05-18
CN1777035B (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
TWI528706B (zh) 基於相位調諧技術調諧lc振盪器頻率的方法和電路
KR100335140B1 (ko) 위상 동기 루프 장치 및 위상 동기 주파수 발생 방법
US20070075798A1 (en) Voltage control oscillator and voltage control oscillator unit
US7190236B2 (en) Apparatus and method of oscillating wideband frequency
US7432768B2 (en) Voltage controlled digital analog oscillator and frequency synthesizer using the same
US7405627B2 (en) PLL frequency synthesizer
US20070123186A1 (en) Radio-frequency receiver
EP1982410B1 (en) Oscillator gain equalization
JP2007013898A (ja) Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置
US6459341B1 (en) Voltage controlled oscillation device
JP3964426B2 (ja) 発振器、集積回路、通信装置
US7116180B2 (en) Voltage-controlled oscillator and integrated circuit device provided with it
JP2009225438A (ja) 発振装置
JP2007312334A (ja) 位相同期ループ回路、半導体集積回路、および、受信装置
JP2010118803A (ja) Pll回路
KR100471156B1 (ko) 주파수 분배방식을 이용한 광대역 주파수 발생 장치
KR100882350B1 (ko) 이중 대역 발진기 및 이를 이용한 주파수 합성기
US20090079880A1 (en) Television Tuner
JP3556917B2 (ja) 周波数シンセサイザ
US9379662B2 (en) System and method using temperature tracking for a controlled oscillator
CA2580945A1 (en) Apparatus and method of oscillating wideband frequency
JP2009273102A (ja) 周波数変換回路とこれを用いた高周波受信部
KR100423060B1 (ko) 위상 동기 루프를 이용한 동조 필터 회로
JP3893338B2 (ja) ラジオ受信機
JP2004312588A (ja) 水晶発振器切替式pll発振回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees