JP2004312588A

JP2004312588A - 水晶発振器切替式ｐｌｌ発振回路

Info

Publication number: JP2004312588A
Application number: JP2003106165A
Authority: JP
Inventors: Kazuo Oikawa; 和夫及川
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2003-04-10
Filing date: 2003-04-10
Publication date: 2004-11-04

Abstract

【課題】基準信号源として、出力インピーダンスが高いクリップドサイン出力の温度補償型水晶発振器を複数個用い、スイッチによる切替方式を用いながら、位相雑音の劣化を起こさない高品質のＰＬＬ発振回路を提供する。
【解決手段】基準信号源１の出力と、電圧制御型発振器１００の分周された出力の位相を、位相比較器１０３により比較することにより安定した周波数で発振させるＰＬＬ発振回路の基準信号源１がつぎの構成になっている。すなわち、出力インピーダンスの高いクリップドサイン出力のＴＣＸＯが複数個用いられ、そのＴＣＸＯのそれぞれの出力側にはインピーダンス変換回路を構成するトランジスタＱのベースが接続され、複数のトランジスタのエミッタは、共通のエミッタ抵抗に接続されて出力される構造で、切替スイッチＳＷ１により複数個のトランジスタのオンオフを制御することにより発振周波数を切り替える。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、水晶発振器を基準信号源として位相同期発振を行うＰＬＬ（ｐｈａｓｅｌｏｃｋｅｄｌｏｏｐ）発振回路に関する。さらに詳しくは、基準信号源として、出力インピーダンスの高いクリップドサイン出力の温度補償型水晶発振器（ＴＣＸＯ）を複数個用いて、切り替ることにより発振周波数を変更できるように構成された水晶発振器切替式ＰＬＬ発振回路に関する。
【０００２】
【従来の技術】
水晶発振器を基準信号源として位相同期発振を行うＰＬＬ発振回路は、マイクロ波、ミリ波帯通信装置の局部発振回路として要求される高い周波数安定度、低い位相雑音特性を実現するための非常に重要な回路になっている。
【０００３】
この基準信号源として用いられる水晶発振器には、出力インピーダンスが５０Ωに整合されたサイン出力のものと、クリップドサイン出力と呼ばれるハイインピーダンス（通常１０ｋΩ程度）出力のものがある。サイン出力水晶発振器はクリップドサイン出力発振器にインピーダンス変換用バッファアンプを内蔵したもので、その分消費電力が増加すると共に高価になる。
【０００４】
これまで、通信機用としては、サイン出力の水晶発振器を用いることが多かったが、最近では、携帯電話機用に小型で消費電力が少なく、位相雑音に優れ、温度補償されたクリップドサイン出力水晶発振器（以下、単にＴＣＸＯともいう）を安価に入手できるようになってきているため、通信機用としても、このＴＣＸＯを利用することが望まれている。
【０００５】
このようなＴＣＸＯを用いたＰＬＬ発振回路の一例が図６に示されている。すなわち、図６において、１が基準信号源で、電源電圧端子に接続されることにより、電源電圧Ｖｏｐが印加されるＴＣＸＯ１の出力が、コンデンサＣ１を介して、エミッタフォロア型インピーダンス変換回路を構成するトランジスタＱ１のベースＢに入力され、トランジスタＱ１のエミッタＥとエミッタ抵抗Ｒ３との接続点からＤＣカット用コンデンサＣ３を介して基準信号が出力される。なお、Ｒ１およびＲ２は、トランジスタＱ１のベースＢに電位を与えるブリーダ抵抗で、コレクタＣは電源電圧Ｖｏｐの端子に接続されている。
【０００６】
このインピーダンス変換された基準信号は、周波数逓倍器１０２により逓倍されて、位相比較器１０３に供給される。一方、電圧制御発振器（ＶＣＯ）１００の出力が２ポートに分岐される電力分配器１０１の一方から分岐され、その分岐された出力が分周器１０４で分周されて、基準信号の逓倍された周波数とほぼ近い周波数にされ、位相比較器１０３に供給されて、前述の基準信号の位相と比較され、その位相差を電圧に変換してＶＣＯ１００のチューニング電圧にフィードバックすることにより、基準信号と一定の関係にある安定した発振周波数に調整され、電力分配器１０１の他方のポートから出力される構成になっている。
【０００７】
一方、この種のＰＬＬ発振回路では、異なる発振周波数で発振させることが要求される場合があるが、この種のＰＬＬ発振回路で、発振周波数を変更する方法として、▲１▼基準信号源の周波数と、電圧制御発振器（ＶＣＯ）の周波数を分周した低い周波数とで位相比較を行い、ＶＣＯ側の分周にプログラマブルカウンタを用い、分周比を変化させることによりＶＣＯの発振周波数を変化させるシンセサイザ方式と、▲２▼複数個の水晶発振器を用い、水晶発振器をスイッチなどで切り替える基準信号源切替方式（たとえば特許文献１参照）とが知られている。
【０００８】
要求される周波数が多い場合には、シンセサイザ方式が有利であるが、マイクロ波帯、ミリ波帯のＶＳＡＴ（ＶｅｒｙＳｍａｌｌＡｐｅｒｔｕｒｅＴｅｒｍｉｎａｌ）、ＦＷＡ（ＦｉｘｅｄＷｉｒｅｌｅｓｓＡｃｃｅｓｓＳｙｓｔｅｍ）などの局部発振回路にＰＬＬ発振回路を用いる場合には、とくに低い位相雑音が要求されるため、位相比較周波数を高くした方が位相雑音上有利となるため、シンセサイザ方式では要求される位相雑音を実現できず、固定周波数の水晶発振器が用いられる場合が多い。
【０００９】
前述のクリップドサイン出力のＴＣＸＯを複数個搭載して、複数の周波数に切替可能な低雑音ＰＬＬ発振回路を実現する場合、図７に示されるような構成にすることにより、基準信号源切替方式により発振周波数を変えることができる位相雑音の優れたＰＬＬ発振回路を安価に実現することができる。すなわち、図７において、図６と同じ部分には同じ符号を付してその説明を省略するが、この例では、温度補償クリップドサイン出力水晶発振器が、第１のＴＣＸＯ１と第２のＴＣＸＯ２の２個設けられ、それぞれの電源入力端と電源電圧Ｖｏｐの端子との間に第１のスイッチＳＷ１（電源スイッチ）が、出力側に第２のスイッチＳＷ２（ＳＰＤＴ（ＳｉｎｇｌｅＰｏｌｅＤｏｕｂｌｅＴｈｒｏｗ）スイッチ）が設けられ、第１および第２のスイッチＳＷ１、ＳＷ２が同期して切り替えられることにより、基準信号源の発振周波数を変化させるものである。なお、この出力がインピーダンス変換用トランジスタＱ１のベースＢに接続され、その出力を基準にしてＰＬＬ発振回路を動作させる構成は、前述の図６の場合と同じである。
【００１０】
なお、位相雑音の低減を実現するためには、基準信号の周波数を高くすることが有効であるが、発振周波数の高い水晶発振器を作製することは困難であるため、前述のように、周波数逓倍器１０２により水晶の基本共振周波数（３０ＭＨｚ以下）の基準信号を逓倍して位相比較器１０３に入力する方法がとられている。
【００１１】
【特許文献１】
特開２００２−３５９５２１号公報（図１、３）
【００１２】
【発明が解決しようとする課題】
前述のように、消費電力、サイズ、コストの面からクリップドサイン出力のものが優れており、複数の周波数で発振させるためには、低位相雑音という面からは、単一発振周波数で温度補償された水晶発振器ＴＣＸＯを複数個設けて、スイッチにより切り替えるのが好ましい。しかし、前述の図７に示される構成のＰＬＬ発振回路では、スイッチによる切替がうまく動作せず、位相雑音の劣化や出力電力などが低下するという問題がある。すなわち、図６に示されるスイッチによる切替を行わない場合の逓倍器１０２の出力（Ｐ点）における位相雑音Ｂと、図７に示されるＳＰＤＴスイッチＳＷ２により、第１および第２のスイッチＳＷ１と連動して切り替えた場合の逓倍器１０２の出力（Ｐ点）における位相雑音Ｃの特性が図８に示されるように、スイッチで切り替える場合Ｃは、明らかに切り替えない場合Ｂより位相雑音特性が劣化している。
【００１３】
本発明は、このような問題を解決するためになされたもので、基準信号源として、出力インピーダンスが高いクリップドサイン出力の温度補償型水晶発振器を複数個用い、スイッチによる切替方式を用いながら、位相雑音の劣化を起こさない高品質のＰＬＬ発振回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明による水晶発振器切替式ＰＬＬ発振回路は、基準信号源と、電圧制御型発振器と、前記基準信号源の出力または該出力の逓倍された出力、および前記電圧制御型発振器の出力または該出力の分周された出力の位相を比較する位相比較器を有するＰＬＬ発振回路において、前記基準信号源が、複数個のクリップドサイン出力温度補償型の水晶発振器と、該複数個の水晶発振器のそれぞれの出力にベースが接続される複数個のトランジスタと、該トランジスタ各々のベース電位を決定するためのコレクタ・ベース間およびベース・アース間に接続される抵抗と、前記複数個のトランジスタのエミッタが共通に接続されアースとの間に接続されるエミッタ抵抗と、前記複数個のトランジスタの１個および該トラジスタと接続される水晶発振器のみを動作させ得るように前記複数個のトランジスタおよび複数個の水晶発振器と電源電圧端子との間に接続される切替スイッチとからなり、該切替スイッチにより選択された水晶発振器の信号を前記エミッタ抵抗とエミッタとの接続点から基準信号として出力させる構成になっている。
【００１５】
この構成にすることにより、電源がオフになっているトランジスタは、ベース電位がエミッタ電位より低くなっているため、オフとなり電流が流れ込まず、電源がオンになっているトランジスタの電流のみがエミッタ抵抗に流れる。エミッタフォロアの出力インピーダンスを５０Ωに合せる場合、エミッタ抵抗の値は通常５０〜２００Ω程度であり、オフ側のトランジスタをエミッタ端から見たインピーダンスは、エミッタ抵抗の値と比較して充分に大きい値となるため、オフ側のトランジスタにおけるインピーダンスの影響は殆ど無視することができる。そのため、動作しているＴＣＸＯ（温度補償型水晶発振器）の出力側インピーダンスに影響を与えることなく、ＴＣＸＯの切替が可能となる。
【００１６】
前記トランジスタのベース電位を決定する抵抗は常に電源電圧端子と接続され、トランジスタのコレクタおよび前記水晶発振器に印加される電源電圧のみが前記切替スイッチにより切り替えられる構造としたり、前記トランジスタのコレクタは常に電源電圧端子と接続され、トランジスタのベース電位を決定する抵抗および前記水晶発振器に印加される電源電圧のみが前記切替スイッチにより切り替えられる構造にすることもできる。
【００１７】
【発明の実施の形態】
つぎに、本発明による水晶発振器切替式ＰＬＬ発振回路について、一実施形態のブロック図が示される図１を参照しながら説明をする。
【００１８】
本発明による水晶発振器切替式ＰＬＬ発振回路は、基準信号源１またはその逓倍された出力と、電圧制御型発振器１００またはその分周された出力の位相を、位相比較器１０３により比較することにより安定した周波数で発振させるＰＬＬ発振回路で、基準信号源１に特徴がある。
【００１９】
すなわち、本発明による基準信号源１は、クリップドサイン出力温度補償型の水晶発振器ＴＣＸＯ１、ＴＣＸＯ２が複数個設けられ、それぞれのＴＣＸＯ１およびＴＣＸＯ２の出力には、ＤＣカット用コンデンサＣ１、Ｃ２を介してトランジスタＱ１、Ｑ２のベースが接続されている。それぞれのトランジスタＱ１、Ｑ２のベースＢと電源電圧Ｖｏｐの端子との間、およびベースＢとアースとの間には、それぞれベース電位を決定するためのブリーダ抵抗Ｒ１、Ｒ４およびＲ２、Ｒ５が接続され、複数個のトランジスタのエミッタＥは、それぞれ共通のエミッタ抵抗Ｒ３を介してアースに接続されている。そして、ＴＣＸＯと接続されるトランジスタの複数組のうち、１組のＴＣＸＯおよびトランジスタのみに電源電圧が印加されるように、切替スイッチＳＷ１が設けられ、その切替スイッチＳＷ１により選択された組のＴＣＸＯの信号を前述のエミッタ抵抗Ｒ３とエミッタとの接続点から基準信号として出力させる構成になっている。
【００２０】
すなわち、本発明によるＰＬＬ発振回路に用いる基準信号源１は、出力インピーダンスの高いクリップドサイン出力のＴＣＸＯを複数個用い、そのＴＣＸＯを切替スイッチＳＷ１により、切り替えることにより、異なる周波数の基準信号を発生させているが、各ＴＣＸＯの出力端でスイッチングするのではなく、各ＴＣＸＯの出力端には、インピーダンス変換回路を構成するトランジスタＱのベースＢを接続し、そのトランジスタＱおよびＴＣＸＯに印加する電源電圧を切替スイッチＳＷ１によりオンオフするように切り替えていることに特徴がある。
【００２１】
前述のように、出力インピーダンスが１０ｋΩ程度と高いクリップドサイン出力のＴＣＸＯを用いて、その出力を電子スイッチによりオンオフさせると、位相雑音が増化するという問題があり、本発明者はその問題を解決するため、鋭意検討を重ねた結果、高周波では、ＰＩＮダイオードなどからなるスイッチング素子によるオン抵抗や容量が影響し、ＴＣＸＯの出力インピーダンスが高いとオン時の反射損失や内部消費電力が大きくなり、また、オフ時のアイソレーションが低下し、インピーダンスが高い伝送系においては、通常の高周波スイッチの特性が大幅に損なわれてしまうということを見出した。
【００２２】
すなわち、スイッチＳＷ１の等価回路は、図５に示されるように、オン時のオン抵抗Ｒｏｎとオフ時の容量Ｃｏｆｆとを有しており、スイッチとして通常用いられるＰＩＮダイオードでは、Ｒｏｎ＝２．５Ω程度、Ｃｏｆｆ＝０．５ｐＦ程度を有している。この値で、ＴＣＸＯが２０ＭＨｚとすると、オン時の挿入損失、反射損失および内部消費は、出力インピーダンスが５０Ωのときと１０ｋΩのときとで、表１に示されるような値になる。また、オフ時のアイソレーション、反射損失、内部消費は、それぞれの出力インピーダンスのときに、表２のような値になる。
【００２３】
【表１】

【００２４】
【表２】

【００２５】
さらに、スイッチング素子として、ＰＩＮダイオードなどの半導体素子を用いる場合には、バイアス供給のためのＲＦチョーク回路、またはＤＣバイアスのリターン回路が必要である。これらの回路のインピーダンスは伝送系のインピーダンスに対して影響がないように充分に大きくする必要があり、通常は回路インピーダンスの１０倍以上のインピーダンスにする必要がある。一方で、コイルを用いたチョーク回路の場合、コイルのインダクタンス成分と線間容量などインダクタンスと並列に存在する寄生容量の影響により、その共振周波数（自己共振周波数）より高い周波数では逆にインピーダンスは低下し、たとえば前述の回路インピーダンスが１０ｋΩの場合に１０倍以上のインピーダンスにするには、Ｚｘ＝２πｆＬより、Ｌ＝７９６μＨ以上のコイルが必要となるが、この値に近いインダクタンスを有するコイルの自己共振周波数は通常数ＭＨｚ以下となり、２０ＭＨｚ程度の高周波で、回路インピーダンスが１０ｋΩに対応するバイアス回路を形成することができない。
【００２６】
この場合、チョーク、ＤＣバイアスリターン回路に抵抗を用いることも考えられるが、電源から供給可能な電流がこの抵抗によって制限されるため、ＰＩＮダイオードなどを用いる場合には、充分に低いオン抵抗となるバイアス電流を供給できない。たとえば１００ｋΩの抵抗をチョークに用いると、電源電圧が１０Ｖの場合で、最大０．１ｍＡしか供給できず、ダイオードを充分に低いオン抵抗で動作させることができない。
【００２７】
このような理由により、クリップドサイン出力ＴＣＸＯを用い、負荷として高いインピーダンスを保ったまま、高周波スイッチにより切り替る構造にすると、前述のように、回路損失の増加または負荷インピーダンスの低下により位相雑音の劣化などが生じることを見出した。そして、出力インピーダンスの高いＴＣＸＯの出力端に直接スイッチを接続しないで、ＴＣＸＯの出力端に接続されたインピーダンス変換回路のトランジスタに接続する電源電圧との間にスイッチを接続することにより、スイッチによる影響をなくすることができることを見出した。
【００２８】
本発明では、ＴＣＸＯが複数個設けられ、その各々の出力側にエミッタフォロアのインピーダンス変換回路を構成するトランジスタＱ１、Ｑ２のベースＢが接続されている。トランジスタＱ１、Ｑ２のそれぞれのベースＢには、ベース電位を決定する抵抗Ｒ１、Ｒ２およびＲ４、Ｒ５が接続され、図１に示される例では、Ｒ１、Ｒ４がそれぞれのトランジスタＱ１、Ｑ２のベースＢとコレクタＣ間に接続され、Ｒ２、Ｒ５がベースＢとアース間に接続されている。さらに、図１に示される例では、ＴＣＸＯの電源供給用端子が、そのＴＣＸＯが接続されるトランジスタのコレクタＣと接続され、各トランジスタのコレクタＣと電源電圧Ｖｏｐの端子との間に切替スイッチＳＷ１が設けられており、ＴＣＸＯとトランジスタからなる組の複数組のうち、１組のＴＣＸＯおよびトランジスタのみに、電源電圧Ｖｏｐを供給して動作させ得るように構成されている。
【００２９】
各トランジスタＱ１、Ｑ２のエミッタＥは、それぞれ電気的に接続され、共通のエミッタ抵抗Ｒ３を介してアースに接続されている。このトランジスタＱ１、Ｑ２は、ＴＣＸＯの出力インピーダンスを変換するもので、エミッタ抵抗Ｒ３は、所望の出力インピーダンスになるように設定される。たとえば５０Ωの出力インピーダンスにするには、通常５０〜２００Ωに設定される。そして、エミッタＥとエミッタ抵抗Ｒ３との接続点から、ＤＣカット用コンデンサＣ３を介して基準信号を出力する構造になっており、切替スイッチＳＷ１の制御により、それぞれ発振周波数の異なるＴＣＸＯを選択して、所望の発振周波数の基準信号を出力する構成になっている。
【００３０】
基準信号は、周波数逓倍器（ｎ逓倍、たとえばｎ＝３２）１０２により逓倍されて、たとえば２０ＭＨｚ程度のＴＣＸＯの発振周波数を６４０ＭＨｚ程度に高くして位相比較器（ＰＦＤ）１０３に供給する。逓倍するのは、前述のように、位相比較器により位相を比較する際に、その周波数が高いほど位相雑音を低下させることができるためである。そして、たとえば２．５６ＧＨｚで発振する電圧制御発振器（ＶＣＯ）１００で発振した出力の一部が電力分配器１０１により分岐されて、１つのポートから取り出された出力が、分周器（ｍ分周、たとえばｍ＝４）１０４により、ＴＣＸＯからの出力が逓倍器１０２により逓倍された周波数とほぼ同程度の周波数になるように分周されて、位相比較器１０３に供給される。
【００３１】
そして、位相比較器１０３で逓倍された基準信号と、ＶＣＯ１００で発振して分周された出力との位相が比較され、両者に差がある場合には、その位相差を電圧に変換してＶＣＯのチューニング電圧にフィードバックすることにより、ＶＣＯの発振周波数を常に基準信号と一定の関係になるように調整される。この出力は、電力分配器１０１の他方のポートから発振出力として供給される。なお、逓倍器１０２と分周器１０４は、位相を比較するため、基準信号とＶＣＯとの周波数をほぼ同程度にするもので、いずれか一方のみで周波数をほぼ同じにできる場合には、両方を設ける必要はない。
【００３２】
本発明のＰＬＬ発振回路に用いる基準信号源によれば、ＴＣＸＯとして、出力インピーダンスの高いクリップドサイン出力のものを使用しているが、その出力に直接スイッチング素子を接続するのではなく、その出力にはエミッタフォロアのインピーダンス変換回路を構成するトランジスタが接続され、インピーダンスを下げられたそのエミッタ抵抗を介して出力される構造とされ、切替スイッチによる切替は、そのトランジスタの動作を切り替えているため、スイッチによる反射損失や内部消費などによるロスは殆ど生じない。なお、エミッタ抵抗には、オフのトランジスタが接続されているが、エミッタフォロアの出力インピーダンスを５０Ωに合せる場合、前述のように、エミッタ抵抗Ｒ３の値は５０〜２００Ω程度であり、オフ側のトランジスタをエミッタ端から見たインピーダンスは、エミッタ抵抗の値と比較して充分に大きい値となるため、オフ側のトランジスタによるインピーダンスの影響を殆ど無視することができ、影響を受けない。
【００３３】
この構成にした場合の逓倍器１０２の出力部（Ｐ点）における位相雑音特性Ａを、前述の図６に示される切替スイッチを設けない構造の位相特性Ｂと比較して図２に示す。図２から明らかなように、スイッチを設けない構造の位相雑音特性と殆ど同じ雑音特性が得られ、図８に示される雑音特性Ｃと比較して、明らかに改善されていることが分る。
【００３４】
なお、前述の例では、トランジスタＱ１、Ｑ２のコレクタＣと、ブリーダ抵抗Ｒ１、Ｒ４の端部とを接続して、その接続部と電源電圧Ｖｏｐの端子との間を切替スイッチＳＷ１によりＴＣＸＯと連動してオンオフさせたが、トランジスタのオンオフは、コレクタＣおよびブリーダ抵抗（ベースＢ）の両方への電源供給を止める必要はなく、いずれか一方のみをスイッチングさせる構造にしてもよい。その例が図３〜４に示されている。
【００３５】
すなわち、図３に示される例は、トランジスタＱ１、Ｑ２のブリーダ抵抗Ｒ１、Ｒ４は、それぞれ直接電源電圧Ｖｏｐの端子に接続し、コレクタＣのみをＴＣＸＯ１、ＴＣＸＯ２の電源端子と共に切替スイッチＳＷ１によりオンオフ制御する例である。また、図４に示される例は、トランジスタＱ１、Ｑ２のコレクタＣを直接電源電圧Ｖｏｐの端子に接続し、トランジスタＱ１、Ｑ２のブリーダ抵抗Ｒ１、Ｒ４の端部をＴＣＸＯ１、ＴＣＸＯ２の電源端子と共にオンオフ制御する例である。このような接続にしても、トランジスタのオンオフ制御は同じで、同様に位相雑音特性の優れたスイッチングを行うことができる。
【００３６】
前述の各例では、ＴＣＸＯおよびトランジスタの組が２組の例であったが、２組に限定されるものではなく、必要とされる基準信号の周波数の数に合せてＴＣＸＯとトランジスタの組を設けることにより、所望の数の発振周波数で基準信号を切り替えることができる。
【００３７】
【発明の効果】
以上のように、本発明の回路構成によれば、大量生産がされ、安価で、位相雑音の少ないクリップドサイン出力の温度補償型水晶発振器を用いながら、切替スイッチで基準信号の周波数を変化させる構造のＰＬＬ発振回路を低い位相雑音で得ることができ、非常に高特性のＰＬＬ発振回路が得られる。また、構成部品も、ＴＣＸＯ１個あたり、トランジスタ１個と抵抗２個ですみ、しかもどの部品も特別な仕様は必要がなく、小型で安価に得られ、全体として、非常に安価に得ることができる。
【図面の簡単な説明】
【図１】本発明によるＰＬＬ発振回路の構成例を示すブロック図である。
【図２】図１の構成における位相雑音特性を、切替スイッチを用いない場合と比較して示した図である。
【図３】図１の変形例を示す図１と同様のブロック図である。
【図４】図１の変形例を示す図１と同様のブロック図である。
【図５】切替スイッチの高周波等価回路を示す図である。
【図６】従来のクリップドサイン出力のＴＣＸＯを用い、周波数切替を行わない場合のＰＬＬ発振回路の例を示すブロック図である。
【図７】従来のクリップドサイン出力のＴＣＸＯを用い、周波数切替を行う場合のＰＬＬ発振回路の例を示すブロック図である。
【図８】図７の回路構成における位相雑音特性を図６に示される場合と比較して示した図である。
【符号の説明】
１基準信号源
１００電圧制御型発振器（ＶＣＯ）
１０２周波数逓倍器
１０３位相比較器
１０４分周器
ＴＣＸＯクリップドサイン出力の水晶発振器
ＳＷ１切替スイッチ

Claims

基準信号源と、電圧制御型発振器と、前記基準信号源の出力または該出力の逓倍された出力、および前記電圧制御型発振器の出力または該出力の分周された出力の位相を比較する位相比較器を有するＰＬＬ発振回路において、
前記基準信号源が、複数個のクリップドサイン出力温度補償型の水晶発振器と、該複数個の水晶発振器のそれぞれの出力にベースが接続される複数個のトランジスタと、該トランジスタ各々のベース電位を決定するためのコレクタ・ベース間およびベース・アース間に接続される抵抗と、前記複数個のトランジスタのエミッタが共通に接続されアースとの間に接続されるエミッタ抵抗と、前記複数個のトランジスタの１個および該トラジスタと接続される水晶発振器のみを動作させ得るように前記複数個のトランジスタおよび複数個の水晶発振器と電源電圧端子との間に接続される切替スイッチとからなり、該切替スイッチにより選択された水晶発振器の信号を前記エミッタ抵抗とエミッタとの接続点から基準信号として出力させる構成である水晶発振器切替式ＰＬＬ発振回路。
前記トランジスタのベース電位を決定する抵抗は常に電源電圧端子と接続され、トランジスタのコレクタおよび前記水晶発振器に印加される電源電圧のみが前記切替スイッチにより切り替えられる請求項１記載の水晶発振器切替式ＰＬＬ発振回路。
前記トランジスタのコレクタは常に電源電圧端子と接続され、トランジスタのベース電位を決定する抵抗および前記水晶発振器に印加される電源電圧のみが前記切替スイッチにより切り替えられる請求項１記載の水晶発振器切替式ＰＬＬ発振回路。