JPH10261918A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH10261918A JPH10261918A JP874498A JP874498A JPH10261918A JP H10261918 A JPH10261918 A JP H10261918A JP 874498 A JP874498 A JP 874498A JP 874498 A JP874498 A JP 874498A JP H10261918 A JPH10261918 A JP H10261918A
- Authority
- JP
- Japan
- Prior art keywords
- voltage controlled
- voltage
- variable capacitance
- capacitance diode
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来の電圧制御発振回路において、発振周波
数制御電圧により制御される発振周波数の可変幅は、１
個の可変容量ダイオードのキャパシタンスの可変幅によ
って完全に制限されるため、発振周波数可変幅をそれ以
上拡大することができない。また、１つの発振周波数帯
から他の発振周波数帯へ発振周波数をデジタル的に切り
替えることができない。 【解決手段】 第１の制御電圧Ｖbandに従って自身のキ
ャパシタンスを変化させ、これにより電圧制御発振回路
の発振周波数を変化させる第１の可変容量ダイオードＤ
1 と、これに並列に接続され、第２の制御電圧Ｖcontに
従って自身のキャパシタンスを変化させ、これにより電
圧制御発振回路の発振周波数を変化させる第２の可変容
量ダイオードＤ2 とを備えた電圧制御発振回路。
数制御電圧により制御される発振周波数の可変幅は、１
個の可変容量ダイオードのキャパシタンスの可変幅によ
って完全に制限されるため、発振周波数可変幅をそれ以
上拡大することができない。また、１つの発振周波数帯
から他の発振周波数帯へ発振周波数をデジタル的に切り
替えることができない。 【解決手段】 第１の制御電圧Ｖbandに従って自身のキ
ャパシタンスを変化させ、これにより電圧制御発振回路
の発振周波数を変化させる第１の可変容量ダイオードＤ
1 と、これに並列に接続され、第２の制御電圧Ｖcontに
従って自身のキャパシタンスを変化させ、これにより電
圧制御発振回路の発振周波数を変化させる第２の可変容
量ダイオードＤ2 とを備えた電圧制御発振回路。
Description
【０００１】
【発明の属する技術分野】本発明は電圧制御発振回路に
関し、特に、その発振周波数の可変範囲の拡大が可能
で、一つの発振周波数帯から他の発振周波数帯への発振
周波数のデジタル的な切り替えを可能とする電圧制御発
振回路に関するものである。
関し、特に、その発振周波数の可変範囲の拡大が可能
で、一つの発振周波数帯から他の発振周波数帯への発振
周波数のデジタル的な切り替えを可能とする電圧制御発
振回路に関するものである。
【０００２】
【従来の技術】図４は、従来の電圧制御発振回路を示す
回路図である。図４の電圧制御発振回路は、その基本発
振部にコルピッツ型発振回路を用いて構成されており、
電圧制御発振回路の発振周波数を変化させるための可変
容量ダイオードＤ1 が設けられている。発振周波数制御
用の発振周波数制御電圧Ｅc が回路の左側の一対の端子
間に印加されている。この発振周波数制御電圧Ｅc が上
げられると、並列共振回路を構成する可変容量ダイオー
ドＤ1 のキャパシタンスＣｖ1 が減少し、これにより、
電圧制御発振回路の発振周波数が増加する。
回路図である。図４の電圧制御発振回路は、その基本発
振部にコルピッツ型発振回路を用いて構成されており、
電圧制御発振回路の発振周波数を変化させるための可変
容量ダイオードＤ1 が設けられている。発振周波数制御
用の発振周波数制御電圧Ｅc が回路の左側の一対の端子
間に印加されている。この発振周波数制御電圧Ｅc が上
げられると、並列共振回路を構成する可変容量ダイオー
ドＤ1 のキャパシタンスＣｖ1 が減少し、これにより、
電圧制御発振回路の発振周波数が増加する。
【０００３】この発振周波数制御電圧に従って変化する
発振周波数の可変範囲をより広く取るために、いくつか
の電圧制御発振回路が提案されている。
発振周波数の可変範囲をより広く取るために、いくつか
の電圧制御発振回路が提案されている。
【０００４】図５は、特開平７−２３１２１９号公報に
開示されている他の従来の電圧制御発振回路を示す回路
図である。図５の回路は、図４の回路と同様に基本発振
部にコルピッツ型発振回路を用いて構成されており、可
変容量ダイオードＤ1 に直列にインダクタＬ1 が設けら
れている。さらに、インダクタＬ1 と可変容量ダイオー
ドＤ1 によりなる直列共振回路のリアクタンス（インピ
ーダンスの虚数部）が電圧制御発振回路の発振周波数可
変範囲の全体において容量性（負）となるように、イン
ダクタＬ1 のインダクタンスＬ1 が選択されている。
開示されている他の従来の電圧制御発振回路を示す回路
図である。図５の回路は、図４の回路と同様に基本発振
部にコルピッツ型発振回路を用いて構成されており、可
変容量ダイオードＤ1 に直列にインダクタＬ1 が設けら
れている。さらに、インダクタＬ1 と可変容量ダイオー
ドＤ1 によりなる直列共振回路のリアクタンス（インピ
ーダンスの虚数部）が電圧制御発振回路の発振周波数可
変範囲の全体において容量性（負）となるように、イン
ダクタＬ1 のインダクタンスＬ1 が選択されている。
【０００５】この電圧制御発振回路においては、発振周
波数制御電圧Ｅc を変化させて可変容量ダイオードＤ1
のキャパシタンスＣｖ1 を変化させることにより、発振
周波数が制御される。さらに、インダクタＬ1 を可変容
量ダイオードＤ1 に直列に挿入することにより、発振周
波数制御電圧Ｅc の所定の変化幅に対する可変容量ダイ
オードＤ1 のキャパシタンスＣｖ1 の変化幅が、インダ
クタＬ1 が挿入されていない場合と比較して広くされて
いる。従って、インダクタＬ1 と可変容量ダイオードＤ
1 の直列接続により、電圧制御発振回路のより広い発振
周波数可変幅を実現している。
波数制御電圧Ｅc を変化させて可変容量ダイオードＤ1
のキャパシタンスＣｖ1 を変化させることにより、発振
周波数が制御される。さらに、インダクタＬ1 を可変容
量ダイオードＤ1 に直列に挿入することにより、発振周
波数制御電圧Ｅc の所定の変化幅に対する可変容量ダイ
オードＤ1 のキャパシタンスＣｖ1 の変化幅が、インダ
クタＬ1 が挿入されていない場合と比較して広くされて
いる。従って、インダクタＬ1 と可変容量ダイオードＤ
1 の直列接続により、電圧制御発振回路のより広い発振
周波数可変幅を実現している。
【０００６】
【発明が解決しようとする課題】図５の従来の電圧制御
発振回路において、発振周波数制御電圧Ｅc により制御
される発振周波数の可変幅は、１個の可変容量ダイオー
ドＤ1 のキャパシタンスＣｖ1 の可変幅によって完全に
決定される。しかし、１個の可変容量ダイオード中に結
合された複数の半導体デバイスのキャパシタンスの可変
幅は限られており、その可変容量ダイオードのキャパシ
タンス可変幅のさらなる拡大はほとんど不可能である。
すなわち、図５の従来の電圧制御発振回路における発振
周波数の可変幅には限界が存在する。
発振回路において、発振周波数制御電圧Ｅc により制御
される発振周波数の可変幅は、１個の可変容量ダイオー
ドＤ1 のキャパシタンスＣｖ1 の可変幅によって完全に
決定される。しかし、１個の可変容量ダイオード中に結
合された複数の半導体デバイスのキャパシタンスの可変
幅は限られており、その可変容量ダイオードのキャパシ
タンス可変幅のさらなる拡大はほとんど不可能である。
すなわち、図５の従来の電圧制御発振回路における発振
周波数の可変幅には限界が存在する。
【０００７】さらに、図５の従来の電圧制御発振回路に
おいては、発振周波数制御電圧を入力するための端子が
１対しか設けられておらず、この端子間に印加されたた
だ１つの発振周波数制御信号が用いられている。従っ
て、この従来の電圧制御発振回路においては、１つの発
振周波数帯から他の発振周波数帯へ発振周波数をデジタ
ル的に切り替えることは不可能である。
おいては、発振周波数制御電圧を入力するための端子が
１対しか設けられておらず、この端子間に印加されたた
だ１つの発振周波数制御信号が用いられている。従っ
て、この従来の電圧制御発振回路においては、１つの発
振周波数帯から他の発振周波数帯へ発振周波数をデジタ
ル的に切り替えることは不可能である。
【０００８】この発明は上記課題を解決するためのもの
であり、発振周波数の可変幅をさらに拡大することが可
能であり、発振周波数帯間の発振周波数のデジタル的な
切り替えを可能とする電圧制御発振回路を提供すること
を目的とする。
であり、発振周波数の可変幅をさらに拡大することが可
能であり、発振周波数帯間の発振周波数のデジタル的な
切り替えを可能とする電圧制御発振回路を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の電圧制御
発振回路は、電力を電圧制御発振回路に供給する負性抵
抗部と、回路のキャパシタンスとインダクタンスの並列
共振とを用いる電圧制御発振回路において、第１の制御
電圧に従って自身のキャパシタンスを変化させ、これに
より前記電圧制御発振回路の発振周波数を変化させる第
１の可変容量ダイオードと、前記第１の可変容量ダイオ
ードと並列に接続され、第２の制御電圧に従って自身の
キャパシタンスを変化させ、これにより前記電圧制御発
振回路の発振周波数を変化させる第２の可変容量ダイオ
ードとを備えたものである。
発振回路は、電力を電圧制御発振回路に供給する負性抵
抗部と、回路のキャパシタンスとインダクタンスの並列
共振とを用いる電圧制御発振回路において、第１の制御
電圧に従って自身のキャパシタンスを変化させ、これに
より前記電圧制御発振回路の発振周波数を変化させる第
１の可変容量ダイオードと、前記第１の可変容量ダイオ
ードと並列に接続され、第２の制御電圧に従って自身の
キャパシタンスを変化させ、これにより前記電圧制御発
振回路の発振周波数を変化させる第２の可変容量ダイオ
ードとを備えたものである。
【００１０】請求項２記載の電圧制御発振回路は、請求
項１記載の電圧制御発振回路において、前記負性抵抗部
と前記第１の可変容量ダイオードの間に第１の結合コン
デンサを設け、前記第１の可変容量ダイオードと前記第
２の可変容量ダイオードの間に第２の結合コンデンサを
設けたものである。
項１記載の電圧制御発振回路において、前記負性抵抗部
と前記第１の可変容量ダイオードの間に第１の結合コン
デンサを設け、前記第１の可変容量ダイオードと前記第
２の可変容量ダイオードの間に第２の結合コンデンサを
設けたものである。
【００１１】請求項３記載の電圧制御発振回路は、請求
項１記載の電圧制御発振回路において、前記第１の制御
電圧が、前記第１の可変容量ダイオードにチョークコイ
ルを介して印加されるようにしたものである。
項１記載の電圧制御発振回路において、前記第１の制御
電圧が、前記第１の可変容量ダイオードにチョークコイ
ルを介して印加されるようにしたものである。
【００１２】請求項４記載の電圧制御発振回路は、請求
項１記載の電圧制御発振回路において、前記第１の可変
容量ダイオードに直列にインダクタを設けたものであ
る。
項１記載の電圧制御発振回路において、前記第１の可変
容量ダイオードに直列にインダクタを設けたものであ
る。
【００１３】請求項５記載の電圧制御発振回路は、請求
項１記載の電圧制御発振回路において、前記第２の可変
容量ダイオードに直列にインダクタを設けたものであ
る。
項１記載の電圧制御発振回路において、前記第２の可変
容量ダイオードに直列にインダクタを設けたものであ
る。
【００１４】請求項６記載の電圧制御発振回路は、発振
周波数が回路のキャパシタンスとインダクタンスにより
決定される電圧制御発振回路において、第１の可変容量
ダイオードとインダクタの直列接続によりなり、第１の
制御電圧に従って自身のキャパシタンスを変化させるキ
ャパシタンス部と、前記キャパシタンス部と並列に接続
され、第２の制御電圧に従って自身のキャパシタンスを
変化させる第２の可変容量ダイオードと、前記キャパシ
タンス部と並列に接続され、前記電圧制御発振回路に電
力を供給する負性抵抗部とを備えたものである。
周波数が回路のキャパシタンスとインダクタンスにより
決定される電圧制御発振回路において、第１の可変容量
ダイオードとインダクタの直列接続によりなり、第１の
制御電圧に従って自身のキャパシタンスを変化させるキ
ャパシタンス部と、前記キャパシタンス部と並列に接続
され、第２の制御電圧に従って自身のキャパシタンスを
変化させる第２の可変容量ダイオードと、前記キャパシ
タンス部と並列に接続され、前記電圧制御発振回路に電
力を供給する負性抵抗部とを備えたものである。
【００１５】請求項７記載の電圧制御発振回路は、請求
項６記載の電圧制御発振回路において、前記負性抵抗部
と前記キャパシタンス部の間に第１の結合コンデンサを
設け、前記キャパシタンス部と前記第２の可変容量ダイ
オードの間に第２の結合コンデンサを設けたものであ
る。
項６記載の電圧制御発振回路において、前記負性抵抗部
と前記キャパシタンス部の間に第１の結合コンデンサを
設け、前記キャパシタンス部と前記第２の可変容量ダイ
オードの間に第２の結合コンデンサを設けたものであ
る。
【００１６】請求項８記載の電圧制御発振回路は、請求
項６記載の電圧制御発振回路において、前記第１の制御
電圧が、前記キャパシタンス部にチョークコイルを介し
て印加されるようにしたものである。
項６記載の電圧制御発振回路において、前記第１の制御
電圧が、前記キャパシタンス部にチョークコイルを介し
て印加されるようにしたものである。
【００１７】請求項９記載の電圧制御発振回路は、発振
周波数が回路のキャパシタンスとインダクタンスにより
決定される電圧制御発振回路において、前記電圧制御発
振回路に電力を供給する負性抵抗部と、前記負性抵抗部
と並列に、かつ、互いに並列に接続され、各々のキャパ
シタンスが各々に対応する独立した制御電圧により制御
される複数の可変容量ダイオードとを備えたものであ
る。
周波数が回路のキャパシタンスとインダクタンスにより
決定される電圧制御発振回路において、前記電圧制御発
振回路に電力を供給する負性抵抗部と、前記負性抵抗部
と並列に、かつ、互いに並列に接続され、各々のキャパ
シタンスが各々に対応する独立した制御電圧により制御
される複数の可変容量ダイオードとを備えたものであ
る。
【００１８】請求項１０記載の電圧制御発振回路は、請
求項９記載の電圧制御発振回路において、各可変容量ダ
イオードの間、および前記負性抵抗部とこれに隣接した
可変容量ダイオードの間に、結合コンデンサを設けたも
のである。
求項９記載の電圧制御発振回路において、各可変容量ダ
イオードの間、および前記負性抵抗部とこれに隣接した
可変容量ダイオードの間に、結合コンデンサを設けたも
のである。
【００１９】請求項１１記載の電圧制御発振回路は、請
求項９記載の電圧制御発振回路において、少なくとも一
つの制御電圧が、対応する可変容量ダイオードにチョー
クコイルを介して印加されるようにしたものである。
求項９記載の電圧制御発振回路において、少なくとも一
つの制御電圧が、対応する可変容量ダイオードにチョー
クコイルを介して印加されるようにしたものである。
【００２０】請求項１２記載の電圧制御発振回路は、請
求項９記載の電圧制御発振回路において、少なくとも一
つの可変容量ダイオードに直列にインダクタを設けたも
のである。
求項９記載の電圧制御発振回路において、少なくとも一
つの可変容量ダイオードに直列にインダクタを設けたも
のである。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２２】実施の形態１．図１は本発明の実施の形態
１による電圧制御発振回路を示す回路図である。なお以
下において、回路の素子とその特性値を同一の記号で表
すこととする。例えば、キャパシタＣ0 のキャパシタン
スをＣ0 と表し、インダクタＬ0 のインダクタンスをＬ
0 と表す。
１による電圧制御発振回路を示す回路図である。なお以
下において、回路の素子とその特性値を同一の記号で表
すこととする。例えば、キャパシタＣ0 のキャパシタン
スをＣ0 と表し、インダクタＬ0 のインダクタンスをＬ
0 と表す。
【００２３】図１の電圧制御発振回路は、可変容量ダイ
オードＤ1 、可変容量ダイオードＤ2 、キャパシタ
Ｃ0 、負性抵抗部−Ｒ、およびインダクタＬが並列に接
続された構成を備えている。ここで、破線ａ−ｂの左側
の部分（Ｃ0 ，−Ｒ，Ｌ）は、並列共振回路から前記可
変容量ダイオードＤ1 および可変容量ダイオードＤ2 を
除いた部分を表しているものである。これについては後
に説明する。また、直流をカットするための結合コンデ
ンサＣ1 およびＣ2 が、可変容量ダイオードＤ1 と前記
左側部分の間、および可変容量ダイオードＤ1 と可変容
量ダイオードＤ2 の間にそれぞれ挿入されている。
オードＤ1 、可変容量ダイオードＤ2 、キャパシタ
Ｃ0 、負性抵抗部−Ｒ、およびインダクタＬが並列に接
続された構成を備えている。ここで、破線ａ−ｂの左側
の部分（Ｃ0 ，−Ｒ，Ｌ）は、並列共振回路から前記可
変容量ダイオードＤ1 および可変容量ダイオードＤ2 を
除いた部分を表しているものである。これについては後
に説明する。また、直流をカットするための結合コンデ
ンサＣ1 およびＣ2 が、可変容量ダイオードＤ1 と前記
左側部分の間、および可変容量ダイオードＤ1 と可変容
量ダイオードＤ2 の間にそれぞれ挿入されている。
【００２４】ここで、図１の破線ａ−ｂの左側の部分に
ついて説明する。この左側部分は実際には、電源電圧を
供給されたトランジスタなどの電力を生成する能動素子
を有した並列共振回路によりなるものである。この左側
部分には、例えば、図４の回路から図４の可変容量ダイ
オードＤ1 と結合コンデンサＣ1 を取り除いた部分を用
いることができる。なお、図４と図１は左右逆の関係に
あり、図４の右側部分をこの実施の形態１に用いる場合
には、図４の可変容量ダイオードＤ1 と結合コンデンサ
Ｃ1 が、図１の破線ａ−ｂの右側の部分と交換されるこ
ととなる。すなわち、図１の破線ａ−ｂの右側の部分が
図４の可変容量ダイオードＤ1 と結合コンデンサＣ1 の
代わりに用いられる。なお、図１の破線ａ−ｂの左側の
部分として、他の並列共振回路を用いることももちろん
可能である。従って、図１における負性抵抗部−Ｒ、キ
ャパシタＣ0 、およびインダクタＬは、上記のような破
線ａ−ｂの左側部分の合成抵抗、合成キャパシタンス、
および合成インダクタンスを表しているものにすぎな
い。この負性抵抗部−Ｒは、電源電圧を供給されており
電圧制御発振回路中に電力を生成するという意味で、通
常の抵抗と異なる。
ついて説明する。この左側部分は実際には、電源電圧を
供給されたトランジスタなどの電力を生成する能動素子
を有した並列共振回路によりなるものである。この左側
部分には、例えば、図４の回路から図４の可変容量ダイ
オードＤ1 と結合コンデンサＣ1 を取り除いた部分を用
いることができる。なお、図４と図１は左右逆の関係に
あり、図４の右側部分をこの実施の形態１に用いる場合
には、図４の可変容量ダイオードＤ1 と結合コンデンサ
Ｃ1 が、図１の破線ａ−ｂの右側の部分と交換されるこ
ととなる。すなわち、図１の破線ａ−ｂの右側の部分が
図４の可変容量ダイオードＤ1 と結合コンデンサＣ1 の
代わりに用いられる。なお、図１の破線ａ−ｂの左側の
部分として、他の並列共振回路を用いることももちろん
可能である。従って、図１における負性抵抗部−Ｒ、キ
ャパシタＣ0 、およびインダクタＬは、上記のような破
線ａ−ｂの左側部分の合成抵抗、合成キャパシタンス、
および合成インダクタンスを表しているものにすぎな
い。この負性抵抗部−Ｒは、電源電圧を供給されており
電圧制御発振回路中に電力を生成するという意味で、通
常の抵抗と異なる。
【００２５】次に、図１の破線ａ−ｂの右側の部分につ
いて説明する。定電圧電源等の電圧源により、直流電圧
ＶbandがチョークコイルＬ1 を介して可変容量ダイオー
ドＤ1 に印加される。このチョークコイルＬ1 は、図１
の回路中に発生した高周波電圧が前記電圧源に印加され
ることを防止するために可変容量ダイオードＤ1 に直列
に接続されているものである。また、前記直流電圧Ｖ
bandの電圧源とは独立した電圧源により、別の制御電圧
Ｖcontが可変容量ダイオードＤ2 に印加される。さら
に、可変容量ダイオードＤ1 に印加される直流電圧Ｖ
bandが破線ａ−ｂの左側部分へ印加されることを防止す
るために、前述の結合コンデンサＣ1 が可変容量ダイオ
ードＤ1 と図１の点ａの間に挿入されている。なお、図
１に示した２本の矢印の先端は、それぞれ制御電圧Ｖ
contと直流電圧Ｖbandの高電圧側を表している。すなわ
ち、可変容量ダイオードＤ1 と可変容量ダイオードＤ2
は、それぞれに印加される電圧に対して逆方向接続とな
っている。
いて説明する。定電圧電源等の電圧源により、直流電圧
ＶbandがチョークコイルＬ1 を介して可変容量ダイオー
ドＤ1 に印加される。このチョークコイルＬ1 は、図１
の回路中に発生した高周波電圧が前記電圧源に印加され
ることを防止するために可変容量ダイオードＤ1 に直列
に接続されているものである。また、前記直流電圧Ｖ
bandの電圧源とは独立した電圧源により、別の制御電圧
Ｖcontが可変容量ダイオードＤ2 に印加される。さら
に、可変容量ダイオードＤ1 に印加される直流電圧Ｖ
bandが破線ａ−ｂの左側部分へ印加されることを防止す
るために、前述の結合コンデンサＣ1 が可変容量ダイオ
ードＤ1 と図１の点ａの間に挿入されている。なお、図
１に示した２本の矢印の先端は、それぞれ制御電圧Ｖ
contと直流電圧Ｖbandの高電圧側を表している。すなわ
ち、可変容量ダイオードＤ1 と可変容量ダイオードＤ2
は、それぞれに印加される電圧に対して逆方向接続とな
っている。
【００２６】ここで、負性抵抗部−Ｒより右側の部分を
合成キャパシタンスＣ’を持つキャパシタＣ’で置き換
えると、つまり、図１の回路を、インダクタＬ、負性抵
抗部−Ｒ、およびこのキャパシタＣ’によりなる並列共
振回路とみなすと、図１の回路は、その発振周波数がキ
ャパシタＣ’のキャパシタンスＣ’とインダクタＬのイ
ンダクタンスＬとにより制御される発振回路としてみる
ことができる。
合成キャパシタンスＣ’を持つキャパシタＣ’で置き換
えると、つまり、図１の回路を、インダクタＬ、負性抵
抗部−Ｒ、およびこのキャパシタＣ’によりなる並列共
振回路とみなすと、図１の回路は、その発振周波数がキ
ャパシタＣ’のキャパシタンスＣ’とインダクタＬのイ
ンダクタンスＬとにより制御される発振回路としてみる
ことができる。
【００２７】以下において、この実施の形態１の電圧制
御発振回路の動作を図１を参照して詳細に説明する。
御発振回路の動作を図１を参照して詳細に説明する。
【００２８】この電圧制御発振回路の発振周波数ｆ
0 は、破線ａ−ｂの左側に示されたインダクタＬのイン
ダクタンスＬと、キャパシタＣ0 のキャパシタンスＣ0
と可変容量ダイオードＤ1 のキャパシタンスＤ1 と可変
容量ダイオードＤ2 のキャパシタンスＤ2 とによりなる
前記合成キャパシタンスＣ’とにより、次式（１）のよ
うに決定される。
0 は、破線ａ−ｂの左側に示されたインダクタＬのイン
ダクタンスＬと、キャパシタＣ0 のキャパシタンスＣ0
と可変容量ダイオードＤ1 のキャパシタンスＤ1 と可変
容量ダイオードＤ2 のキャパシタンスＤ2 とによりなる
前記合成キャパシタンスＣ’とにより、次式（１）のよ
うに決定される。
【００２９】
【数１】
【００３０】この発振周波数ｆ0 は、前記合成キャパシ
タンスＣ’を変えることにより制御することができる。
この合成キャパシタンスＣ’はほぼ、並列接続されたキ
ャパシタのキャパシタンスの和（Ｃ0 ＋Ｄ1 ＋Ｄ2 ）に
より与えられる。従って、この合成キャパシタンスＣ’
は、直流電圧Ｖbandを変えて可変容量ダイオードＤ1の
キャパシタンスＤ1 を変えることにより、また、直流電
圧Ｖbandとは独立した制御電圧Ｖcontを変えて可変容量
ダイオードＤ2 のキャパシタンスＤ2 を変えることによ
り、調節することができる。なお、直流電圧Ｖbandと制
御電圧Ｖcontにより合成キャパシタンスＣ’をより広く
調節できるようにするためには、キャパシタンスＣ0 の
値が小さく、合成キャパシタンスＣ’中におけるＤ1 と
Ｄ2 の比率が大きいことが望ましい。上述のように、こ
の電圧制御発振回路の発振周波数ｆ0 は２個の独立した
制御電圧ＶcontおよびＶbandにより制御することが可能
である。このため、発振周波数の可変幅を広げることが
でき、発振周波数帯間の発振周波数のデジタル的な切り
替えが可能となる。
タンスＣ’を変えることにより制御することができる。
この合成キャパシタンスＣ’はほぼ、並列接続されたキ
ャパシタのキャパシタンスの和（Ｃ0 ＋Ｄ1 ＋Ｄ2 ）に
より与えられる。従って、この合成キャパシタンスＣ’
は、直流電圧Ｖbandを変えて可変容量ダイオードＤ1の
キャパシタンスＤ1 を変えることにより、また、直流電
圧Ｖbandとは独立した制御電圧Ｖcontを変えて可変容量
ダイオードＤ2 のキャパシタンスＤ2 を変えることによ
り、調節することができる。なお、直流電圧Ｖbandと制
御電圧Ｖcontにより合成キャパシタンスＣ’をより広く
調節できるようにするためには、キャパシタンスＣ0 の
値が小さく、合成キャパシタンスＣ’中におけるＤ1 と
Ｄ2 の比率が大きいことが望ましい。上述のように、こ
の電圧制御発振回路の発振周波数ｆ0 は２個の独立した
制御電圧ＶcontおよびＶbandにより制御することが可能
である。このため、発振周波数の可変幅を広げることが
でき、発振周波数帯間の発振周波数のデジタル的な切り
替えが可能となる。
【００３１】以下具体的に説明する。発振周波数帯間の
発振周波数ｆ0 の切り替えが不要な場合には、電圧制御
発振回路の発振周波数ｆ0 の制御は、図４および図５に
示した従来の電圧制御発振回路と同様にして制御電圧Ｖ
contの制御のみにより行われる。ここで、可変容量ダイ
オードＤ2 のキャパシタンスＤ2 の可変幅は限られてお
り、制御電圧Ｖcontの制御のみでは、発振周波数ｆ0 の
（例えば９００ＭＨｚ帯から１．８ＧＨｚ帯への）バン
ド間切り替えは不可能である。このようなバンド間切り
替えを行うためには、可変容量ダイオードＤ1 に直流電
圧Ｖbandを印加する（または、直流電圧Ｖbandの値を変
化させる）。このような操作により、可変容量ダイオー
ドＤ1 のキャパシタンスＤ1 が変えられ、これにより合
成キャパシタンスＣ’が変えられ、式（１）に従って発
振周波数ｆ0 が変化する。
発振周波数ｆ0 の切り替えが不要な場合には、電圧制御
発振回路の発振周波数ｆ0 の制御は、図４および図５に
示した従来の電圧制御発振回路と同様にして制御電圧Ｖ
contの制御のみにより行われる。ここで、可変容量ダイ
オードＤ2 のキャパシタンスＤ2 の可変幅は限られてお
り、制御電圧Ｖcontの制御のみでは、発振周波数ｆ0 の
（例えば９００ＭＨｚ帯から１．８ＧＨｚ帯への）バン
ド間切り替えは不可能である。このようなバンド間切り
替えを行うためには、可変容量ダイオードＤ1 に直流電
圧Ｖbandを印加する（または、直流電圧Ｖbandの値を変
化させる）。このような操作により、可変容量ダイオー
ドＤ1 のキャパシタンスＤ1 が変えられ、これにより合
成キャパシタンスＣ’が変えられ、式（１）に従って発
振周波数ｆ0 が変化する。
【００３２】例えば、直流電圧Ｖbandの値が０（Ｖ）か
らある正の値に切り替えられた場合、可変容量ダイオー
ドＤ1 のキャパシタンスＤ1 の値がより低い値に切り替
えられ、これにより、合成キャパシタンスＣ’がより低
い値に切り替えられ、式（１）に従って発振周波数ｆ0
が高位の発振周波数帯中の高い発振周波数に切り替えら
れる。
らある正の値に切り替えられた場合、可変容量ダイオー
ドＤ1 のキャパシタンスＤ1 の値がより低い値に切り替
えられ、これにより、合成キャパシタンスＣ’がより低
い値に切り替えられ、式（１）に従って発振周波数ｆ0
が高位の発振周波数帯中の高い発振周波数に切り替えら
れる。
【００３３】上述のように、この実施の形態１の電圧制
御発振回路においては、可変容量ダイオードＤ2 と可変
容量ダイオードＤ1 とを並列に設け、制御電圧Ｖcontと
直流電圧Ｖbandとを独立に制御することにより、発振周
波数の可変幅のさらなる拡大を実現している。さらに、
可変容量ダイオードＤ2 のキャパシタンスＤ2 を変化さ
せるための制御電圧Ｖcontとは独立した直流電圧Ｖband
の切り替えを行うことにより、発振周波数帯間のデジタ
ル的な発振周波数の切り替えを可能としている。
御発振回路においては、可変容量ダイオードＤ2 と可変
容量ダイオードＤ1 とを並列に設け、制御電圧Ｖcontと
直流電圧Ｖbandとを独立に制御することにより、発振周
波数の可変幅のさらなる拡大を実現している。さらに、
可変容量ダイオードＤ2 のキャパシタンスＤ2 を変化さ
せるための制御電圧Ｖcontとは独立した直流電圧Ｖband
の切り替えを行うことにより、発振周波数帯間のデジタ
ル的な発振周波数の切り替えを可能としている。
【００３４】実施の形態２．図２は本発明の実施の形態
２による電圧制御発振回路を示す回路図である。なお図
２において図１中のものと同一の記号は、図１中の構成
要素と同一もしくは対応した構成要素を示しており、こ
れらについての重複説明は省略する。
２による電圧制御発振回路を示す回路図である。なお図
２において図１中のものと同一の記号は、図１中の構成
要素と同一もしくは対応した構成要素を示しており、こ
れらについての重複説明は省略する。
【００３５】図２の電圧制御発振回路は図１の電圧制御
発振回路とほぼ同様の構成を有しているが、図１におけ
る可変容量ダイオードＤ1 を、可変容量ダイオードＤ1
とインダクタＬ0 の直列接続によりなるキャパシタンス
部に置き換えた構成となっている。このインダクタＬ0
は、発振周波数を所望の値に調整するために可変容量ダ
イオードＤ1 に加えられている。
発振回路とほぼ同様の構成を有しているが、図１におけ
る可変容量ダイオードＤ1 を、可変容量ダイオードＤ1
とインダクタＬ0 の直列接続によりなるキャパシタンス
部に置き換えた構成となっている。このインダクタＬ0
は、発振周波数を所望の値に調整するために可変容量ダ
イオードＤ1 に加えられている。
【００３６】以下において、この実施の形態２の電圧制
御発振回路の動作について図２を参照しながら説明す
る。図２の電圧制御発振回路の動作は図１の電圧制御発
振回路の動作とほぼ同様であり、双方に共通した動作に
ついての重複説明は簡潔のため省略する。
御発振回路の動作について図２を参照しながら説明す
る。図２の電圧制御発振回路の動作は図１の電圧制御発
振回路の動作とほぼ同様であり、双方に共通した動作に
ついての重複説明は簡潔のため省略する。
【００３７】この電圧制御発振回路の発振周波数ｆ
0 は、破線ａ−ｂの左側に示されたインダクタＬのイン
ダクタンスＬと、負性抵抗部−Ｒより右側の回路の合成
キャパシタンスＣ’とにより決定され、この発振周波数
ｆ0 は、負性抵抗部−Ｒより右側の回路のリアクタンス
が容量性である場合には、ほぼ前述の式（１）によって
表される。ここで、可変容量ダイオードＤ1 に直列接続
されたインダクタＬ0 のために、直流電圧Ｖbandの所定
の変化幅に対する可変容量ダイオードＤ1 のキャパシタ
ンスＤ1 の変化幅が拡大されており、これにより、図２
の電圧制御発振回路における発振周波数の可変幅がさら
に広げられている。
0 は、破線ａ−ｂの左側に示されたインダクタＬのイン
ダクタンスＬと、負性抵抗部−Ｒより右側の回路の合成
キャパシタンスＣ’とにより決定され、この発振周波数
ｆ0 は、負性抵抗部−Ｒより右側の回路のリアクタンス
が容量性である場合には、ほぼ前述の式（１）によって
表される。ここで、可変容量ダイオードＤ1 に直列接続
されたインダクタＬ0 のために、直流電圧Ｖbandの所定
の変化幅に対する可変容量ダイオードＤ1 のキャパシタ
ンスＤ1 の変化幅が拡大されており、これにより、図２
の電圧制御発振回路における発振周波数の可変幅がさら
に広げられている。
【００３８】上述のように、この実施の形態２の電圧制
御発振回路においては、図１の可変容量ダイオードＤ1
に直列にインダクタＬ0 を設けることにより、電圧制御
発振回路の発振周波数を所望の値に調整することがで
き、さらに、直流電圧Ｖbandの所定の変化幅に対する発
振周波数ｆ0 の可変幅を図１の電圧制御発振回路と比較
してさらに拡大することができる。なお、上記において
はインダクタＬ0 を可変容量ダイオードＤ1 と直列に設
けたが、インダクタを可変容量ダイオードＤ2 と直列に
設けて同様の効果を得ることも可能であることはいうま
でもない。
御発振回路においては、図１の可変容量ダイオードＤ1
に直列にインダクタＬ0 を設けることにより、電圧制御
発振回路の発振周波数を所望の値に調整することがで
き、さらに、直流電圧Ｖbandの所定の変化幅に対する発
振周波数ｆ0 の可変幅を図１の電圧制御発振回路と比較
してさらに拡大することができる。なお、上記において
はインダクタＬ0 を可変容量ダイオードＤ1 と直列に設
けたが、インダクタを可変容量ダイオードＤ2 と直列に
設けて同様の効果を得ることも可能であることはいうま
でもない。
【００３９】図３は、図２の電圧制御発振回路を組み込
んだ位相ロックループ（ＰＬＬ）を示す回路図である。
んだ位相ロックループ（ＰＬＬ）を示す回路図である。
【００４０】図３のＰＬＬは、２つの入力信号の位相差
を検出する位相比較器１、高周波信号をカットするロー
パスフィルタ３、この発明の実施の形態２による電圧制
御発振回路２０１、電圧制御発振回路２０１の発振出力
を高インピーダンスで入力してこれを発振出力信号ＯＵ
Ｔとして出力するバッファ５、および、バッファ５より
出力された発振出力信号ＯＵＴの周波数を１／Ｎ（Ｎは
分周器２０２に供給される分周数情報に従って設定され
る自然数）とし、この分周された信号を位相比較器１に
供給する分周器２０２を備えている。
を検出する位相比較器１、高周波信号をカットするロー
パスフィルタ３、この発明の実施の形態２による電圧制
御発振回路２０１、電圧制御発振回路２０１の発振出力
を高インピーダンスで入力してこれを発振出力信号ＯＵ
Ｔとして出力するバッファ５、および、バッファ５より
出力された発振出力信号ＯＵＴの周波数を１／Ｎ（Ｎは
分周器２０２に供給される分周数情報に従って設定され
る自然数）とし、この分周された信号を位相比較器１に
供給する分周器２０２を備えている。
【００４１】以下において、図３のＰＬＬの動作につい
て説明する。
て説明する。
【００４２】位相比較器１には参照クロック信号ＲＥＦ
と分周器２０２より出力される分周信号が供給される。
この参照クロック信号ＲＥＦは予め定められた固定の周
波数ｆREF を持っている。チャージポンプを有した位相
比較器１は、この２つの入力信号の周波数を検出し、検
出された分周信号と参照クロック信号ＲＥＦの間の位相
差に従って、ローパスフィルタ３が保持する電荷をチャ
ージ／ディスチャージする。位相比較器１によりその電
荷がチャージ／ディスチャージされるローパスフィルタ
３は、高周波信号成分をカットして前記電荷の量に従っ
た制御電圧Ｖco ntを電圧制御発振回路２０１中の可変容
量ダイオードＤ2 に供給する。
と分周器２０２より出力される分周信号が供給される。
この参照クロック信号ＲＥＦは予め定められた固定の周
波数ｆREF を持っている。チャージポンプを有した位相
比較器１は、この２つの入力信号の周波数を検出し、検
出された分周信号と参照クロック信号ＲＥＦの間の位相
差に従って、ローパスフィルタ３が保持する電荷をチャ
ージ／ディスチャージする。位相比較器１によりその電
荷がチャージ／ディスチャージされるローパスフィルタ
３は、高周波信号成分をカットして前記電荷の量に従っ
た制御電圧Ｖco ntを電圧制御発振回路２０１中の可変容
量ダイオードＤ2 に供給する。
【００４３】制御電圧Ｖcontが印加された可変容量ダイ
オードＤ2 のキャパシタンスＤ2 は、制御電圧Ｖcontが
高くなるほど小さくなる。そして、電圧制御発振回路２
０１の発振周波数ｆ0 は、可変容量ダイオードＤ2 のキ
ャパシタンスＤ2 が小さくなるほど高くなる。従って、
電圧制御発振回路２０１の発振周波数ｆ0 は、制御電圧
Ｖcontが高くなるほど高くなり、制御電圧Ｖcontが低く
なるほど低くなる。ここで、発振周波数ｆ0 が前記ｆ
REF ×Ｎとなるのが制御電圧ＶcontがＶREF のときであ
るとすれば、分周信号と参照クロック信号ＲＥＦの間の
位相差が大きくなるほど制御電圧Ｖcontと前記ＶREF の
差が大きくなることになる。従って、分周器２０２から
出力される分周信号の周波数は、時間の経過に従って参
照クロック信号ＲＥＦの周波数ｆREF に近づいてゆく。
このＰＬＬが位相ロックした定常状態では、電圧制御発
振回路２０１の発振周波数ｆ0 は、参照クロック信号Ｒ
ＥＦの周波数ｆREF のＮ倍（ｆREF ×Ｎ）となる。
オードＤ2 のキャパシタンスＤ2 は、制御電圧Ｖcontが
高くなるほど小さくなる。そして、電圧制御発振回路２
０１の発振周波数ｆ0 は、可変容量ダイオードＤ2 のキ
ャパシタンスＤ2 が小さくなるほど高くなる。従って、
電圧制御発振回路２０１の発振周波数ｆ0 は、制御電圧
Ｖcontが高くなるほど高くなり、制御電圧Ｖcontが低く
なるほど低くなる。ここで、発振周波数ｆ0 が前記ｆ
REF ×Ｎとなるのが制御電圧ＶcontがＶREF のときであ
るとすれば、分周信号と参照クロック信号ＲＥＦの間の
位相差が大きくなるほど制御電圧Ｖcontと前記ＶREF の
差が大きくなることになる。従って、分周器２０２から
出力される分周信号の周波数は、時間の経過に従って参
照クロック信号ＲＥＦの周波数ｆREF に近づいてゆく。
このＰＬＬが位相ロックした定常状態では、電圧制御発
振回路２０１の発振周波数ｆ0 は、参照クロック信号Ｒ
ＥＦの周波数ｆREF のＮ倍（ｆREF ×Ｎ）となる。
【００４４】電圧制御発振回路２０１の発振周波数帯を
高位の発振周波数帯に切り替えて発振出力信号ＯＵＴの
周波数帯を高位側に切り替えるためには、分周器２０２
に供給される前記分周数情報を変更して前記Ｎをより大
きい値Ｎ’に切り替え、直流電圧Ｖbandを（例えば０
（Ｖ）から所定の正の値に）変更する。このような直流
電圧Ｖbandの印加により、可変容量ダイオードＤ1 のキ
ャパシタンスＤ1 がより小さな値に切り替えられ、合成
キャパシタンスＣ’がより小さな値に切り替えられ、こ
れにより式（１）に従って発振周波数ｆ0 が高位の発振
周波数帯中の高い発振周波数に切り替えられる。この操
作により、電圧制御発振回路２０１の発振周波数ｆ0 が
ｆREF ×Ｎ’と等しい高めの周波数に切り替えられ、図
３のＰＬＬは、その発振出力信号ＯＵＴが前記高位の発
振周波数帯中の高い発振周波数ｆRE F ×Ｎ’となった新
しい定常状態において位相ロックする。
高位の発振周波数帯に切り替えて発振出力信号ＯＵＴの
周波数帯を高位側に切り替えるためには、分周器２０２
に供給される前記分周数情報を変更して前記Ｎをより大
きい値Ｎ’に切り替え、直流電圧Ｖbandを（例えば０
（Ｖ）から所定の正の値に）変更する。このような直流
電圧Ｖbandの印加により、可変容量ダイオードＤ1 のキ
ャパシタンスＤ1 がより小さな値に切り替えられ、合成
キャパシタンスＣ’がより小さな値に切り替えられ、こ
れにより式（１）に従って発振周波数ｆ0 が高位の発振
周波数帯中の高い発振周波数に切り替えられる。この操
作により、電圧制御発振回路２０１の発振周波数ｆ0 が
ｆREF ×Ｎ’と等しい高めの周波数に切り替えられ、図
３のＰＬＬは、その発振出力信号ＯＵＴが前記高位の発
振周波数帯中の高い発振周波数ｆRE F ×Ｎ’となった新
しい定常状態において位相ロックする。
【００４５】図３のＰＬＬは、例えば、携帯電話機の検
波器における電波の周波数の検波などに用いることがで
きる。以下において、図３のＰＬＬをデュアルバンド携
帯電話機に使用した例について説明する。
波器における電波の周波数の検波などに用いることがで
きる。以下において、図３のＰＬＬをデュアルバンド携
帯電話機に使用した例について説明する。
【００４６】携帯電話機を例えば９００ＭＨｚ帯と１．
８ＧＨｚ帯の２つの周波数帯で動作するデュアルバンド
携帯電話機として設計する場合には、そのデュアルバン
ド携帯電話機の参照クロック信号ＲＥＦの周波数ｆREF
を２００ｋＨｚに設定することができる。
８ＧＨｚ帯の２つの周波数帯で動作するデュアルバンド
携帯電話機として設計する場合には、そのデュアルバン
ド携帯電話機の参照クロック信号ＲＥＦの周波数ｆREF
を２００ｋＨｚに設定することができる。
【００４７】９００ＭＨｚ帯における使用のためには、
分周器２０２の分周数Ｎは、４５００付近で選択された
値Ｎ１に設定され、発振周波数切り替え用の直流電圧Ｖ
bandは、例えば０（Ｖ）に設定される。このＰＬＬが位
相ロックした定常状態では、ローパスフィルタ３から可
変容量ダイオードＤ2 に供給される制御電圧Ｖcontは例
えば１．５（Ｖ）で安定し、電圧制御発振回路２０１の
発振周波数は前記Ｎ１×２００（ｋＨｚ）で安定する。
９００ＭＨｚ帯中の他の周波数での使用のためには、分
周器２０２に供給される分周数情報が更新され、分周数
Ｎが４５００付近で選択された新しい値Ｎ２に変更され
る。これにより、ＰＬＬは、制御電圧Ｖcontが例えば
１．６（Ｖ）、電圧制御発振回路２０１の発振周波数が
前記Ｎ２×２００（ｋＨｚ）である新しい定常状態とな
る。
分周器２０２の分周数Ｎは、４５００付近で選択された
値Ｎ１に設定され、発振周波数切り替え用の直流電圧Ｖ
bandは、例えば０（Ｖ）に設定される。このＰＬＬが位
相ロックした定常状態では、ローパスフィルタ３から可
変容量ダイオードＤ2 に供給される制御電圧Ｖcontは例
えば１．５（Ｖ）で安定し、電圧制御発振回路２０１の
発振周波数は前記Ｎ１×２００（ｋＨｚ）で安定する。
９００ＭＨｚ帯中の他の周波数での使用のためには、分
周器２０２に供給される分周数情報が更新され、分周数
Ｎが４５００付近で選択された新しい値Ｎ２に変更され
る。これにより、ＰＬＬは、制御電圧Ｖcontが例えば
１．６（Ｖ）、電圧制御発振回路２０１の発振周波数が
前記Ｎ２×２００（ｋＨｚ）である新しい定常状態とな
る。
【００４８】ＰＬＬの周波数帯を１．８ＧＨｚ帯に切り
替えるためには、分周器２０２に供給される分周数情報
が更新され、分周数Ｎが９０００付近で選択された新し
い値Ｎ３に変更され、発振周波数切り替え用の直流電圧
Ｖbandが、所定の正の値、例えば３．０（Ｖ）に設定さ
れる。この直流電圧Ｖbandの印加により、可変容量ダイ
オードＤ1 のキャパシタンスＤ1 がより小さな値に切り
替えられ、合成キャパシタンスＣ’がより小さな値に切
り替えられ、これにより式（１）に従って電圧制御発振
回路２０１の発振周波数ｆ0 が高位の発振周波数帯
（１．８ＧＨｚ帯）中の高い発振周波数に切り替えられ
る。これにより、ＰＬＬは、制御電圧Ｖcontが例えば
１．５（Ｖ）、電圧制御発振回路２０１の発振周波数が
前記Ｎ３×２００（ｋＨｚ）である新しい定常状態とな
る。１．８ＧＨｚ帯中の他の周波数での使用のために
は、分周数情報が更新され、分周数Ｎが９０００付近で
選択された新しい値Ｎ４に変更される。これにより、Ｐ
ＬＬは、制御電圧Ｖcontが例えば１．５５（Ｖ）、電圧
制御発振回路２０１の発振周波数が前記Ｎ４×２００
（ｋＨｚ）である新しい定常状態となる。
替えるためには、分周器２０２に供給される分周数情報
が更新され、分周数Ｎが９０００付近で選択された新し
い値Ｎ３に変更され、発振周波数切り替え用の直流電圧
Ｖbandが、所定の正の値、例えば３．０（Ｖ）に設定さ
れる。この直流電圧Ｖbandの印加により、可変容量ダイ
オードＤ1 のキャパシタンスＤ1 がより小さな値に切り
替えられ、合成キャパシタンスＣ’がより小さな値に切
り替えられ、これにより式（１）に従って電圧制御発振
回路２０１の発振周波数ｆ0 が高位の発振周波数帯
（１．８ＧＨｚ帯）中の高い発振周波数に切り替えられ
る。これにより、ＰＬＬは、制御電圧Ｖcontが例えば
１．５（Ｖ）、電圧制御発振回路２０１の発振周波数が
前記Ｎ３×２００（ｋＨｚ）である新しい定常状態とな
る。１．８ＧＨｚ帯中の他の周波数での使用のために
は、分周数情報が更新され、分周数Ｎが９０００付近で
選択された新しい値Ｎ４に変更される。これにより、Ｐ
ＬＬは、制御電圧Ｖcontが例えば１．５５（Ｖ）、電圧
制御発振回路２０１の発振周波数が前記Ｎ４×２００
（ｋＨｚ）である新しい定常状態となる。
【００４９】ＰＬＬの周波数帯を９００ＭＨｚ帯に戻す
ためには、分周数情報が更新され、分周数Ｎが４５００
付近で選択された新しい値Ｎ５に変更され、発振周波数
切り替え用の直流電圧Ｖbandが０（Ｖ）に戻される。こ
れにより、ＰＬＬは、制御電圧Ｖcontが例えば１．４５
（Ｖ）、電圧制御発振回路２０１の発振周波数が前記Ｎ
５×２００（ｋＨｚ）である新しい定常状態となる。
ためには、分周数情報が更新され、分周数Ｎが４５００
付近で選択された新しい値Ｎ５に変更され、発振周波数
切り替え用の直流電圧Ｖbandが０（Ｖ）に戻される。こ
れにより、ＰＬＬは、制御電圧Ｖcontが例えば１．４５
（Ｖ）、電圧制御発振回路２０１の発振周波数が前記Ｎ
５×２００（ｋＨｚ）である新しい定常状態となる。
【００５０】上述のように、図３のＰＬＬにおいては、
発振出力信号ＯＵＴの周波数微調整を分周数Ｎの変更に
より行うことができ、さらに、発振出力信号ＯＵＴの周
波数の周波数帯間切り替えを直流電圧Ｖbandおよび分周
数Ｎの変更により行うことが可能である。
発振出力信号ＯＵＴの周波数微調整を分周数Ｎの変更に
より行うことができ、さらに、発振出力信号ＯＵＴの周
波数の周波数帯間切り替えを直流電圧Ｖbandおよび分周
数Ｎの変更により行うことが可能である。
【００５１】なお、上記各実施の形態においては電圧制
御発振回路が備える可変容量ダイオードの数を２個とし
たが、３個以上の可変容量ダイオードを電圧制御発振回
路中に設けて同様の効果を得ることも可能であることは
いうまでもない。
御発振回路が備える可変容量ダイオードの数を２個とし
たが、３個以上の可変容量ダイオードを電圧制御発振回
路中に設けて同様の効果を得ることも可能であることは
いうまでもない。
【００５２】
【発明の効果】以上のように、請求項１記載の電圧制御
発振回路によれば、電力を電圧制御発振回路に供給する
負性抵抗部と、回路のキャパシタンスとインダクタンス
の並列共振とを用いる電圧制御発振回路において、第１
の制御電圧に従って自身のキャパシタンスを変化させ、
これにより前記電圧制御発振回路の発振周波数を変化さ
せる第１の可変容量ダイオードと、前記第１の可変容量
ダイオードと並列に接続され、第２の制御電圧に従って
自身のキャパシタンスを変化させ、これにより前記電圧
制御発振回路の発振周波数を変化させる第２の可変容量
ダイオードとを備えるようにしたため、第１の可変容量
ダイオードと第２の可変容量ダイオードの各々のキャパ
シタンスを独立した第１の制御電圧と第２の制御電圧に
よりそれぞれ制御することにより、電圧制御発振回路の
発振周波数の可変幅をより広くとることが可能となり、
さらに、一方の制御電圧を発振周波数の微調整に、他方
の制御電圧をバンド間切り替えに用いることにより、発
振周波数帯間のデジタル的な発振周波数の切り替えを行
うことが可能となる効果がある。
発振回路によれば、電力を電圧制御発振回路に供給する
負性抵抗部と、回路のキャパシタンスとインダクタンス
の並列共振とを用いる電圧制御発振回路において、第１
の制御電圧に従って自身のキャパシタンスを変化させ、
これにより前記電圧制御発振回路の発振周波数を変化さ
せる第１の可変容量ダイオードと、前記第１の可変容量
ダイオードと並列に接続され、第２の制御電圧に従って
自身のキャパシタンスを変化させ、これにより前記電圧
制御発振回路の発振周波数を変化させる第２の可変容量
ダイオードとを備えるようにしたため、第１の可変容量
ダイオードと第２の可変容量ダイオードの各々のキャパ
シタンスを独立した第１の制御電圧と第２の制御電圧に
よりそれぞれ制御することにより、電圧制御発振回路の
発振周波数の可変幅をより広くとることが可能となり、
さらに、一方の制御電圧を発振周波数の微調整に、他方
の制御電圧をバンド間切り替えに用いることにより、発
振周波数帯間のデジタル的な発振周波数の切り替えを行
うことが可能となる効果がある。
【００５３】請求項２記載の電圧制御発振回路によれ
ば、請求項１記載の電圧制御発振回路において、前記負
性抵抗部と前記第１の可変容量ダイオードの間に第１の
結合コンデンサを設け、前記第１の可変容量ダイオード
と前記第２の可変容量ダイオードの間に第２の結合コン
デンサを設けたため、結合コンデンサにより、各部分の
間に直流電流が流れることを防止して有効な発振を行う
ことができる効果がある。
ば、請求項１記載の電圧制御発振回路において、前記負
性抵抗部と前記第１の可変容量ダイオードの間に第１の
結合コンデンサを設け、前記第１の可変容量ダイオード
と前記第２の可変容量ダイオードの間に第２の結合コン
デンサを設けたため、結合コンデンサにより、各部分の
間に直流電流が流れることを防止して有効な発振を行う
ことができる効果がある。
【００５４】請求項３記載の電圧制御発振回路によれ
ば、請求項１記載の電圧制御発振回路において、前記第
１の制御電圧が、前記第１の可変容量ダイオードにチョ
ークコイルを介して印加されるようにしたため、電圧制
御発振回路中に発生した高周波電圧が前記第１の制御電
圧の電圧源に印加されることを防止して電圧源への影響
を防止することができる効果がある。
ば、請求項１記載の電圧制御発振回路において、前記第
１の制御電圧が、前記第１の可変容量ダイオードにチョ
ークコイルを介して印加されるようにしたため、電圧制
御発振回路中に発生した高周波電圧が前記第１の制御電
圧の電圧源に印加されることを防止して電圧源への影響
を防止することができる効果がある。
【００５５】請求項４記載の電圧制御発振回路によれ
ば、請求項１記載の電圧制御発振回路において、前記第
１の可変容量ダイオードに直列にインダクタを設けたた
め、前記第１の可変容量ダイオードのキャパシタンスの
可変幅を広げ、電圧制御発振回路の発振周波数の可変幅
をより広げることができる効果がある。
ば、請求項１記載の電圧制御発振回路において、前記第
１の可変容量ダイオードに直列にインダクタを設けたた
め、前記第１の可変容量ダイオードのキャパシタンスの
可変幅を広げ、電圧制御発振回路の発振周波数の可変幅
をより広げることができる効果がある。
【００５６】請求項５記載の電圧制御発振回路によれ
ば、請求項１記載の電圧制御発振回路において、前記第
２の可変容量ダイオードに直列にインダクタを設けたた
め、前記第２の可変容量ダイオードのキャパシタンスの
可変幅を広げ、電圧制御発振回路の発振周波数の可変幅
をより広げることができる効果がある。
ば、請求項１記載の電圧制御発振回路において、前記第
２の可変容量ダイオードに直列にインダクタを設けたた
め、前記第２の可変容量ダイオードのキャパシタンスの
可変幅を広げ、電圧制御発振回路の発振周波数の可変幅
をより広げることができる効果がある。
【００５７】請求項６記載の電圧制御発振回路によれ
ば、発振周波数が回路のキャパシタンスとインダクタン
スにより決定される電圧制御発振回路において、第１の
可変容量ダイオードとインダクタの直列接続によりな
り、第１の制御電圧に従って自身のキャパシタンスを変
化させるキャパシタンス部と、前記キャパシタンス部と
並列に接続され、第２の制御電圧に従って自身のキャパ
シタンスを変化させる第２の可変容量ダイオードと、前
記キャパシタンス部と並列に接続され、前記電圧制御発
振回路に電力を供給する負性抵抗部とを備えるようにし
たため、第１の可変容量ダイオードと第２の可変容量ダ
イオードの各々のキャパシタンスを独立した第１の制御
電圧と第２の制御電圧によりそれぞれ制御することによ
り、電圧制御発振回路の発振周波数の可変幅をより広く
とることが可能となり、また、一方の制御電圧を発振周
波数の微調整に、他方の制御電圧をバンド間切り替えに
用いることにより、発振周波数帯間のデジタル的な発振
周波数の切り替えを行うことが可能となる効果がある。
さらに、キャパシタンス部において、第１の可変容量ダ
イオードに対してインダクタを直列接続しているため、
第１の可変容量ダイオードのキャパシタンスの可変幅を
より広くとり、電圧制御発振回路の発振周波数の可変幅
をより広くすることができる効果がある。
ば、発振周波数が回路のキャパシタンスとインダクタン
スにより決定される電圧制御発振回路において、第１の
可変容量ダイオードとインダクタの直列接続によりな
り、第１の制御電圧に従って自身のキャパシタンスを変
化させるキャパシタンス部と、前記キャパシタンス部と
並列に接続され、第２の制御電圧に従って自身のキャパ
シタンスを変化させる第２の可変容量ダイオードと、前
記キャパシタンス部と並列に接続され、前記電圧制御発
振回路に電力を供給する負性抵抗部とを備えるようにし
たため、第１の可変容量ダイオードと第２の可変容量ダ
イオードの各々のキャパシタンスを独立した第１の制御
電圧と第２の制御電圧によりそれぞれ制御することによ
り、電圧制御発振回路の発振周波数の可変幅をより広く
とることが可能となり、また、一方の制御電圧を発振周
波数の微調整に、他方の制御電圧をバンド間切り替えに
用いることにより、発振周波数帯間のデジタル的な発振
周波数の切り替えを行うことが可能となる効果がある。
さらに、キャパシタンス部において、第１の可変容量ダ
イオードに対してインダクタを直列接続しているため、
第１の可変容量ダイオードのキャパシタンスの可変幅を
より広くとり、電圧制御発振回路の発振周波数の可変幅
をより広くすることができる効果がある。
【００５８】請求項７記載の電圧制御発振回路によれ
ば、請求項６記載の電圧制御発振回路において、前記負
性抵抗部と前記キャパシタンス部の間に第１の結合コン
デンサを設け、前記キャパシタンス部と前記第２の可変
容量ダイオードの間に第２の結合コンデンサを設けたた
め、結合コンデンサにより、各部分の間に直流電流が流
れることを防止して有効な発振を行うことができる効果
がある。
ば、請求項６記載の電圧制御発振回路において、前記負
性抵抗部と前記キャパシタンス部の間に第１の結合コン
デンサを設け、前記キャパシタンス部と前記第２の可変
容量ダイオードの間に第２の結合コンデンサを設けたた
め、結合コンデンサにより、各部分の間に直流電流が流
れることを防止して有効な発振を行うことができる効果
がある。
【００５９】請求項８記載の電圧制御発振回路によれ
ば、請求項６記載の電圧制御発振回路において、前記第
１の制御電圧が、前記キャパシタンス部にチョークコイ
ルを介して印加されるようにしたため、電圧制御発振回
路中に発生した高周波電圧が前記第１の制御電圧の電圧
源に印加されることを防止して電圧源への影響を防止す
ることができる効果がある。
ば、請求項６記載の電圧制御発振回路において、前記第
１の制御電圧が、前記キャパシタンス部にチョークコイ
ルを介して印加されるようにしたため、電圧制御発振回
路中に発生した高周波電圧が前記第１の制御電圧の電圧
源に印加されることを防止して電圧源への影響を防止す
ることができる効果がある。
【００６０】請求項９記載の電圧制御発振回路によれ
ば、発振周波数が回路のキャパシタンスとインダクタン
スにより決定される電圧制御発振回路において、前記電
圧制御発振回路に電力を供給する負性抵抗部と、前記負
性抵抗部と並列に、かつ、互いに並列に接続され、各々
のキャパシタンスが各々に対応する独立した制御電圧に
より制御される複数の可変容量ダイオードとを備えるよ
うにしたため、各可変容量ダイオードの各々のキャパシ
タンスを各々独立した制御電圧によりそれぞれ制御する
ことにより、電圧制御発振回路の発振周波数の可変幅を
より広くとることが可能となる。さらに、いくつかの制
御電圧を発振周波数の微調整に、他の制御電圧をバンド
間切り替えに用いるなどの方法により、多様な方法で発
振周波数帯間のデジタル的な発振周波数の切り替えを行
うことが可能となる効果がある。
ば、発振周波数が回路のキャパシタンスとインダクタン
スにより決定される電圧制御発振回路において、前記電
圧制御発振回路に電力を供給する負性抵抗部と、前記負
性抵抗部と並列に、かつ、互いに並列に接続され、各々
のキャパシタンスが各々に対応する独立した制御電圧に
より制御される複数の可変容量ダイオードとを備えるよ
うにしたため、各可変容量ダイオードの各々のキャパシ
タンスを各々独立した制御電圧によりそれぞれ制御する
ことにより、電圧制御発振回路の発振周波数の可変幅を
より広くとることが可能となる。さらに、いくつかの制
御電圧を発振周波数の微調整に、他の制御電圧をバンド
間切り替えに用いるなどの方法により、多様な方法で発
振周波数帯間のデジタル的な発振周波数の切り替えを行
うことが可能となる効果がある。
【００６１】請求項１０記載の電圧制御発振回路によれ
ば、請求項９記載の電圧制御発振回路において、各可変
容量ダイオードの間、および前記負性抵抗部とこれに隣
接した可変容量ダイオードの間に、結合コンデンサを設
けたため、結合コンデンサにより、各部分の間に直流電
流が流れることを防止して有効な発振を行うことができ
る効果がある。
ば、請求項９記載の電圧制御発振回路において、各可変
容量ダイオードの間、および前記負性抵抗部とこれに隣
接した可変容量ダイオードの間に、結合コンデンサを設
けたため、結合コンデンサにより、各部分の間に直流電
流が流れることを防止して有効な発振を行うことができ
る効果がある。
【００６２】請求項１１記載の電圧制御発振回路によれ
ば、請求項９記載の電圧制御発振回路において、少なく
とも一つの制御電圧が、対応する可変容量ダイオードに
チョークコイルを介して印加されるようにしたため、電
圧制御発振回路中に発生した高周波電圧が前記少なくと
も一つの制御電圧の電圧源に印加されることを防止して
電圧源への影響を防止することができる効果がある。
ば、請求項９記載の電圧制御発振回路において、少なく
とも一つの制御電圧が、対応する可変容量ダイオードに
チョークコイルを介して印加されるようにしたため、電
圧制御発振回路中に発生した高周波電圧が前記少なくと
も一つの制御電圧の電圧源に印加されることを防止して
電圧源への影響を防止することができる効果がある。
【００６３】請求項１２記載の電圧制御発振回路によれ
ば、請求項９記載の電圧制御発振回路において、少なく
とも一つの可変容量ダイオードに直列にインダクタを設
けたため、前記少なくとも一つの可変容量ダイオードの
キャパシタンスの可変幅を広げ、電圧制御発振回路の発
振周波数の可変幅をより広げることができる効果があ
る。
ば、請求項９記載の電圧制御発振回路において、少なく
とも一つの可変容量ダイオードに直列にインダクタを設
けたため、前記少なくとも一つの可変容量ダイオードの
キャパシタンスの可変幅を広げ、電圧制御発振回路の発
振周波数の可変幅をより広げることができる効果があ
る。
【図１】本発明の実施の形態１による電圧制御発振回路
を示す回路図である。
を示す回路図である。
【図２】本発明の実施の形態２による電圧制御発振回路
を示す回路図である。
を示す回路図である。
【図３】図２の電圧制御発振回路を組み込んだ位相ロッ
クループ（ＰＬＬ）を示す回路図である。
クループ（ＰＬＬ）を示す回路図である。
【図４】従来の電圧制御発振回路を示す回路図である。
【図５】特開平７−２３１２１９号公報に開示されてい
る他の従来の電圧制御発振回路を示す回路図である。
る他の従来の電圧制御発振回路を示す回路図である。
Ｄ1 可変容量ダイオード Ｄ2 可変容量ダイオード −Ｒ 負性抵抗部 Ｃ1 結合コンデンサ Ｃ2 結合コンデンサ Ｌ1 チョークコイル Ｌ0 インダクタ Ｖband 直流電圧（第１の制御電圧） Ｖcont 制御電圧（第２の制御電圧） ｆ0 発振周波数 ２０１ 電圧制御発振回路
Claims (12)
- 【請求項１】 電力を電圧制御発振回路に供給する負性
抵抗部と、回路のキャパシタンスとインダクタンスの並
列共振とを用いる電圧制御発振回路において、 第１の制御電圧に従って自身のキャパシタンスを変化さ
せ、これにより前記電圧制御発振回路の発振周波数を変
化させる第１の可変容量ダイオードと、 前記第１の可変容量ダイオードと並列に接続され、第２
の制御電圧に従って自身のキャパシタンスを変化させ、
これにより前記電圧制御発振回路の発振周波数を変化さ
せる第２の可変容量ダイオードとを備えたことを特徴と
する電圧制御発振回路。 - 【請求項２】 前記負性抵抗部と前記第１の可変容量ダ
イオードの間に第１の結合コンデンサが設けられ、前記
第１の可変容量ダイオードと前記第２の可変容量ダイオ
ードの間に第２の結合コンデンサが設けられたことを特
徴とする請求項１記載の電圧制御発振回路。 - 【請求項３】 前記第１の制御電圧が、前記第１の可変
容量ダイオードにチョークコイルを介して印加されるこ
とを特徴とする請求項１記載の電圧制御発振回路。 - 【請求項４】 前記第１の可変容量ダイオードに直列に
インダクタを設けたことを特徴とする請求項１記載の電
圧制御発振回路。 - 【請求項５】 前記第２の可変容量ダイオードに直列に
インダクタを設けたことを特徴とする請求項１記載の電
圧制御発振回路。 - 【請求項６】 発振周波数が回路のキャパシタンスとイ
ンダクタンスにより決定される電圧制御発振回路におい
て、 第１の可変容量ダイオードとインダクタの直列接続によ
りなり、第１の制御電圧に従って自身のキャパシタンス
を変化させるキャパシタンス部と、 前記キャパシタンス部と並列に接続され、第２の制御電
圧に従って自身のキャパシタンスを変化させる第２の可
変容量ダイオードと、 前記キャパシタンス部と並列に接続され、前記電圧制御
発振回路に電力を供給する負性抵抗部とを備えたことを
特徴とする電圧制御発振回路。 - 【請求項７】 前記負性抵抗部と前記キャパシタンス部
の間に第１の結合コンデンサが設けられ、前記キャパシ
タンス部と前記第２の可変容量ダイオードの間に第２の
結合コンデンサが設けられたことを特徴とする請求項６
記載の電圧制御発振回路。 - 【請求項８】 前記第１の制御電圧が、前記キャパシタ
ンス部にチョークコイルを介して印加されることを特徴
とする請求項６記載の電圧制御発振回路。 - 【請求項９】 発振周波数が回路のキャパシタンスとイ
ンダクタンスにより決定される電圧制御発振回路におい
て、 前記電圧制御発振回路に電力を供給する負性抵抗部と、 前記負性抵抗部と並列に、かつ、互いに並列に接続さ
れ、各々のキャパシタンスが各々に対応する独立した制
御電圧により制御される複数の可変容量ダイオードとを
備えたことを特徴とする電圧制御発振回路。 - 【請求項１０】 各可変容量ダイオードの間、および前
記負性抵抗部とこれに隣接した可変容量ダイオードの間
に、結合コンデンサが設けられたことを特徴とする請求
項９記載の電圧制御発振回路。 - 【請求項１１】 少なくとも一つの制御電圧が、対応す
る可変容量ダイオードにチョークコイルを介して印加さ
れることを特徴とする請求項９記載の電圧制御発振回
路。 - 【請求項１２】 少なくとも一つの可変容量ダイオード
に直列にインダクタを設けたことを特徴とする請求項９
記載の電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP874498A JPH10261918A (ja) | 1997-01-20 | 1998-01-20 | 電圧制御発振回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-7120 | 1997-01-20 | ||
| JP712097 | 1997-01-20 | ||
| JP874498A JPH10261918A (ja) | 1997-01-20 | 1998-01-20 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261918A true JPH10261918A (ja) | 1998-09-29 |
Family
ID=26341383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP874498A Pending JPH10261918A (ja) | 1997-01-20 | 1998-01-20 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261918A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563387B2 (en) | 2000-05-30 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for synthesizing high-frequency signals for wireless communications |
| JP2006352423A (ja) * | 2005-06-15 | 2006-12-28 | Murata Mfg Co Ltd | 電圧制御発振器 |
| JP2007259376A (ja) * | 2006-03-27 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 発振回路とこれを用いたｐｌｌ発振回路とこのｐｌｌ発振回路を用いた高周波受信装置 |
| JP2016531478A (ja) * | 2013-07-25 | 2016-10-06 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 周波数信号発生システムとディスプレイ装置 |
-
1998
- 1998-01-20 JP JP874498A patent/JPH10261918A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563387B2 (en) | 2000-05-30 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for synthesizing high-frequency signals for wireless communications |
| JP2006352423A (ja) * | 2005-06-15 | 2006-12-28 | Murata Mfg Co Ltd | 電圧制御発振器 |
| JP2007259376A (ja) * | 2006-03-27 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 発振回路とこれを用いたｐｌｌ発振回路とこのｐｌｌ発振回路を用いた高周波受信装置 |
| JP2016531478A (ja) * | 2013-07-25 | 2016-10-06 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | 周波数信号発生システムとディスプレイ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600279A (en) | VCO having adjustment for fluctuations in relation between control voltage and output frequency | |
| US7432768B2 (en) | Voltage controlled digital analog oscillator and frequency synthesizer using the same | |
| US6853257B2 (en) | PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator | |
| KR0153379B1 (ko) | 디지탈 무선통신시스템의 업/다운컨버터용 전압제어발진기 | |
| JP2001358532A (ja) | 電圧制御発振回路 | |
| KR20060048020A (ko) | 가변 용량 기능의 온 오프 스위치를 가지는 가변 용량회로, 및 이 가변 용량 회로를 사용한 전압 제어 발진기 | |
| US20110254632A1 (en) | Pll frequency synthesizer | |
| US7538630B2 (en) | Voltage controlled oscillator | |
| JP2008148210A (ja) | 電圧制御発振器、ｐｌｌ回路 | |
| US5973519A (en) | Voltage controlled oscillator circuit capable of switching between oscillation frequency bands | |
| US6008702A (en) | Voltage-controlled oscillator with diode and passive element to increase range of oscillating frequency | |
| WO2005031978A1 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH10261918A (ja) | 電圧制御発振回路 | |
| KR102222808B1 (ko) | 전압 제어 발진기 및 이를 포함하는 주파수 합성 장치 | |
| KR20080029680A (ko) | 이중 대역 발진기 및 이를 이용한 주파수 합성기 | |
| JP2000201023A (ja) | 電圧制御発振器 | |
| JP2004312588A (ja) | 水晶発振器切替式ｐｌｌ発振回路 | |
| JPH1065444A (ja) | 電圧制御発振器及びこの発振器を使用したｐｌｌ 周波数シンセサイザ | |
| CN111446961A (zh) | 频率综合器和频率综合器的驱动方法 | |
| JPH10242849A (ja) | 電圧制御型高周波発振回路 | |
| JP2003174322A (ja) | 電圧制御発振器 | |
| JP2003332841A (ja) | 電圧制御発振回路 | |
| JPH09116429A (ja) | Ｖｃｏの発振周波数調整装置 | |
| JP2002124872A (ja) | 電圧制御発振器及びそれを用いたｐｌｌ回路 | |
| JP2010050738A (ja) | Ｐｌｌ周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001212 |