JP2016531478A - 周波数信号発生システムとディスプレイ装置 - Google Patents

周波数信号発生システムとディスプレイ装置 Download PDF

Info

Publication number
JP2016531478A
JP2016531478A JP2016528297A JP2016528297A JP2016531478A JP 2016531478 A JP2016531478 A JP 2016531478A JP 2016528297 A JP2016528297 A JP 2016528297A JP 2016528297 A JP2016528297 A JP 2016528297A JP 2016531478 A JP2016531478 A JP 2016531478A
Authority
JP
Japan
Prior art keywords
frequency
frequency signal
signal
counter
divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016528297A
Other languages
English (en)
Inventor
希通 ▲馬▼
希通 ▲馬▼
▲曉▼ ▲張▼
▲曉▼ ▲張▼
淑▲環▼ 于
淑▲環▼ 于
▲麗▼杰 ▲張▼
▲麗▼杰 ▲張▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2016531478A publication Critical patent/JP2016531478A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

当該周波数信号発生システムは、ループフィルタからの信号に基づいて目標周波数信号を出力するための電圧制御発振器を備え、電圧制御発振器が出力した目標周波数信号がデジタル位相同期ループにフィードバックされるよう、電圧制御発振器の出力端がデジタル位相同期ループの第1入力端に接続され、電圧制御発振器が出力した目標周波数信号とソース周波数信号間に明確な数学的関係を有するよう、デジタル位相同期ループがソース周波数信号とフィードバックされた前記目標周波数信号に対し分周と位相検出を行う。当該周波数信号発生システムは、アナログ回路とデジタル回路とを組み合わせることにより、精確に制御できる目標周波数信号を生成するだけでなく、当該周波数信号発生システムのコストを大幅に低減させることができる。

Description

本発明は、ディスプレイ技術分野に係り、具体的には、周波数信号発生システムとディスプレイ装置に関する。
周波数信号は、高周波信号、中間周波信号および低周波信号等の異なる周波帯域の各種信号を含んでいる。そして、周波数信号は、ディスプレイ技術分野で広く応用されており、例えば、高周波信号は、一般的にクロック信号、校正信号又はキャリア信号として使用され、また、低周波信号は、一般的にテスト信号として使用される。
周波数信号はこのように幅広く応用されており、各種の異なる周波数信号が異なる周波数信号発生装置又は周波数信号発生システムによって生成され、様々な性能と仕様の周波数信号発生装置又は周波数信号発生システムが生み出されている。現在、周波数信号は、アナログ装置を用いて生成することができ、デジタル合成装置を用いて生成することもできる。
アナログ装置は、一般的に、トランジスター、抵抗、コンデンサーなどのような個別部品で構成された回路であり、アナログ装置で生成された周波数信号は安定性に欠け、デバッグが困難で、且つ周波数のステップを精確に制御することができない。一方、デジタル合成装置は、一般的に、周波数制御ワードレジスタ、位相累算器、サインルックアップテーブル、DA変換器、DDSチップ或いはFPGA等のPLDで構成された回路であり、任意の波形と比較的精確なステップの周波数を形成することができ、且つ生成された周波数信号の安定性も相対的に高いが、デジタル合成機器の価格は高額である。
従って、低コストであり、且つ精確に制御可能で安定した周波数信号が生成できる周波数信号発生システムを設計することが、現在早急に解決すべき技術課題となっている。
従来技術に存在する上記技術課題を解決するため、本発明では、周波数信号発生システムとディスプレイ装置を提供している。該周波数信号発生システムは、アナログ回路とデジタル回路を組み合わせて構成された閉ループシステムであり、周波数信号発生システム全体において、精確に制御可能な各種の目標周波数信号を生成することができ、且つ負フィードバック回路を利用してシステムの安定性を向上させている。同時に、アナログ回路とデジタル回路の組み合わせにより該周波数信号発生システムのコストを大幅に削減することができる。
本発明では、ソース周波数信号を受信するデジタル位相同期ループと、入力端が前記デジタル位相同期ループの出力端に接続され、前記デジタル位相同期ループにより出力された信号の高周波成分を濾過するためのループフィルタと、入力端が前記ループフィルタの出力端に接続され、前記ループフィルタからの信号に基づいて目標周波数信号を出力するための電圧制御発振器と、を備え、前記電圧制御発振器が出力した目標周波数信号が前記デジタル位相同期ループにフィードバックされるよう、前記電圧制御発振器の出力端が前記デジタル位相同期ループの第1入力端に接続され、前記電圧制御発振器が出力した前記目標周波数信号と前記ソース周波数信号間に明確な数学的関係を有するよう、前記デジタル位相同期ループが前記ソース周波数信号とフィードバックされた前記目標周波数信号に対し分周と位相検出を行う周波数信号発生システムを提供している。
好ましくは、前記周波数信号発生システムは、出力端が前記デジタル位相同期ループの第2入力端に接続され、前記ソース周波数信号を出力するためのクリスタル発振器をさらに備える。
好ましくは、前記周波数信号発生システムは、前記電圧制御発振器の出力端と前記デジタル位相同期ループの第1入力端との間に接続され、フィードバックされた前記目標周波数信号に対し分周を行うとともに、分周された目標周波数信号を前記デジタル位相同期ループに提供するための分周器をさらに備える。
好ましくは、前記デジタル位相同期ループは、入力端が前記ソース周波数信号の受信に用いられる参照カウンタと、入力端が前記分周器の出力端に接続される第1分周カウンタと、前記参照カウンタの出力端と前記第1分周カウンタの出力端がそれぞれ第1入力端と第2入力端に接続されて、出力端が前記ループフィルタの入力端に接続される位相検出器と、を備え、
前記参照カウンタは、前記ソース周波数信号を分周した後、前記位相検出器に出力し、
前記第1分周カウンタは、前記分周器で分周された目標周波数信号を再分周した後、前記位相検出器に出力し、
前記位相検出器は、分周された前記ソース周波数信号と分周された目標周波数信号を比較し、誤差電圧信号を生成し、前記誤差電圧信号を前記ループフィルタに出力し、前記誤差電圧信号は前記ループフィルタにより高周波成分が濾過された後、直流電圧信号に転換され、前記直流電圧信号は前記電圧制御発振器に出力され、前記電圧制御発振器は前記直流電圧信号を基に前記目標周波数信号を出力する。
好ましくは、前記分周器の分周比をPとし、前記第1分周カウンタは分周比をNとするN分周カウンタを有し、前記分周器と前記N分周カウンタの総分周比をNT=P×Nとし、前記目標周波数信号と前記ソース周波数信号間の明確な数学的関係をFvco=[(P×N)]Fosc/Rとし、そのうち、Fvcoは前記目標周波数信号の周波数であり、Foscは前記ソース周波数信号の周波数であり、Rは前記参照カウンタの分周比である。
好ましくは、前記デジタル位相同期ループは、第2分周カウンタをさらに備え、前記第2分周カウンタの入力端が前記分周器の出力端に接続され、前記第2分周カウンタの出力端が前記分周器の制御入力端に接続され、前記分周器が異なる分周モードを用いられるよう、前記第2分周カウンタが前記分周器に分周制御信号を提供する。
好ましくは、前記分周器はデュアルモード分周器であり、前記デュアルモード分周器の分周比をP/P+1とし、前記第1分周カウンタは分周比をNとするN分周カウンタであり、前記第2分周カウンタは分周比をAとするA分周カウンタであり、前記デュアルモード分周器、前記N分周カウンタと前記A分周カウンタの総分周比をNT=P×N＋Aとし、前記目標周波数信号と前記ソース周波数信号間の明確な数学的関係をFvco=[(P×N)＋A]Fosc/Rとし、そのうち、Fvcoは前記目標周波数信号の周波数であり、Foscは前記ソース周波数信号の周波数であり、Rは前記参照カウンタの分周比である。
好ましくは、前記デジタル位相同期ループは、入力端が前記ソース周波数信号の受信に用いられる参照カウンタと、入力端が前記電圧制御発振器の出力端に接続される第1分周カウンタと、前記参照カウンタの出力端と前記第1分周カウンタの出力端がそれぞれ第1入力端と第2入力端に接続されて、出力端が前記ループフィルタの入力端に接続される位相検出器と、を備え、
前記参照カウンタは、前記ソース周波数信号を分周した後、前記位相検出器に出力し、
前記第1分周カウンタは、前記目標周波数信号を分周し、分周された前記目標周波数信号を前記位相検出器に出力し、
前記位相検出器は、分周された前記ソース周波数信号と分周された前記目標周波数信号を比較することで、誤差電圧信号を生成して、前記誤差電圧信号を前記ループフィルタに出力し、前記誤差電圧信号は前記ループフィルタにより高周波成分が濾過された後、直流電圧信号に転換され、前記直流電圧信号を前記電圧制御発振器に出力し、前記電圧制御発振器は前記直流電圧信号を基に前記目標周波数信号を出力する。
好ましくは、前記第1分周カウンタは分周比をNとするN分周カウンタであり、前記目標周波数信号と前記ソース周波数信号間の明確な数学的関係をFvco=NFosc/Rとし、そのうち、Fvcoは前記目標周波数信号の周波数であり、Foscは前記ソース周波数信号の周波数であり、Rは前記参照カウンタの分周比である。
好ましくは、前記電圧制御発振器は、前記直流電圧信号を前記目標周波数信号に転換する容量電圧変換デバイスを備える。
好ましくは、前記分周器は、モノリシック集積周波数合成チップを用いるデジタル分周器であり、前記ループフィルタはアナログローパスフィルタである。
好ましくは、前記周波数信号発生システムは、シングルチップマイコンを有するHCIをさらに備え、
前記HICは、前記シングルチップマイコンのデジタルパラメータ入力端に接続されるキーパッドをさらに有し、前記シングルチップマイコンのデジタルパラメータ出力端が前記デジタル位相同期ループの入力端に接続され、前記キーパッドにより前記デジタル位相同期ループにおける参照カウンタと、第1分周カウンタもしくは第2分周カウンタの任意の一つあるいは複数に分周パラメータ値をプリセットすることができ、
及び/或いは、前記HCIは、入力端が前記電圧制御発振器の出力端に接続されて、出力端が前記シングルチップマイコンの周波数入力端に接続されるシグナルプロセッサと、前記シングルチップマイコンの表示データ出力端に接続されるディスプレイと、をさらに有し、前記シグナルプロセッサは、前記ディスプレイに前記目標周波数が表示されるよう、前記目標周波数信号を処理する。
本発明では、上記周波数信号発生システムが含まれるディスプレイ装置をさらに提供している。
本発明によって提供される周波数信号発生システムは、アナログ回路とデジタル回路を組み合わせて構成された閉ループシステムであり、周波数信号発生システム全体において、精確に制御可能な各種の目標周波数信号を生成することができ、且つ負フィードバック回路を利用してシステムの安定性を向上させている。そして、キーパッドとディスプレイがシングルチップマイコンで制御されることで、HCIが構成され、監視および制御がし易くなっていると同時に、アナログ回路とデジタル回路との組み合わせにより該周波数信号発生システムのコストを大幅に削減することができる。本発明によって提供されるディスプレイ装置は、当該周波数信号発生システムを採用することで、より精確に制御できるキャリア信号を得ることができると同時に、ディスプレイ装置のコストを削減することもできる。
本発明の周波数信号発生システムの回路原理図である。 本発明の実施例1における周波数信号発生システムの回路接続概念図である。 実施例1における電圧制御発振器の参照回路図である。 図3の電圧制御発振器回路におけるバラクタ回路の容量電圧変換グラフである。 実施形態1におけるデジタル位相同期ループチップのピン概念図である。 実施形態1におけるデュアルモード分周器チップのピン概念図である。 実施形態1におけるループフィルタ参照回路図である。 本発明の実施形態2における周波数信号発生システムの回路接続概念図である。 本発明の実施形態3における周波数信号発生システムの回路接続概念図である。
本発明の技術案を当業者がよりよく理解できるよう、以下では、図面と具体的な実施形態を組み合わせて、本発明で提供している周波数信号発生システムとディスプレイ装置についてさらに詳細に説明する。
実施形態1
本実施形態では、周波数信号発生システムを提供しており、図1で示すように、当該システムは、クリスタル発振器1、ループフィルタ3と電圧制御発振器4を備え、クリスタル発振器1はソース周波数信号の提供に用いられ、電圧制御発振器4は目標周波数信号の出力に用いられ、ループフィルタ3は高周波成分の濾過に用いられる。当該周波数信号発生システムはさらに、デジタル位相同期ループ2、クリスタル発振器1を備え、デジタル位相同期ループ2、ループフィルタ3と電圧制御発振器4は順に接続され、且つ、目標周波数信号がデジタル位相同期ループ2にフィードバックされるよう、電圧制御発振器4の出力端がデジタル位相同期ループ2の第1入力端に接続される。そして、電圧制御発振器4が出力した目標周波数信号とソース周波数信号間で最終的に明確な数学的関係が得られるよう、デジタル位相同期ループ2はソース周波数信号とフィードバックされた目標周波数信号に対し分周と位相検出を行う。
電圧制御発振器4が出力した目標周波数信号と前記ソース周波数信号間の数学的関係が確定された後、前記ソース周波数信号を設置すると、必要とされる目標周波数信号が得られることが容易に理解できる。
クリスタル発振器1の主な役割は前記ソース周波数信号を提供することであるが、本発明ではこれに限らず、さらに他のクロック信号発生装置を用いて前記ソース周波数信号を生成することもできる。
本実施形態において、図2で示すように、周波数信号発生システムはさらに分周器を備えることができ、そのうち、分周器はデュアルモード分周器5を用いている。前記分周器（即ち、デュアルモード分周器5）は、電圧制御発振器4の出力端とデジタル位相同期ループ2の第1入力端の間に接続され、電圧制御発振器4によりフィードバックされた目標周波数信号に対し分周を行うとともに、各分周信号をデジタル位相同期ループ2に提供することに用いられる。
本実施形態において、デジタル位相同期ループ2は、参照カウンタ21、第1分周カウンタ、第2分周カウンタおよび位相検出器23を含んでおり、そのうち、第1分周カウンタは分周比をNとするN分周カウンタ22であり、第2分周カウンタは分周比をAとするA分周カウンタ24である。参照カウンタ21の入力端がクリスタル発振器1の出力端に接続され、前記第1分周カウンタ（即ち、N分周カウンタ22）の入力端が前記分周器（即ち、デュアルモード分周器5）の出力端に接続され、参照カウンタ21の出力端と前記第1分周カウンタ（即ち、N分周カウンタ22）の出力端がそれぞれ位相検出器23の第1入力端と第2入力端に接続され、位相検出器23の出力端がループフィルタ3の入力端に接続されている。前記第2分周カウンタ（即ち、A分周カウンタ24）の入力端が前記分周器（即ち、デュアルモード分周器5）の出力端に接続され、前記第2分周カウンタ（即ち、A分周カウンタ24）の出力端が前記分周器（即ち、デュアルモード分周器5）の制御入力端に接続される。
そのうち、参照カウンタ21は、クリスタル発振器1から提供されたソース周波数信号に対し分周を行い、それから、各分周信号を信号位相検出器23に出力する。
まず、目標周波数信号を分周器にフィードバックし、当該分周器でフィードバックされた目標周波数信号に対し分周を行うとともに、分周された目標周波数信号を第1分周カウンタと第2分周カウンタに提供し、第1分周カウンタは分周された目標周波数信号を再度分周した後、位相検出器23に出力する。第2分周カウンタは、分周器が異なる分周モードを用いるよう、分周器に分周制御信号を提供する。具体的な分周モードに関しては、以下の分周器に対する紹介において詳細に説明する。
位相検出器23は、参照カウンタ21により入力された分周後のソース周波数信号と、第1分周カウンタにより入力された分周後の目標周波数信号を受信し、分周後のソース周波数信号と分周後の目標周波数信号を比較して誤差電圧信号を生成するとともに、当該誤差電圧信号をループフィルタ3に出力し、前記誤差電圧信号はループフィルタ3を介して高周波成分が濾過された後、直流電圧信号に転換されて電圧制御発振器4に出力され、電圧制御発振器4は当該直流電圧信号を基に目標周波数信号を出力する。
デジタル位相同期ループを採用すると、配線が簡便なだけでなく、生成される周波数信号が精確に制御可能であり、且つ異なる要求を満たすことのできる各種の目標周波数を生成することができる。例えば、ソース周波数より周波数が高い目標周波数、ソース周波数と同じ周波数で性能がより安定した目標周波数またはソース周波数より周波数が低い目標周波数である。
本実施形態において、分周器が採用するデュアルモード分周器5の分周比はP/P+1であり、第1分周カウンタは分周比をNとするN分周カウンタ22であり、第2分周カウンタは分周比をAとするA分周カウンタ24である。言わば、デュアルモード分周器5には二種類の動作モード（分周モード）があり、即ち、P回分周モードとP+1回分周モードである。具体的なモードはデュアルモード分周器5の制御入力端によって入力されたモード制御信号により決定される。モード制御信号は、A分周カウンタの出力端により出力され、ハイレベル「1」又はローレベル「0」である。制御入力端がローレベル「0」を入力した場合、デュアルモード分周器5はP分周であり、制御入力端がハイレベル「1」を入力した場合、デュアルモード分周器5はP+1分周である。一般的に、デュアルモード分周器5の分周比P/P+1は32/33、64/65又は128/129である。
本実施形態において、デュアルモード分周器5、N分周カウンタ22とA分周カウンタ24の総分周比は：NT=P×N＋Aであり、そのうち、Pは分周器の分周比であり、Aは第1分周カウンタの分周比であり、Nは第2分周カウンタの分周比である。目標周波数信号とソース周波数信号間の明確な数学的関係は：Fvco=[(P×N)＋A]Fosc/Rであり、そのうち、Fvcoは目標周波数信号の周波数であり、Foscはソース周波数信号の周波数であり、Rは参照カウンタ21の分周比である。
デュアルモード分周器5により周波数信号発生システム全体がより精確に制御可能になり、且つデュアルモード分周器は、前記周波数信号発生システムが、各種の異なる目標周波数信号を生成できるよう、デジタル位相同期ループ2と協働できる。
本実施形態において、ループフィルタ3は、位相検出器23が出力した誤差電圧信号を受信し、当該誤差電圧信号における高周波成分を濾過して当該誤差電圧信号を直流電圧信号に転換し、電圧制御発振器4に出力する。
本実施形態において、電圧制御発振器4は容量電圧変換デバイスを含んでおり、容量電圧変換デバイスは電圧制御発振器4が受信した直流電圧信号に基づいて転換するとともに目標周波数信号を出力する。電圧制御発振器4の回路は図3で示す通りであり、電圧制御発振器4の動作原理は、電圧制御発振器4の容量電圧変換デバイスが受信した直流電圧信号に基づいて転換するとともに目標周波数信号の周波数を出力するというものであり当該電圧制御発振器回路の転換算出公式は以下の通りである。
Figure 2016531478
式（1）において、f0は目標周波数信号の周波数であり、CDは容量電圧変換デバイス回路の等価容量である。本実施形態において、容量電圧変換デバイスはバラクタBB910を採用しており、図3の点線枠にて、4つのバラクタBB910で構成された回路41の等価が式（1）における容量CDであり、当該バラクタ回路41の容量電圧変換特性グラフ（図4に示す）により、電圧制御発振器4が受信した直流電圧信号値に対応する容量CDの値を調べることができる。その上、電圧制御発振器回路において、L1とC5は既に知られている値（図3で示す実施形態において、L1は0.25mHであり、C5は20pFである）であり、これにより、目標周波数信号的の周波数f0値を算出できる。
ちなみに、前記電圧制御発振器4の動作原理によると、デジタル位相同期ループ2と前記分周器は、ソース周波数信号と目標周波数信号に対する分周と位相検出及び後続の濾過処理行ってからはじめて、電圧制御発振器4に直流電圧信号を提供することができるため、最終的に目標周波数信号を実現するためには、まず、前記直流電圧信号が必ず、電圧制御発振器4の転換できる範囲内にある必要があり、即ち、電圧制御発振器回路におけるバラクタ回路41の容量電圧変換特性の範囲内になければならない。ここから分かるように、N、A、Rの値のプリセットは任意であってはならず、位相検出器23が出力した、誤差電圧信号を濾過して転換された直流電圧信号は、必ず電圧制御発振器回路が転換できる範囲内にあるように、N、A、Rの値をプリセットする必要があり、このようにすることによって、要求を満たす目標周波数信号の生成が保証できる。そのため、一般的に、参照カウンタ21は、分周比Rのプリセット値の範囲を6〜16383とする14桁のプログラマブルカウンタであり、N分周カウンタ22は、分周比Nのプリセット値の範囲を16〜2047とする11桁のプログラマブルカウンタであり、A分周カウンタ24は、分周比Aのプリセット値の範囲を0〜127とする7桁のプログラマブルカウンタである。
本実施形態において、図5で示すように、デジタル位相同期ループ2は、例えば、モトローラ社で生産されたモノリシック周波数合成チップMC145158-2を採用することができる。そして、分周器は、モノリシック集積周波数合成チップを採用したデジタルデュアルモード分周器である。また、図6で示すように、デュアルモード分周器5は、例えば、モトローラ社で生産されたチップMC12015を採用することができる。ループフィルタ3はアナログローパスフィルタであり、図7で示すように、ループフィルタ3の回路はMC145158-2を参照した典型的な応用回路である。さらに、クリスタル発振器1、電圧制御発振器4とループフィルタ3もアナログ回路を採用しており、周波数信号発生システム全体のコストを削減している。
接続関係において、図5、図6と図7で示すように、デジタル位相同期ループチップMC145158-2の「1」ピンと「2」ピンがクリスタル発振器1の出力端と接続され、デジタル位相同期ループチップMC145158-2の「8」ピンと「10」ピンがシングルチップマイコン6のデジタルパラメータ出力端と接続され、デジタル位相同期ループチップMC145158-2的の「15」ピンと「16」ピンがループフィルタ3の回路における入力端「V」と「R」とにそれぞれ接続され、デジタル位相同期ループチップMC145158-2の「12」ピンがデュアルモード分周器チップMC12015の「1」ピンと接続され、デジタル位相同期ループチップMC145158-2の「8」ピンがデュアルモード分周器チップMC12015の「3」ピンと接続される。また、ループフィルタ回路の出力端「VCO」が電圧制御発振器回路の入力端「VCO」と接続され、電圧制御発振器回路の出力端「Fout」がデュアルモード分周器チップMC12015の「5」ピンと接続される。このように接続することで、当該システムの機能を実現できる。
また、人間とコンピュータの相互作用をより良く実現させるために、本実施形態で提供している周波数信号発生システムはさらに、シングルチップマイコン6を有するHCIを備え、HCIはさらにシングルチップマイコン6のデジタルパラメータ入力端に接続されるキーパッド7を含み、シングルチップマイコン6のデジタルパラメータ出力端はデジタル位相同期ループ2の第3入力端と接続され、キーパッド7によりデジタル位相同期ループ2における参照カウンタ21、第1分周カウンタと第2分周カウンタに対し分周パラメータ値をプリセットすることができる。
本実施形態において、HCIは、入力端が電圧制御発振器4の出力端に接続され、出力端がシングルチップマイコン6の周波数入力端に接続されたシグナルプロセッサ8と、シングルチップマイコン6の表示データ出力端に接続されるディスプレイ9と、をさらに備え、シグナルプロセッサ8は、ディスプレイ9が目標周波数の値を表示するよう、目標周波数信号を処理する。
HCIの設置により、周波数信号発生システムに対するユーザの人為的なリアルタイムでの監視及び制御が便利になっている。当然ながら、リアルタイムでの人為的な監視が必要ない場合には、HCIにシグナルプロセッサとディスプレイを設置しないことも可能であり、周波数信号発生システム全体の作業に影響を与えることはない。
本実施形態における周波数信号発生システムの動作原理は、クリスタル発振器1が基礎となる一つのソース周波数信号を提供し、ソース周波数信号を実際の要求を満たす目標周波数信号に転換させるため、ソース周波数信号がデュアルモード分周器5、デジタル位相同期ループ2、ループフィルタ3及び電圧制御発振器4による、分周、位相検出、濾過及び転換処理を経て、最終的に要求を満たす目標周波数信号を得るというものである。
そのうち、最終的に得られた実際の要求を満たす目標周波数信号は精確に制御可能なものである。当該目標周波数信号に対する精確な制御は主に、デジタル位相同期ループ2とデュアルモード分周器5により実現され、具体的な制御過程は次の通りである。即ち、参照カウンタ21、N分周カウンタ22とA分周カウンタ24はそれぞれプログラム可能な分周カウンタであり、且つ各分周比R、NとAはそれぞれキーパッド7とシングルチップマイコン6によって異なる分周パラメータ値に人為的にプリセットすることができ、且つN＞Aである。位相検出器23の2つの入力信号はそれぞれFrとFoであり、且つFr=Fosc/（Foscを分周した総分周比）であり、Fo=Fvco/（Fvcoを分周した総分周比）である。デュアルモード分周器5の出力は、N分周カウンタ22とA分周カウンタ24を同時に駆動させることができ、駆動された後、N分周カウンタ22とA分周カウンタ24はそれぞれプリセットされたN値とA値からカウントを始めるとともに、カウントダウンを行う。
N分周カウンタ22が0までカウントしなかった場合、モード制御信号はハイレベルであり、即ち、制御入力端がハイレベル「1」を入力し、デュアルモード分周器5の出力周波数はFvco/（P+1）となる。A×(P+1)周期が入力され、A分周カウンタ24が0までカウントした場合、この時のモード制御信号はローレベルに変わり、同時に、N分周カウンタ22にN−Aがまだ存在しているため、必然的にN＞Aを満たす。このように、ローレベルのモード制御信号の制御を受けて、即ち、制御入力端はローレベル「0」を入力し、デュアルモード分周器5の出力周波数はFvco/Pとなる。さらに（N−A）×P回の周期を経て、N分周カウンタ22も0までカウントした時、この時のN分周カウンタ22とA分周カウンタ24がプリセット値NとAを再分配し、同時に、位相検出器23が位相比較パルス（即ち、誤差電圧信号）を出力するとともに、モード制御信号をハイレベルに戻す。
1つの完全な周期において、入力された周期数（即ち、総分周比）は
NT=A×(P+1)+（N−A）×P= P×N＋A …………（2）
であるため、
Fo= Fvco/ NT =Fvco/[（P×N）＋A] …………（3）
Fr= Fosc/R …………（4）
であり、位相がロックされた時、
Fo= Fr …………（5）
であることから推測されるのは、
Fvco=[(P×N)＋A]Fosc/R …………（6）
である。
ここでの分周と位相検出過程において、シングルチップマイコンは、N、A、Rの値を設定することにより、目標周波数信号的の周波数（即ち、出力周波数）の大きさを制御して、実際の要求を満たし精確に制御可能な目標周波数信号を得る。当該目標周波数信号は、周波数をFvcoとし、ソース周波数信号との間の明確な数学的関係をFvco=[(P×N)＋A]Fosc/Rとする。
上記過程において、位相検出器23が出力した位相比較パルスは実質的に誤差電圧信号であり、当該誤差電圧信号は、ループフィルタ3によって当該誤差電圧信号にミックスされている高周波成分を濾過するとともに、直流電圧信号に転換されて出力される。当該直流電圧信号は目標周波数信号を出力するよう電圧制御発振器4を制御する。続いて、次のサイクルのフィードバック及び分周と位相検出処理が始まり、この段階において、最終的に実際の要求を満たす目標周波数信号が得られるまで、N、A、Rのプリセット値を持続的に調整設定する。
本実施形態において、周波数信号発生システム全体の回路は1つの閉ループ制御システムを構成するように接続され、目標周波数信号とソース周波数信号間で最終的に明確な数学的関係が形成されるよう、デュアルモード分周器5が当該閉ループ制御システムの負フィードバック回路を構成している。
実施形態2
本実施形態では、周波数信号発生システムを提供しており、図8で示すように、実施形態1と異なるのは、当該周波数信号発生システムにおけるデュアルモード分周器5は一種類の分周モード、即ち、P回分周モードのみを採用しているという点である。この時、デュアルモード分周器5の制御入力端はモード制御信号を入力する必要がなく、対応してデジタル位相同期ループ2にA分周カウンタを設置しなくても良い。
よって、本実施形態において、デジタル位相同期ループ2は、参照カウンタ21、N分周カウンタ22及び位相検出器23を備えている。
参照カウンタ21の入力端がクリスタル発振器1の出力端に接続され、N分周カウンタ22の入力端がデュアルモード分周器5の出力端に接続され、参照カウンタ21の出力端とN分周カウンタ22の出力端がそれぞれ位相検出器23の第1入力端と第2入力端に接続され、位相検出器23の出力端がループフィルタ3の入力端に接続される。
デュアルモード分周器5は、フィードバックされた目標周波数信号を分周し、分周された目標周波数信号をN分周カウンタ22に提供し、N分周カウンタ22は分周した目標周波数信号を再度分周して位相検出器23に出力する。
上記状況において、デュアルモード分周器5とN分周カウンタ22の総分周比はNT=P×Nであり、目標周波数信号とソース周波数信号間の明確な数学的関係は、Fvco=[(P×N)]Fosc/Rであり、そのうち、Fvcoは目標周波数信号の周波数であり、Foscはソース周波数信号の周波数であり、Rは参照カウンタの分周比である。
ちなみに、本実施形態におけるデュアルモード分周器は一般のデジタル分周器を代わりに用いることもでき、一般のデジタル分周器の接続方法は上記デュアルモード分周器の接続方法と同一であり、同じく当該周波数信号発生システムの機能を実現することができる。
対応して、本実施形態において、デュアルモード分周器5（又は一般のデジタル分周器）とデジタル位相同期ループ2の具体的な動作過程は以下の通りである。
デュアルモード分周器5は、一種の動作モード（分周モード）即ち、P回分周モードを採用している。電圧制御発振器4が出力した目標周波数信号の周波数はFvcoであり、クリスタル発振器1が出力したソース周波数信号の周波数はFoscである。参照カウンタ21とN分周カウンタ22はいずれもプログラム可能な分周カウンタであり、且つそれぞれの分周比RとNはいずれもキーパッド7とシングルチップマイコン6により異なる分周パラメータ値をプリセットすることができる。位相検出器23の2つの入力信号はそれぞれFrとFoであり、且つFr=Fosc/（Foscを分周した総分周比）であり、Fo=Fvco/（Fvcoを分周した総分周比）である。デュアルモード分周器5の分周比Pは32、64又は128である。デュアルモード分周器5の出力はN分周カウンタ22を駆動させることができ、駆動された後、N分周カウンタ22はプリセットされたN値からカウントを始めるとともに、カウントダウンを行う。
N分周カウンタ22のカウント過程において、デュアルモード分周器5の出力周波数はFvco/Pである。N×P回の周期を経て、N分周カウンタ22は0までカウントし、この時、N分周カウンタ22はプリセット値Nを再配置すると同時に、位相検出器23が位相比較パルス（即ち、誤差電圧信号）を出力する。
1つの完全な周期において、入力された周期数（即ち、総分周比）は
NT= P×N …………（7）
であるため、
Fo= Fvco/（P×N） …………（8）
Fr= Fosc/R …………（9）
であり、位相がロックされた時、
Fo= Fr …………（10）
であることから推測されるのは、
Fvco= (P×N) Fosc/R …………（11）
である。
ここでの分周と位相検出過程において、シングルチップマイコン6はNとRの値を設定することで、目標周波数信号の周波数（即ち、出力周波数）の大きさを制御して、要求を満たす目標周波数信号を得て、当該目標周波数信号は、周波数をFvcoとし、ソース周波数信号との間の明確な数学的関係をFvco=(P×N) Fosc/Rとする。
本実施形態におけるその他の回路構造、回路の接続及び動作過程は実施形態1と同一であるため、ここでは省略する。
実施形態1、2の効果は次の通りである。実施例1、2における周波数信号発生システムは、アナログ回路（クリスタル発振器、ループフィルタ及び電圧制御発振器が含まれる）とデジタル回路（デジタル位相同期ループ、デジタル分周器、キーパッド及びシングルチップマイコンが含まれる）とを組み合わせて閉ループシステムを構成している。周波数信号発生システム全体では、精確に制御可能な各種の目標周波数信号を生成することができ、且つ該システムは、デジタル分周器で構成された負フィードバック回路により、システムの安定性を向上させており、キーパッドとディスプレイがシングルチップマイコンで制御されることで、HCIが構成され、監視および制御がし易くなると同時に、アナログ回路とデジタル回路との組み合わせにより該周波数信号発生システムのコストを大幅に削減することができる。
実施形態3
本実施形態では、周波数信号発生システムを提供しており、図9で示すように、実施例1、2との相違点は、当該周波数信号発生システムには分周器が設置されていない、即ち、当該周波数信号発生システムにおいて、電圧制御発振器4が出力した目標周波数信号は直接デジタル位相同期ループ2にフィードバックされるという点である。
よって、本実施例における、デジタル位相同期ループ2は、参照カウンタ21、第1分周カウンタ及び位相検出器23を備えている。
参照カウンタ21の入力端がクリスタル発振器1の出力端に接続され、第1分周カウンタの入力端が電圧制御発振器4の出力端に接続され、参照カウンタ21の出力端と第1分周カウンタの出力端がそれぞれ位相検出器23の第1入力端と第2入力端に接続され、位相検出器23の出力端がループフィルタ3の入力端に接続される。
参照カウンタ21は、クリスタル発振器1から提供されたソース周波数信号を分周して位相検出器23に出力する。
第1分周カウンタは、目標周波数信号に対し分周を行うとともに、分周された目標周波数信号を位相検出器23に出力する。
位相検出器23は、分周されたソース周波数信号と、分周された目標周波数信号とを比較して、誤差電圧信号を生成するとともに、ループフィルタ3に出力し、前記誤差電圧信号は、ループフィルタ3を介して高周波成分が濾過された後、直流電圧信号に転換されて電圧制御発振器4に出力され、電圧制御発振器4は当該直流電圧信号を基に目標周波数信号を出力する。
本実施形態において、第1分周カウンタは分周比をNとするN分周カウンタ22であり、目標周波数信号とソース周波数信号間の明確な数学的関係はFvco=NFosc/Rであり、そのうち、Fvcoは目標周波数信号の周波数であり、Foscはソース周波数信号の周波数であり、Rは参照カウンタ21の分周比である。
それに関連して、本実施形態における、デジタル位相同期ループ2の具体的な動作過程は以下の通りである。
電圧制御発振器4が出力した目標周波数信号の周波数はFvcoであり、クリスタル発振器1が出力したソース周波数信号の周波数はFoscである。参照カウンタ21とN分周カウンタ22はいずれもプログラム可能な分周カウンタであり、且つそれぞれの分周比RとNはいずれもキーパッド7とシングルチップマイコン6によって異なる分周パラメータ値にプリセットすることができる。位相検出器23の2つの入力信号はそれぞれFrとFoであり、且つFr=Fosc/（Foscを分周した総分周比）であり、Fo=Fvco/（Fvcoを分周した総分周比）である。電圧制御発振器4の出力はN分周カウンタ22を駆動させることができ、駆動された後、N分周カウンタ22はそれぞれプリセットされたN値からカウントを始めるとともに、カウントダウンを行う。
N分周カウンタ22のカウント過程において、電圧制御発振器4の出力周波数はFvco/Nである。N回の周期を経て，N分周カウンタ22は0までカウントし、この時、N分周カウンタ22はプリセット値Nを再分配すると同時に、位相検出器23が位相比較パルス（即ち、誤差電圧信号）を出力する。
1つの完全な周期において、入力された周期数（即ち、総分周比）はNであるため、
Fo= Fvco/N …………（12）
Fr= Fosc/R …………（13）
であり、位相がロックされた時、
Fo= Fr …………（14）
であることから推測されるのは、
Fvco= NFosc/R …………（15）
である。
ここでの分周と位相検出過程において、シングルチップマイコン6は、NとRの値を設定することで目標周波数信号の周波数（即ち、出力周波数）の大きさを制御して、要求を満たす目標周波数信号を得て、当該目標周波数信号は、周波数をFvcoとし、ソース周波数信号との間の明確な数学的関係をFvco=NFosc/Rとする。
本実施形態におけるその他の回路構造、回路の接続及び動作過程は実施例1又は2と同一であるため、ここでは省略する。
実施形態3の効果は次の通りである。本実施形態の周波数信号発生システムは、クリスタル発振器、ループフィルタ及び電圧制御発振器のようなアナログ回路と、デジタル位相同期ループ、キーパッド及びシングルチップマイコンのようなデジタル回路とを組み合わせて閉ループシステムを構成している。周波数信号発生システム全体において、精確に制御可能な各種の目標周波数信号を生成することができ、且つ当該システムは負フィードバックによってシステムの安定性を向上させており、キーパッドとディスプレイがシングルチップマイコンで制御されることで、HCIが構成され、監視および制御がし易くなっていると同時に、アナログ回路とデジタル回路との組み合わせにより該周波数信号発生システムのコストを大幅に削減することができる。
実施形態4
本実施形態ではディスプレイ装置を提供しており、実施形態1〜3のいずれか1つの実施形態に記載の周波数信号発生システムを含む。
当該ディスプレイ装置において、周波数信号発生システムで生成された目標周波数信号を、ディスプレイ装置が表示する際のキャリア周波数信号とする。ディスプレイ装置のデータ及び控制信号は目標周波数信号に変調されディスプレイ装置内に入力された後、復調して実際のデータ及び制御信号に還元されてから表示される。
本実施例におけるディスプレイ装置は、実施形態1〜3のいずれか1つの実施形態に記載の周波数信号発生システムを採用することで、より精確に制御可能なキャリア信号を得ることができると同時に、ディスプレイ装置の表示コストを削減している。
本発明の効果は次の通りである。本発明によって提供される周波数信号発生システムは、アナログ回路とデジタル回路を組み合わせて構成された閉ループシステムであり、周波数信号発生システム全体において、精確に制御可能な各種の目標周波数信号を生成することができ、且つ負フィードバック回路を利用してシステムの安定性を向上させている。そして、キーパッドとディスプレイがシングルチップマイコンで制御されることで、HCIが構成され、監視および制御がし易くなっていると同時に、アナログ回路とデジタル回路との組み合わせにより該周波数信号発生システムのコストを大幅に削減することができる。本発明によって提供されるディスプレイ装置は、当該周波数信号発生システムを採用することで、より精確に制御可能なキャリア信号を得ることができると同時に、ディスプレイ装置のコストを削減することもできる。
上記の実施形態は、本発明の原理を説明するために用いた代表的な実施形態に過ぎず、本発明はこれに限定されないと理解され得る。当業者は本発明の思想と要旨を逸脱しない状況で、様々な変形と改善を行うことができ、これらの変形と改善も本発明の請求範囲であると見なす。

Claims (13)

  1. ソース周波数信号を受信するデジタル位相同期ループと、
    入力端が前記デジタル位相同期ループの出力端に接続され、前記デジタル位相同期ループにより出力された信号の高周波成分を濾過するためのループフィルタと、
    入力端が前記ループフィルタの出力端に接続され、前記ループフィルタからの信号に基づいて目標周波数信号を出力するための電圧制御発振器と、
    を備える周波数信号発生システムにおいて、
    前記電圧制御発振器が出力した目標周波数信号が前記デジタル位相同期ループにフィードバックされるように、前記電圧制御発振器の出力端が前記デジタル位相同期ループの第1入力端に接続され、前記電圧制御発振器が出力した前記目標周波数信号と前記ソース周波数信号間に明確な数学的関係を有するように、前記デジタル位相同期ループが前記ソース周波数信号とフィードバックされた前記目標周波数信号に対し分周と位相検出を行う
    ことを特徴とする周波数信号発生システム。
  2. 出力端が前記デジタル位相同期ループの第2入力端に接続され、前記ソース周波数信号を出力するためのクリスタル発振器を、さらに備えることを特徴とする、請求項1に記載の周波数信号発生システム。
  3. 前記電圧制御発振器の出力端と前記デジタル位相同期ループの第1入力端との間に接続され、フィードバックされた前記目標周波数信号に対し分周を行うとともに、分周された目標周波数信号を前記デジタル位相同期ループに提供するための分周器を、さらに備えることを特徴とする請求項1に記載の周波数信号発生システム。
  4. 前記デジタル位相同期ループは、入力端が前記ソース周波数信号の受信に用いられる参照カウンタと、
    入力端が前記分周器の出力端に接続される第1分周カウンタと、
    前記参照カウンタの出力端と前記第1分周カウンタの出力端がそれぞれ第1入力端と第2入力端に接続されて、出力端が前記ループフィルタの入力端に接続される位相検出器と、
    を備え、
    前記参照カウンタは、前記ソース周波数信号を分周した後、前記位相検出器に出力し、
    前記第1分周カウンタは、前記分周器で分周された目標周波数信号を再分周した後、前記位相検出器に出力し、
    前記位相検出器は、分周された前記ソース周波数信号と分周された目標周波数信号を比較し、誤差電圧信号を生成し、前記誤差電圧信号を前記ループフィルタに出力し、前記誤差電圧信号は前記ループフィルタにより高周波成分が濾過された後、直流電圧信号に転換され、前記直流電圧信号は前記電圧制御発振器に出力され、前記電圧制御発振器は前記直流電圧信号を基に前記目標周波数信号を出力する
    ことを特徴とする請求項3に記載の周波数信号発生システム。
  5. 前記分周器の分周比をPとし、前記第1分周カウンタは分周比をNとするN分周カウンタを有し、前記分周器と前記N分周カウンタの総分周比をNT=P×Nとし、前記目標周波数信号と前記ソース周波数信号間の明確な数学的関係をFvco=[(P×N)]Fosc/Rとし、そのうち、Fvcoは前記目標周波数信号の周波数であり、Foscは前記ソース周波数信号の周波数であり、Rは前記参照カウンタの分周比である
    ことを特徴とする請求項4に記載の周波数信号発生システム。
  6. 前記デジタル位相同期ループは、第2分周カウンタをさらに備え、
    前記第2分周カウンタの入力端が前記分周器の出力端に接続され、前記第2分周カウンタの出力端が前記分周器の制御入力端に接続され、前記分周器が異なる分周モードを用いられるよう、前記第2分周カウンタが前記分周器に分周制御信号を提供する
    ことを特徴とする請求項4に記載の周波数信号発生システム。
  7. 前記分周器はデュアルモード分周器であり、前記デュアルモード分周器の分周比をP/P+1とし、前記第1分周カウンタは分周比をNとするN分周カウンタであり、前記第2分周カウンタは分周比をAとするA分周カウンタであり、前記デュアルモード分周器、前記N分周カウンタと前記A分周カウンタの総分周比をNT=P×N＋Aとし、前記目標周波数信号と前記ソース周波数信号間の明確な数学的関係をFvco=[(P×N)＋A]Fosc/Rとし、そのうち、Fvcoは前記目標周波数信号の周波数であり、Foscは前記ソース周波数信号の周波数であり、Rは前記参照カウンタの分周比である
    ことを特徴とする請求項6に記載の周波数信号発生システム。
  8. 前記デジタル位相同期ループは、入力端が前記ソース周波数信号の受信に用いられる参照カウンタと、
    入力端が前記電圧制御発振器の出力端に接続される第1分周カウンタと、
    前記参照カウンタの出力端と前記第1分周カウンタの出力端がそれぞれ第1入力端と第2入力端に接続されて、出力端が前記ループフィルタの入力端に接続される位相検出器と、
    を備え、
    前記参照カウンタは、前記ソース周波数信号を分周した後、前記位相検出器に出力し、
    前記第1分周カウンタは、前記目標周波数信号を分周し、分周された前記目標周波数信号を前記位相検出器に出力し、
    前記位相検出器は、分周された前記ソース周波数信号と分周された前記目標周波数信号を比較することで、誤差電圧信号を生成して、前記誤差電圧信号を前記ループフィルタに出力し、前記誤差電圧信号は前記ループフィルタにより高周波成分が濾過された後、直流電圧信号に転換され、前記直流電圧信号を前記電圧制御発振器に出力し、前記電圧制御発振器は前記直流電圧信号を基に前記目標周波数信号を出力する
    ことを特徴とする請求項1に記載の周波数信号発生システム。
  9. 前記第1分周カウンタは分周比をNとするN分周カウンタであり、前記目標周波数信号と前記ソース周波数信号間の明確な数学的関係をFvco=NFosc/Rとし、そのうち、Fvcoは前記目標周波数信号の周波数であり、Foscは前記ソース周波数信号の周波数であり、Rは前記参照カウンタの分周比である
    ことを特徴とする請求項8に記載の周波数信号発生システム。
  10. 前記電圧制御発振器は、前記直流電圧信号を前記目標周波数信号に転換する容量電圧変換デバイスを備える
    ことを特徴とする請求項4〜9のいずれか一項に記載の周波数信号発生システム。
  11. 前記分周器は、モノリシック集積周波数合成チップを用いるデジタル分周器であり、前記ループフィルタはアナログローパスフィルタである
    ことを特徴とする請求項3〜7のいずれか一項に記載の周波数信号発生システム。
  12. 前記周波数信号発生システムは、シングルチップマイコンを有するHCIをさらに備え、
    前記HCIは、前記シングルチップマイコンのデジタルパラメータ入力端に接続されるキーパッドをさらに有し、
    前記シングルチップマイコンのデジタルパラメータ出力端が前記デジタル位相同期ループの出力端に接続され、前記キーパッドにより前記デジタル位相同期ループにおける参照カウンタと、第1分周カウンタもしくは第2分周カウンタの任意の一つあるいは複数に分周パラメータ値をプリセットすることができ、
    及び/或いは、前記HCIは、入力端が前記電圧制御発振器の出力端に接続されて、出力端が前記シングルチップマイコンの周波数入力端に接続されるシグナルプロセッサと、
    前記シングルチップマイコンの表示データ出力端に接続されるディスプレイと、をさらに有し、
    前記シグナルプロセッサは、前記ディスプレイに目標周波数が表示されるよう、前記目標周波数信号を処理する
    ことを特徴とする請求項10に記載の周波数信号発生システム。
  13. 請求項1〜12のいずれか一項に記載の周波数信号発生システムを備えることを特徴とするディスプレイ装置。
JP2016528297A 2013-07-25 2013-12-20 周波数信号発生システムとディスプレイ装置 Pending JP2016531478A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310316999.6 2013-07-25
CN2013103169996A CN103427836A (zh) 2013-07-25 2013-07-25 一种频率信号发生系统和显示装置
PCT/CN2013/090069 WO2015010432A1 (zh) 2013-07-25 2013-12-20 频率信号发生系统和显示装置

Publications (1)

Publication Number Publication Date
JP2016531478A true JP2016531478A (ja) 2016-10-06

Family

ID=49652092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016528297A Pending JP2016531478A (ja) 2013-07-25 2013-12-20 周波数信号発生システムとディスプレイ装置

Country Status (6)

Country Link
US (1) US9425810B2 (ja)
EP (1) EP3026817A4 (ja)
JP (1) JP2016531478A (ja)
KR (1) KR101664634B1 (ja)
CN (1) CN103427836A (ja)
WO (1) WO2015010432A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427836A (zh) 2013-07-25 2013-12-04 京东方科技集团股份有限公司 一种频率信号发生系统和显示装置
CN104935253B (zh) * 2014-03-19 2018-07-24 一诺仪器（中国）有限公司 信号倍频电路、方法及所适用的设备
CN104660257A (zh) * 2015-03-25 2015-05-27 天津七六四通信导航技术有限公司 一种l波段频率合成器电路
CN105406860A (zh) * 2015-10-20 2016-03-16 北京中科飞鸿科技有限公司 高精确输出的单片机锁相环快速频率源
CN105429597A (zh) * 2015-11-26 2016-03-23 青岛盛嘉信息科技有限公司 一种频率信号产生电路
CN105515573A (zh) * 2015-12-02 2016-04-20 青岛盛嘉信息科技有限公司 一种频率信号源
CN105978557A (zh) * 2016-06-22 2016-09-28 安徽天兵电子科技有限公司 一种ku波段宽带跳频源
US10295580B2 (en) * 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop
CN106774629B (zh) * 2016-12-09 2019-07-16 建荣半导体（深圳）有限公司 直接数字频率合成器及其频率合成方法、调频发射装置
CN107395199B (zh) * 2017-09-18 2023-11-24 江汉大学 一种锁相环电路
CN107830940A (zh) * 2017-10-13 2018-03-23 京东方科技集团股份有限公司 一种温度传感器、阵列基板、显示装置
CN108230646B (zh) * 2017-12-11 2020-03-31 珠海东之尼电子科技有限公司 一种嵌入式数字振荡无线遥控器控制方法
CN108549108A (zh) * 2018-04-13 2018-09-18 荆门品创通信科技有限公司 一种精准管线探测仪的发送机
US11211936B1 (en) * 2021-01-05 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Delay lock loop circuits and methods for operating same
CN115119532B (zh) * 2021-01-22 2023-10-27 京东方科技集团股份有限公司 信号处理方法及装置、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261047A (ja) * 1996-03-18 1997-10-03 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ
JPH10261918A (ja) * 1997-01-20 1998-09-29 Nec Corp 電圧制御発振回路
JP2001127631A (ja) * 1999-10-28 2001-05-11 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
JP2008219513A (ja) * 2007-03-05 2008-09-18 Toshiba Corp Ｐｌｌ回路
JP2010081532A (ja) * 2008-09-29 2010-04-08 Fujitsu Ten Ltd 発振回路、及び映像表示装置
JP2013131985A (ja) * 2011-12-22 2013-07-04 Anritsu Corp 信号発生装置及び信号発生方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975930A (en) * 1988-11-02 1990-12-04 Digital Equipment Corporation Digital phase locked loop
US5168245A (en) * 1991-10-30 1992-12-01 International Business Machines Corporation Monolithic digital phaselock loop circuit having an expanded pull-in range
US20020084816A1 (en) * 2000-12-29 2002-07-04 Harris William A. Precision phase generator
US6570457B2 (en) 2001-10-24 2003-05-27 Northrop Grumman Corporation Phase locked loop using sample and hold after phase detector
US7317778B2 (en) * 2003-01-31 2008-01-08 Hewlett-Packard Development Company, L.P. Phase-locked loop control circuit
CN100382432C (zh) * 2005-04-11 2008-04-16 南京理工大学 快速捷变频集成锁相式频率合成器
US7365607B2 (en) * 2006-08-10 2008-04-29 Newport Media, Inc. Low-power, low-jitter, fractional-N all-digital phase-locked loop (PLL)
CN101136631B (zh) * 2006-08-31 2011-01-12 海能达通信股份有限公司 频率合成器及其频率合成方法
US8022849B2 (en) * 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
US7899147B2 (en) * 2008-06-02 2011-03-01 Mediatek Singapore Pte. Ltd. Counter/divider, and phase locked loop including such counter/divider
JP2010124295A (ja) * 2008-11-20 2010-06-03 Fujitsu Ltd 制御装置、クロック同期方法
JP5256535B2 (ja) * 2009-07-13 2013-08-07 ルネサスエレクトロニクス株式会社 位相同期ループ回路
CN201601665U (zh) * 2009-12-16 2010-10-06 天津七六四通信导航技术有限公司 锁相差频输出频率合成器
CN101854171A (zh) * 2010-05-21 2010-10-06 中兴通讯股份有限公司 多频点模拟锁相环电路
US8618854B2 (en) * 2010-10-15 2013-12-31 Qualcomm Incorporated Adaptive clock switching to capture asynchronous data within a phase-to-digital converter
KR20120113888A (ko) * 2011-04-06 2012-10-16 한동대학교 산학협력단 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법
US8461885B2 (en) * 2011-06-08 2013-06-11 Analog Devices, Inc. Hybrid digital-analog phase locked loops
US8836389B2 (en) * 2011-09-28 2014-09-16 Intel Corporation Apparatus, system, and method for controlling temperature and power supply voltage drift in a digital phase locked loop
CN102447475A (zh) * 2011-12-10 2012-05-09 哈尔滨飞羽科技有限公司 窄带频率可调的pll振荡电路
US8971455B2 (en) * 2011-12-12 2015-03-03 Texas Instruments Incorporated Near-integer channel spur mitigation in a phase-locked loop
US8896386B2 (en) * 2012-03-08 2014-11-25 Mediatek Singapore Pte. Ltd. Calibration device for oscillator and method thereof
US9197402B2 (en) * 2012-04-10 2015-11-24 Intel Corporation Re-circulating time-to-digital converter (TDC)
US20140225635A1 (en) * 2013-02-11 2014-08-14 Qualcomm Incorporated All-digital phase locked loop self test system
CN103427836A (zh) * 2013-07-25 2013-12-04 京东方科技集团股份有限公司 一种频率信号发生系统和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261047A (ja) * 1996-03-18 1997-10-03 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ
JPH10261918A (ja) * 1997-01-20 1998-09-29 Nec Corp 電圧制御発振回路
JP2001127631A (ja) * 1999-10-28 2001-05-11 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
JP2008219513A (ja) * 2007-03-05 2008-09-18 Toshiba Corp Ｐｌｌ回路
JP2010081532A (ja) * 2008-09-29 2010-04-08 Fujitsu Ten Ltd 発振回路、及び映像表示装置
JP2013131985A (ja) * 2011-12-22 2013-07-04 Anritsu Corp 信号発生装置及び信号発生方法

Also Published As

Publication number Publication date
EP3026817A1 (en) 2016-06-01
KR20150021488A (ko) 2015-03-02
KR101664634B1 (ko) 2016-10-24
US9425810B2 (en) 2016-08-23
EP3026817A4 (en) 2017-03-22
US20150236708A1 (en) 2015-08-20
WO2015010432A1 (zh) 2015-01-29
CN103427836A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
JP2016531478A (ja) 周波数信号発生システムとディスプレイ装置
US7573303B1 (en) Digitally controlled system on-chip (SOC) clock generator
US6914464B2 (en) Phase locked loop circuit using fractional frequency divider
US8724765B2 (en) Locking system and method thereof
US20090296878A1 (en) Frequency divider
US10355701B2 (en) Apparatus and method for frequency calibration of voltage controlled oscillator (VCO) including determining VCO frequency range
US6943598B2 (en) Reduced-size integrated phase-locked loop
US8044725B2 (en) Signal generator with directly-extractable DDS signal source
CN101714875A (zh) 锁相回路电路
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
CN106027044B (zh) 一种多环频率合成器预置频率自动校准系统及方法
US7813466B2 (en) Jitter-free divider
CN102447475A (zh) 窄带频率可调的pll振荡电路
CN205356307U (zh) 一种短波接收机的频率合成器
US6346833B1 (en) Frequency multiplier circuit
CN207782771U (zh) 一种锁相环
JP2877185B2 (ja) クロック発生器
CN116667846B (zh) 频率综合电路
CN216313072U (zh) 一种基于锁相环的频率合成器
CN113452366B (zh) 一种pll电路及电子设备
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
CN111030686B (zh) 一种低相位噪声中频振荡信号产生电路及方法
Li et al. Design of low phase noise and low stray frequency source based on FPGA+ HMC833
JP3883812B2 (ja) Ｐｌｌ回路
JP2001237700A (ja) 位相同期ループ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181105