KR20120113888A - 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법 - Google Patents

위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법 Download PDF

Info

Publication number
KR20120113888A
KR20120113888A KR1020110031563A KR20110031563A KR20120113888A KR 20120113888 A KR20120113888 A KR 20120113888A KR 1020110031563 A KR1020110031563 A KR 1020110031563A KR 20110031563 A KR20110031563 A KR 20110031563A KR 20120113888 A KR20120113888 A KR 20120113888A
Authority
KR
South Korea
Prior art keywords
frequency
signal
phase
frequency divider
frequency division
Prior art date
Application number
KR1020110031563A
Other languages
English (en)
Inventor
김영식
Original Assignee
한동대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한동대학교 산학협력단 filed Critical 한동대학교 산학협력단
Priority to KR1020110031563A priority Critical patent/KR20120113888A/ko
Publication of KR20120113888A publication Critical patent/KR20120113888A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 고정루프를 이용한 고주파 신호생성기에서 위상잡음을 개선하기 위해, 위상 고정루프에 삽입되는 주파수 분할기에 대하여 개시한다. 상기 주파수 분할기는 주파수 분할시 발생하는 위상잡음을 보정하여 주파수 분할기로 인해 추가되는 위상잡음을 보정하여 위상 고정루프에서 안정적인 제어신호를 생성할 수 있도록 한다. 이를 위해 상기 주파수 분할기는 AND 게이트를 이용하여 주파수 분할시 생성되는 위상잡음을 보정한다.
상기 주파수 분할기 및 보정방식은 높은 주파수 분할비가 요구되는 경우, 일정 주파수 분할비로 나누어 분할하여 위상오차를 단계별로 제거할 수 있어서 확장성이 우수한다. 특히 위상오차 보정은 AND 게이트를 이용하며 주파수 분할 단계가 추가 구비될 시 AND 게이트의 입력이 추가되어 위상 보정 신호를 생성한다.

Description

위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법 {The method of frequency division for minimizing the phase noise in a phase locking loop}
본 발명은 위상 고정루프를 이용한 주파수 발생기 회로에서 요구되는 주파수 분할기 회로에 대한 기술로서, 주파수 분할시 발생하는 위상 잡음 문제를 해결하는 방법에 관한 것이다.
위상 고정루프는 통신용 고주파 발생기 또는 고속 데어터 변환기 회로에서 클럭 발생기 회로에 일반적으로 이용되고 있다. 무선 통신에 응용되는 고주파 발생기는 정확한 채널 제어를 위해 주파수 제어가 정확해야 하며 서로 다른 채널과의 상호 간섭을 줄이기 위해서 위상잡음이 작아야 한다. 또한 고속 ADC(아날로그 디지털 변환기)와 DAC(디지털 아날로그 변환기)와 같은 데이터 변환기는 주파수가 정확하고 위상잡음이 낮은 클럭 발생기 회로가 필요하다.
발진 주파수 제어가 가능한 고속 신호 생성을 위해서 도 3에서와 같은 위상 고정루프 방식을 이용하여 구현한다. 도 3에서 307은 전압제어 발진기로 고주파 신호 생성기이며 전압 제어발진기는 안정적인 주파수 제어를 위해서 반드시 306의 제어신호를 통해 제어되어야 한다. 306의 제어신호 생성을 위해서는 기준 신호생성기(301)의 주파수 순수성이 높아야 한다. 그러나 기준 신호생성기(301)의 기준 주파수는 발진기(307)의 신호(308)보다 낮은 주파수에서 낮은 주파수로 동작하기 때문에 발진기(307)의 높은 주파수 신호를 399의 주파수 분할기를 이용하여 분할된 신호(316)로 낮은 주파수로 변환해야 한다. 분할된 신호(316)를 302의 기준 신호와 비교하여 주파수 위상 검출기(303)를 이용하여 304의 주파수 및 위상 오차 신호를 생성한다. 304의 오차 신호는 305의 루프 필터를 통해 306 제어신호를 생성하여 제어 루프를 형성한다. 위상 고정 제어루프는 316의 주파수 분할된 신호가 302의 기준 신호와 주파수 및 위상이 일치하도록 306신호를 실시간으로 제어한다.
주파수 분할기(399)는 308의 고주파 신호를 분할하여 낮은 주파수인 316을 생성한다. 308 신호의 주파수와 316신호의 주파수 비는 주파수 분할기(399)의 주파수 분할비로 주어지며 주파수 분할 비를 제어하여 308의 주파수와 위상을 제어할 수 있다.
주파수 분할 된 316의 신호와 순수성이 높은 기준신호 302가 위상과 주파수가 일치하면 308의 주파수는 주파수 분할 비율로 높은 주파수 신호를 생성하게 된다.
308의 고주파 신호의 주파수 순수성은 307의 전압제어 발진기의 위상잡음 수준과 기준 신호의 주파수 순수성과 303의 주파수 위상 검출기의 위상 오차 검출 능력과 399의 주파수 분할시 추가되는 위상 오차에 의해 결정된다.
주파수 분할기(399)에서 생성되는 위상 잡음을 최소화하여 신호의 주파수 순수성을 개선할 수 있다.
[문헌1] KR1019950703387 A 1996.08.17. [문헌2] KR1019950702836 A 1996.01.20.
본 발명에서는 위상 고정루프를 이용한 고주파 신호 발생기에서 주파수 분할시 발생하는 위상잡음을 최소화하고자 한다. 위상 고정루프 방식은 고주파 신호를 기준 주파수와 비교하기 위하여 반드시 주파수 분할기를 사용한다. 그러나 위상 고정루프 회로에서 사용되는 주파수 분할기는 위상 잡음을 생성하여 출력 신호의 주파수 순수성이 낮아진다. 주파수 분할기에서 생성되는 위상잡음을 최소화하는 방법을 제시한다.
위상 고정루프 방식의 주파수 발생기인 도 3에서 399의 주파수 분할기는 고주파 발진기의 출력 주파수를 분할을 하여 주파수를 낮춘다. 이 방식에서 고주파 신호인 308과 낮은 주파수 신호인 316의 주파수 분할 비가 높을수록 308의 위상정보와 316의 위상정보의 오차가 증가한다. 이러한 위상오차는 정확한 전압 제어신호 306 생성을 방해한다. 본 발명에서는 308의 고주파 발생 신호의 클럭을 이용하여 주파수 분할기 내부에 동기 신호를 사용하여 동기화하여 주파수 분할로 발생하는 위상 오차를 최소화하여 정확한 제어신호를 생성하도록 한다.
본 발명은 기존의 주파수 분할로 인한 위상잡음의 증가로 인해 부정확한 위상이 검출되고 이로 인해 위상 고정루프 방식의 신호 발생기의 위상 잡음이 증가하는 현상을 최소화 할 수 있다. 특히 위상 동기화를 위해 도 1의 105 또는 107의 간단한 AND 게이트로 등화시킬 수 있으며 주파수 분할이 클 경우 추가적인 주파수 분할기 107과 추가 주파수 등화기 109를 이용하여 주파수 분할 폭을 향상시킬 수 있다.
도 1은 본 발명에서 제안하는 두 개의 동화기를 이용하는 주파수 분할기 구조. 도 2는 본 발명의 동화기의 동작을 설명하는 시간영역 신호도.
도 3는 주파수 분할기를 포함하는 위상 고정루프 방식의 주파수 발생기 구조도
본 발명에서 제안하는 주파수 분할기는 도 3에서 307 출력의 높은 주파수 신호 308을 399의 주파수 분할기를 이용하여 316의 낮은 주파수 신호로 분할하는 것으로 목표는 주파수 분할시 308에 포함된 위상정보를 변형시키지 않고 316신호로 변환한다.
도 1은 이를 위해 필요한 동화기를 포함한 주파수 분할기 구조도로서, 102의 고주파 신호가 인가되면 103의 고정주파수 분할기로 주파수를 분할하여 104의 주파수 분할된 신호를 생성한다. 주파수 분할 된 신호는 주파수 분할기 내부의 지연시간 오차로 인해 신호원인 102 신호와 위상 오차를 가지게 된다. 도 2는 이러한 과정을 나타내고 있다. 도 2에서 주파수 분할 된 104 신호는 150의 dt의 위상 오차를 가지게 된다. 도 1에서 105 고정 동화기는 104의 신호를 입력받아 102의 기준 신호와 동기화 하여 106의 위상이 보정된 신호를 생성한다. 도 2에서 106 신호는 분할기에서 발생한 위상이 보정된 신호의 시간영역 변화를 나타내고 있다.
일반적으로 주파수 분할을 크게 할 경우 위상 오차가 입력 신호의 주파수의 1/4 주기를 넘게 되면 보정이 어렵게 된다. 이러한 경우 도 1에서 보인바와 같이 주파수 분할기를 직렬로 추가하여 설치할 수 있으며 이 때 보정 신호는 102의 신호와 106의 1차 분할된 동기화 신호를 이용하여 동기화 신호를 생성하여 동기화함으로써 위상정보의 보정이 가능하다.

Claims (3)

  1. 주파수 분할기를 시용하는 위상 고정루프 방식의 고주파 신호 발생기에 위치하는 고주파 신호(102)의 주파수 분할기에 있어서,
    주파수 분할 된 신호(104)를 입력신호(102)와 105의 신호를 입력받는 AND 게이트 구조를 통하여,
    주파수 분할 신호(104)의 출력에서 발생되는 도 2의 위상오차(105)를 입력신호(102)가 생성될 때가지 지연시켜,
    도 2의 위상오차(150) 시간을 제거하여 신호의 위상오차를 보정하는 방식의 주파수 분할기
  2. 제 1항에 있어서
    주파수 분할 비가 클 경우, 107의 추가적인 주파수 분할기를 수행하고 이때 생성된 위상 오차를 입력신호(102)와 1차 분할된 신호(106) 및 추가분할 된 108 신호를 109의 AND 게이트를 구비하여 위상 오차를 보정하는 분할기
  3. 제 2항에 있어서,
    주파수 분할기를 추가함에 있어서 1차 분할 시 105의 2개 입력을 가지는 AND Gate를 사용하고, 109의 2차 분할 시 3개 입력을 가지는 AND 게이트를 사용하며, N차 분할 시 N+1개의 입력을 가지는 AND게이트를 이용하는 분할기
KR1020110031563A 2011-04-06 2011-04-06 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법 KR20120113888A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110031563A KR20120113888A (ko) 2011-04-06 2011-04-06 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110031563A KR20120113888A (ko) 2011-04-06 2011-04-06 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법

Publications (1)

Publication Number Publication Date
KR20120113888A true KR20120113888A (ko) 2012-10-16

Family

ID=47283272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110031563A KR20120113888A (ko) 2011-04-06 2011-04-06 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법

Country Status (1)

Country Link
KR (1) KR20120113888A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021488A (ko) * 2013-07-25 2015-03-02 보에 테크놀로지 그룹 컴퍼니 리미티드 주파수 신호 생성 시스템 및 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021488A (ko) * 2013-07-25 2015-03-02 보에 테크놀로지 그룹 컴퍼니 리미티드 주파수 신호 생성 시스템 및 디스플레이 장치

Similar Documents

Publication Publication Date Title
US8373472B2 (en) Digital PLL with automatic clock alignment
US8558728B1 (en) Phase noise tolerant sampling
KR102222622B1 (ko) 지연 고정 루프 회로
US8909065B2 (en) Adjustable delayer, method for delaying an input signal and polar transmitter
US8826062B2 (en) Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization
KR102418966B1 (ko) 디지털 위상 고정 루프 및 그의 구동방법
US9490788B2 (en) Semiconductor device
US8963588B2 (en) Fractional frequency divider
KR20130095558A (ko) 반도체 장치의 데이터 출력 타이밍 제어 회로
US20140064744A1 (en) Reception device
JP2008098930A (ja) クロックデータ復元装置
CN101795125A (zh) 振荡器电路及门控振荡器的校准方法
KR20170094036A (ko) 듀티 보정 회로
KR20140147179A (ko) 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
KR20120113888A (ko) 위상 고정루프에서 고주파 신호의 위상잡음을 최소화하는 주파수 분할방법
JP2013005050A (ja) クロック生成装置および電子機器
JP2017028491A (ja) 受信回路
US9634677B2 (en) Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method
KR20150104319A (ko) 위상 고정루프에서 신호의 위상잡음을 줄이는 주파수 분할방법
US8289061B2 (en) Technique to reduce clock recovery amplitude modulation in high-speed serial transceiver
KR101628160B1 (ko) 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법
JP6064930B2 (ja) 電気・電子機器、回路、及び通信システム
KR101207072B1 (ko) 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법
JP2015222918A (ja) フラクショナルｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application