KR101628160B1 - 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법 - Google Patents

지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법 Download PDF

Info

Publication number
KR101628160B1
KR101628160B1 KR1020140194798A KR20140194798A KR101628160B1 KR 101628160 B1 KR101628160 B1 KR 101628160B1 KR 1020140194798 A KR1020140194798 A KR 1020140194798A KR 20140194798 A KR20140194798 A KR 20140194798A KR 101628160 B1 KR101628160 B1 KR 101628160B1
Authority
KR
South Korea
Prior art keywords
delay
phase
voltage
clock
control
Prior art date
Application number
KR1020140194798A
Other languages
English (en)
Inventor
최재혁
이정윤
윤희인
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020140194798A priority Critical patent/KR101628160B1/ko
Application granted granted Critical
Publication of KR101628160B1 publication Critical patent/KR101628160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 입력 클럭과 출력 클럭의 비교 결과에 따라 지연 타이밍을 최적의 밴드에 위치시켜 광대역 밴드를 이루도록 하면서도 락킹 오류를 방지할 수 있는지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법에 관한 것으로, 외부로부터의 기준 클럭과 피드백 클럭신호의 위상과 주파수 비교 결과에 따라 발진 제어전압을 생성 및 출력하는 지연 제어부; 락킹 오류(False Lock)을 방지 조건에 따라 밴드 영역을 설정하는 코오스 설정부; 상기 코오스 설정부의 밴드 설정 영역에 상응하는 설정 전압 레벨을 조정하여 출력하는 레귤레이터; 및 상기 지연 제어부의 제어 전압과 상기 레귤레이터의 설정 전압에 따라 적어도 한 출력 클럭의 위상과 전압 레벨을 가변시켜 출력하는 전압 제어 지연라인을 구비한 것을 특징으로 한다.

Description

지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법{PHASE GENERATOR BASED ON DELAY LOCK LOOP CIRCUIT AND DELAY LOCKING METHOD THEREOF}
본 발명은 지연 고정 루프(DLL: Delay Locked Loop) 기반의 위상 생성기에 관한 것으로, 특히 입력 클럭과 출력 클럭의 비교 결과에 따라 지연 타이밍을 최적의 밴드에 위치시켜 광대역 밴드를 이루도록 하면서도 2N개의 지연 셀만으로 N2개의 지연 셀 사용 효과를 이룰 수 있도록 한 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법에 관한 것이다.
일반적으로, 시스템이나 회로에서 사용되는 클럭은 여러 경로를 거치면서 다소 지연되어 클럭 간에 위상차(Clock Skew)가 발생하게 된다. 지연 고정 루프는 이러한 클럭 간의 위상차를 맞추면서 위상차를 보상하여 각 클럭이 동일한 위상을 갖도록 하기 위해 사용된다.
지연 고정 루프는 지트(jitter)특성과 위상응답(phase response)특성 등이 좋으므로 직렬 데이터(serial data)를 복구하는데 많이 이용된다. 다시 말해, 기준클럭보다 빠른 주파수의 직렬 데이터가 입력되는 경우에, 기준클럭을 받아들여 다중 위상을 갖는 동일 주파수의 클럭을 생성하여 기준클럭에 동기 되어 전송되는 직렬 데이터를 복구한다.
대부분의 응용에서 사용되는 기준클럭은 낮은 주파수에서부터 높은 주파수까지 넓은 범위를 가지므로, 지연 고정 루프는 넓은 범위에서 다중 위상 클럭을 생성할 수 있어야 한다. 그러나 지연 고정 루프는 하모닉 락(Harmonic Lock)과 같은 잘못된 고정으로 인하여 동작 주파수 범위를 제한받게 된다.
종래 기술로 출원번호 10-2006-0026574호에 제시된 지연 고정 루프 회로는 복수개의 차지 펌핑 회로를 이용해 동작 주파수 범위를 설정하고 안정적으로 유지하고 있다.
하지만, 출원번호 10-2006-0026574호와 같은 종래의 지연 고정 루프는 복수개의 위상 지연 펄스를 출력하기 위해서는 복수개 즉, N2개(여기서, N은 0을 제외한 자연수)의 위상 지연 셀이 추가 적용되어야 했다. 즉, 종래에는 N2개의 위상 지연 펄스를 출력하기 위해서는 외부에서 세팅을 바꾸어 주거나 복잡한 회로구성을 이루어야만 하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 입력 클럭과 출력 클럭의 비교 결과에 따라 지연 타이밍을 최적의 밴드에 위치시켜 광대역 밴드를 이루도록 하면서도 2N개의 지연 셀만으로 N2개의 지연 셀 사용 효과를 이룰 수 있도록 한 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 지연 고정 루프 회로 기반의 위상 생성기는 외부로부터의 기준 클럭과 복수의 피드백 클럭신호 중 어느 하나의 피드백 클럭신호의 위상 및 주파수 비교 결과에 따라 발진 제어전압을 생성 및 출력하는 지연 제어부, 상기 지연 제어부의 제어 전압에 따라 적어도 한 출력 클럭의 위상과 전압 레벨을 가변시켜 출력하는 제 1 전압 제어 지연라인; 디코더로부터의 선택 신호에 따라 상기 제 1 전압 제어 지연라인의 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 제 1 선택부; 상기 지연 제어부의 제어 전압과 상기 제 1 선택부 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스에 따라 이전에 출력된 위상 지연 클럭펄스보다 더 위상 지연된 제 n 위상 지연 클럭펄스를 출력하는 제 n 전압 제어 지연라인; 및 상기 제 n 전압 제어 지연라인의 제 n 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 제 n 선택부를 구비한 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 지연 고정 루프 회로 기반의 위상 생성 방법은 지연 제어부를 이용하여 외부로부터의 기준 클럭과 복수의 피드백 클럭신호 중 어느 하나의 피드백 클럭신호의 위상 및 주파수 비교 결과에 따라 발진 제어전압을 생성 및 출력하는 단계; 제 1 전압 제어 지연라인을 이용하여 상기 지연 제어부의 제어 전압에 따라 적어도 한 출력 클럭의 위상과 전압 레벨을 가변시켜 출력하는 단계; 제 1 선택부를 이용하여 디코더로부터의 선택 신호에 따라 상기 제 1 전압 제어 지연라인의 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 단계; 제 n 전압 제어 지연라인을 이용하여 상기 지연 제어부의 제어 전압과 상기 제 1 선택부 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스에 따라 이전에 출력된 위상 지연 클럭 펄스보다 더 위상 지연된 제 n 위상 지연 클럭펄스를 출력하는 단계, 및 제 n 선택부를 이용하여 상기 제 n 전압 제어 지연라인의 제 n 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 단계를 포함한 것을 특징으로 한다.
상기와 같은 다양한 기술 특징을 갖는 본 발명의 실시 예에 따른 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법은 입력 클럭과 출력 클럭의 비교 결과에 따라 지연 타이밍을 최적의 밴드에 위치시켜 광대역 밴드를 이루도록 하면서도 락킹 오류를 방지할 수 있다.
또한, 각각의 밴드들이 락킹 오류가 발생하지 않을 조건을 만족하므로 안정성을 유지할 수 있으며, 2N개의 지연 셀만으로 N2개의 지연 셀 사용 효과를 이룰 수 있다.
도 1은 본 발명의 실시예에 따른 지연 고정 루프 회로 기반의 위상 생성기 를 나타낸 구성도.
도 2는 도 1에 도시된 제 1 지연 고정 루프 회로의 출력 파형을 나타낸 파형도.
도 3은 도 2에 출력 파형을 세부적으로 나타낸 다른 파형도.
도 4는 도 2에 출력 파형을 세부적으로 나타낸 또 다른 파형도.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 지연 고정 루프 회로 기반의 위상 생성기 를 나타낸 구성도이다.
도 1의 지연 고정 루프 회로 기반의 위상 생성기는 외부로부터의 기준 클럭(CLK_in)과 복수의 피드백 클럭신호 중 어느 하나의 피드백 클럭신호의 위상 및 주파수 비교 결과에 따라 발진 제어전압(Vdll)을 생성 및 출력하는 지연 제어부(5,10,20), 지연 제어부(5,10,20)의 제어 전압(Vdll)에 따라 적어도 한 출력 클럭(CLK_in)의 위상과 전압 레벨을 가변시켜 출력하는 제 1 전압 제어 지연라인(제 1 VCDL: Voltage Controlled Delay Line, 60), 디코더로부터의 선택 신호에 따라 제 1 전압 제어 지연라인(60)의 위상 지연 클럭펄스(N+1)를 선택 출력함과 아울러 지연 제어부(5,10,20)로도 피드백시켜 공급하는 제 1 선택부(65), 지연 제어부(5,10,20)의 제어 전압(Vdll)과 제 1 선택부(65) 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스(N+1)에 따라 추가적으로 위상 지연된 제 n 위상 지연 클럭펄스(CLk(n))를 출력하는 제 n 전압 제어 지연라인(70), 및 제 n 전압 제어 지연라인(70의 제 n 위상 지연 클럭펄스(CLk(n))를 선택 출력함과 아울러 지연 제어부(5,10,20)로도 피드백시켜 공급하는 제 n 선택부(75)를 구비한다. 여기서 n은 0을 제외한 자연수이다.
지연 제어부(5,10,20)는 기준 클럭(CLK_in)과 2N개인 복수의 전압 제어 지연라인(60,70)으로부터 피드백된 피드백 클럭신호의 위상과 주파수 비교 결과에 상응하는 발진 제어전압(Vdll)을 생성하게 된다. 이를 위해, 지연 제어부(5,10,20)는 복수의 피드백된 피드백 클럭신호 중 적어도 하나의 선택된 피드백 클럭신호와 기준 클럭(CLK_in)을 출력하는 위상 선택부(5), 기준 클럭(CLK_in)과 상기 선택된 피드백 클럭신호의 위상과 주파수의 차이를 검출하는 위상/주파수 검출부(10), 위상/주파수 검출부(10)의 검출신호를 입력받아 충/방전신호를 출력하는 차지 펌핑부(20)를 구비한다. 추가적으로, 차지 펌핑부(20)의 다음 단에는 차지 펌핑부(20)로부터의 충/방전신호에 의해 충/방전되는 발진 제어전압(Vdll)을 전압 제어 지연라인(60)으로 출력하는 루프 필터(미도시)를 구비할 수도 있다. 하지만, 이하에서의 설명은 생략하기로 한다.
위상 선택부(5)는 출력하고자 하는 제 n 위상 지연 클럭펄스(CLk(n))의 위상 지연 정도를 미리 설정한 셋팅 값에 따라 복수의 피드백된 피드백 클럭신호 중 적어도 하나의 피드백 클럭신호를 선택하고, 선택된 피드백 클럭신호와 기준 클럭(CLK_in)을 위상/주파수 검출부(10)로 공급한다.
위상/주파수 검출부(10)는 기준 클럭(CLK_in)과 선택된 피드백 클럭신호의 위상/주파수 차이를 검출하여 업 검출신호와 다운 검출신호를 생성한다. 업 검출신호는 피드백 클럭신호의 위상이 기준 클럭(CLK_in)의 위상보다 뒤서는 경우, 그 위상 차이 만큼에 해당하는 펄스 폭을 가지는 신호이고, 다운 검출신호는 피드백 클럭신호의 위상이 기준클럭(CLK_in)의 위상보다 앞서는 경우 그 위상 차이 만큼에 해당하는 펄스 폭을 가지는 신호이다.
차지 펌핑부(20)는 업 검출신호와 다운 검출신호에 대응하는 차지 펌핑 동작을 통해 루프필터(미도시)를 충전 또는 방전시킬 수 있으며, 이에 따라 출력되는 발진 제어전압의 전압레벨이 달라지게 된다. 다시 말하면, 업 검출신호에 응답하여 발진 제어전압의 전압레벨은 높아지고 다운 검출신호에 응답하여 발진 제어전압의 전압레벨은 낮아진다.
지연 제어부(5,10,20)의 반복된 동작에 따라 발진 제어전압(Vdll)의 위상이 기준 클럭(CLK_in)과 동기화되는데, 이렇게 발진 제어전압(Vdll)의 위상이 기준클럭(CLK_in)과 동기화되는 것을 "지연 락킹"이라 한다. 이때, 지연 시간은 발진 제어전압(Vdll)에 따라 조절된다. 발진 제어전압(Vdll)이 높을수록 지연시간이 짧으며, 발진 제어전압(Vdll)이 낮을수록 지연시간이 길어진다. 이렇게 루프를 돌면서 지속적으로 교정작업을 통해 발진 제어전압(Vdll)이 목표 주파수 오차범위 이내의 주파수를 출력할 수 있도록 교정하는 것이다.
제 1 전압 제어 지연라인(VCDL: Voltage Controlled Delay Line, 60)은 지연 제어부(5,10,20)의 제어 전압(Vdll)에 따라 기준클럭(CLK_in)을 소정 시간만큼 위상 지연시키면서 N개 지연 셀(cell)을 통해 지연된 제 1 위상 지연 클럭펄스(CLK(n)_out)들을 출력한다. 전압 제어 지연라인(60)에서 출력되는 제 1 위상 지연 클럭펄스(CLK(n)_out)의 지연된 정도는 선택된 피드백 클럭신호에 따른 제어 전압(Vdll)과 기준 전압(ClK_in) 또는 미리 설정된 전압에 의해 달라진다. 복수의 제 1 위상 지연 클럭펄스(CLK(n)_out)들은 제 1 선택부(65)로 순차 공급된다.
제 1 선택부(65)는 디코더(50)로부터의 선택 신호에 따라 제 1 전압 제어 지연라인(60)의 어느 한 위상 지연 클럭펄스(N+1)를 선택 출력함과 아울러 지연 제어부(5,10,20)로도 피드백시켜 공급한다.
도 2는 도 1에 도시된 제 1 지연 고정 루프 회로의 출력 파형을 나타낸 파형도이다.
도 2를 참조하면, 제 1 전압 제어 지연라인(60)으로부터의 위상 지연 클럭펄스(N+1)는 위상/주파수 검출부(10)에서 기준 클럭(ClK_in)과 비교된다. 이때 클럭 철스의 주기를 T라고 하면, 제 1 전압 제어 지연라인(60)의 지연 셀 개수가 N개라 가정할 때, 제 1 전압 제어 지연라인(60)을 통과한 후 제 1 전압 제어 지연라인(60)은 클럭 펄스 T를 N등분 한 위상의 클럭 펄스들을 생성 및 출력한다. 도 2는 이 과정의 지연 클럭 펄스들을 나타낸다.
제 n 전압 제어 지연라인(70)는 지연 제어부(10,20,30)의 제어 전압(Vdll)과 제 1 선택부(65) 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스(N+1)에 따라 추가적으로 위상 지연된 제 n 위상 지연 클럭펄스(CLk(n))를 출력하게 된다. 즉, 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스(N+1)에 따라 기준클럭(CLK_in)을 소정 시간만큼 위상 지연시키면서 N개 지연 셀(cell)을 통해 지연된 제 n 위상 지연 클럭펄스(CLK(n)_out)들을 출력한다. 제 n 전압 제어 지연라인(60)에서 출력되는 제 n 위상 지연 클럭펄스(CLK(n)_out)의 지연된 정도는 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스(N+1)과 기준 전압(ClK_in) 또는 미리 설정된 전압에 의해 달라진다. 복수의 제 n 위상 지연 클럭펄스(CLK(n)_out)들은 제 n 선택부(75)로 순차 공급된다.
제 n 선택부(75)는 디코더(50)로부터의 선택 신호에 따라 제 n 전압 제어 지연라인(70)의 어느 한 위상 지연 클럭펄스(CLK(n)_out)를 선택 출력함과 아울러 지연 제어부(5,10,20)로도 피드백시켜 공급한다.
도 3은 도 2에 출력 파형을 세부적으로 나타낸 다른 파형도이다. 그리고, 도 4는 도 2에 출력 파형을 세부적으로 나타낸 또 다른 파형도이다.
우선, 도 3을 참조하면, 제 1 전압 제어 지연라인(60)의 위상 지연 클럭펄스(N+1) 중 이웃한 두 개의 위상 지연 클럭펄스(N+1)를 선택(예를 들어, n 번째와 n+1번째를 선택)하였다 하면, n번째 클럭펄스(N)를 두 번째 제 n 전압 제어 지연라인(70)에 통과시킨 후 n+1번째 클럭펄스(N+1)와 위상/주파수 검출부(10)를 통해 비교시킨다. 제 n 전압 제어 지연라인(70)의 지연 셀 개수가 m개라고 할 때, 제 n 전압 제어 지연라인(70)은 이웃한 두 위상 지연 클럭펄스의 위상 차이를 m등분 한 ㅇ위상의 클럭 펄스들을 생성하게 된다. 도 3은 이러한 과정으로 출력된 클럭 펄스들을 나타낸다.
이에, 제 n 전압 제어 지연라인(70)의 지연 셀들을 통과한 틀럭 펄스들 중에 N번째의 클럭 펄스를 선택하면 (10n + m)%의 위상 지연된 클럭 펄스들을 선택할 수 있다.
상술한 바와 같이, 본 발명의 위상 생성기는 Duty cycle controller로도 사용될 수 있는데, 제 n 전압 제어 지연라인(70)의 지연 셀을 통과한 클럭 펄스들 중에 m번째 클럭 펄스를 선택하여 기준 전압의 클럭 펄스들과 edge combining 시키면, 도 4와 같이, (10n + m)%의 듀티 싸이클(duty cycle) 클럭 펄스를 만들 수 있다. 반대로 지연 셀들을 이전단 클럭 펄스들과 rising edge로 비교한다면 동일한 신호나 클럭들로 (100 - (10n + m))%의 듀티 싸이클의 클럭 펄스도 생성 및 출력할 수 있다.
구체적인 예를 들어, 도 2 내지 도 4를 참조하면, 제 1 전압 제어 지연라인(60)과 제 n 전압 제어 지연라인(70)의 지연 셀 개수가 각각 10개씩 일 때, 제 1 전압 제어 지연라인(60)에서의 클럭 펄스들을 10등분 한 후 그 중 2번째와 3번째 지연 셀을 통과한 두 클럭 펄스와 제 n 전압 제어 지연라인(70)을 이용해 10등분 하여 3번째 지연 셀을 통과한 클럭 펄스를 선택하면, 23% 위상의 클럭 펄스를 선택할 수 있다. 그리고 이 23% 위상의 클럭 펄스를 기준 전압의 기준 클럭과 edge combining하면 주기의 1/100 resolution, 즉 1% resolution의 위상 중 23% 듀티 사이클의 클럭 펄스를 얻게 된다. 또한 77%의 클럭 펄스도 얻을 수 있게 된다.
이렇게, 본 발명에서는 N2 위상의 클럭 펄스를 생성하기 위해 지연 셀을 2N개만 적용하고도 N2개의 지연 셀을 이용한 효과를 볼 수 있다. 또한, 2. 듀티 싸이클의 resolution을 1%로 미세한 조절이 가능하며, 이론적으로 0 내지 100%의 듀티를 모두 조절할 수 있다. 특히, 위상 생성기와 듀티 싸이클 컨트롤러 두 가지의 역할을 하나의 회로로 이룰 수 있으며, 위상/주파수 검출부(10)와 차지 펌핑부(20)를 공유하여 보다 작은 면적으로 두 개의 위상 지연 회로를 이용한 효과를 볼 수 있었다.
이상에서 상술한 바와 같이, 상기와 같은 다양한 기술 특징을 갖는 본 발명의 실시 예에 따른 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법은 입력 클럭과 출력 클럭의 비교 결과에 따라 지연 타이밍을 최적의 밴드에 위치시켜 광대역 밴드를 이루도록 하면서도 락킹 오류를 방지할 수 있다.
또한, 각각의 밴드들이 락킹 오류가 발생하지 않을 조건을 만족하므로 안정성을 유지할 수 있으며, 2N개의 지연 셀만으로 N2개의 지연 셀 사용 효과를 이룰 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 외부로부터의 기준 클럭과 복수의 피드백 클럭신호 중 어느 하나의 피드백 클럭신호의 위상 및 주파수 비교 결과에 따라 발진 제어전압을 생성 및 출력하는 지연 제어부;
    상기 지연 제어부의 발진 제어전압에 따라 적어도 한 출력 클럭의 위상과 전압 레벨을 가변시켜 출력하는 제 1 전압 제어 지연라인;
    디코더로부터의 선택 신호에 따라 상기 제 1 전압 제어 지연라인의 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 제 1 선택부;
    상기 지연 제어부의 발진 제어전압과 상기 제 1 선택부 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스에 따라 이전에 출력된 위상 지연 클럭펄스보다 더 위상 지연된 제 n 위상 지연 클럭펄스를 출력하는 제 n 전압 제어 지연라인, 및
    상기 제 n 전압 제어 지연라인의 제 n 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 제 n 선택부를 구비하며,
    상기 지연 제어부는
    상기 기준 클럭과 2N개인 상기 제 1 내지 제 n 전압 제어 지연라인 중 적어도 하나를 통해서 피드백된 피드백 클럭신호의 위상을 선택적으로 비교하여 주파수 비교 결과에 상응하는 발진 제어전압을 생성하고,
    상기 제 1 내지 제 n 전압 제어 지연라인 중 적어도 하나의 전압 제어 지연라인은 N개 지연 셀 개수에 대응하도록 상기 발진 제어전압을 n 등분하여 상기 위상 지연 클럭펄스로 출력하되, 상기 위상 지연 클럭펄스의 지연 정도는 상기 선택된 피드백 클럭 신호에 따른 제어 전압, 기준 전압 또는 미리 설정된 전압에 의해 달라져 출력되는 것을 특징으로 하는 지연 고정 루프 회로 기반의 위상 생성기.
  2. 제 1 항에 있어서,
    상기 지연 제어부는
    복수의 피드백된 피드백 클럭신호 중 적어도 하나의 선택된 피드백 클럭신호와 기준 클럭을 출력하는 위상 선택부,
    상기 기준 클럭과 상기 선택된 피드백 클럭신호의 위상과 주파수의 차이를 검출하는 위상/주파수 검출부,
    위상/주파수 검출부의 검출신호를 입력받아 충/방전신호를 출력하는 차지 펌핑부를 구비를 구비한 것을 특징으로 하는 지연 고정 루프 회로 기반의 위상 생성기.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 제 n 전압 제어 지연라인은
    상기 지연 제어부의 제어 전압과 상기 제 1 선택부 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스에 따라 상기 기준 클럭을 소정 시간만큼 위상 지연시키면서 N개 지연 셀을 통해 지연된 상기의 제 n 위상 지연 클럭펄스들을 출력하며,
    상기 출력되는 제 n 위상 지연 클럭펄스의 지연된 정도는 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스와 기준 전압 또는 미리 설정된 전압에 의해 달라져 출력되는 것을 특징으로 하는 지연 고정 루프 회로 기반의 위상 생성기.
  5. 지연 제어부를 이용하여 외부로부터의 기준 클럭과 복수의 피드백 클럭신호 중 어느 하나의 피드백 클럭신호의 위상 및 주파수 비교 결과에 따라 발진 제어전압을 생성 및 출력하는 단계;
    제 1 전압 제어 지연라인을 이용하여 상기 지연 제어부의 발진 제어전압에 따라 적어도 한 출력 클럭의 위상과 전압 레벨을 가변시켜 출력하는 단계;
    제 1 선택부를 이용하여 디코더로부터의 선택 신호에 따라 상기 제 1 전압 제어 지연라인의 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 단계;
    제 n 전압 제어 지연라인을 이용하여 상기 지연 제어부의 제어 전압과 상기 제 1 선택부 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스에 따라 이전에 출력된 위상 지연 클럭 펄스보다 더 위상 지연된 제 n 위상 지연 클럭펄스를 출력하는 단계, 및
    제 n 선택부를 이용하여 상기 제 n 전압 제어 지연라인의 제 n 위상 지연 클럭펄스들 중 적어도 하나를 선택 출력함과 아울러 상기 지연 제어부로도 피드백시켜 공급하는 단계를 포함하며,
    상기 발진 제어전압을 생성 및 출력하는 단계는
    상기 기준 클럭과 2N개인 상기 제 1 내지 제 n 전압 제어 지연라인 중 적어도 하나를 통해서 피드백된 피드백 클럭신호의 위상을 선택적으로 비교하여 주파수 비교 결과에 상응하는 발진 제어전압을 생성하고,
    상기 발진 제어전압에 따라 적어도 한 출력 클럭의 위상과 전압 레벨을 가변시켜 출력하는 단계는
    N개 지연 셀 개수에 대응하도록 상기 발진 제어전압을 n 등분하여 상기 위상 지연 클럭펄스로 출력하되, 상기 위상 지연 클럭펄스의 지연 정도는 상기 선택된 피드백 클럭 신호에 따른 제어 전압, 기준 전압 또는 미리 설정된 전압에 의해 달라져 출력되는 것을 특징으로 하는 지연 고정 루프 회로를 기반으로 한 위상 생성 방법.
  6. 제 5 항에 있어서,
    상기 발진 제어전압 생성 및 출력 단계는
    위상 선택부를 이용하여 복수의 피드백된 피드백 클럭신호 중 적어도 하나의 선택된 피드백 클럭신호와 기준 클럭을 출력하는 단계,
    위상/주파수 검출부를 이용하여 상기 기준 클럭과 상기 선택된 피드백 클럭신호의 위상과 주파수의 차이를 검출하는 단계, 및
    차지 펌핑부를 이용하여 위상/주파수 검출부의 검출신호를 입력받아 충/방전신호를 출력하는 단계를 포함한 것을 특징으로 하는 지연 고정 루프 회로를 기반으로 한 위상 생성 방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제 n 위상 지연 클럭펄스를 출력하는 단계는
    상기 지연 제어부의 제어 전압과 상기 제 1 선택부 또는 자신의 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스에 따라 상기 기준 클럭을 소정 시간만큼 위상 지연시키면서 N개 지연 셀을 통해 지연된 상기의 제 n 위상 지연 클럭펄스들을 출력하며, 상기 출력되는 제 n 위상 지연 클럭펄스의 지연된 정도는 이전단 선택부로터 위상 지연되어 출력된 위상 지연 클럭펄스와 기준 전압 또는 미리 설정된 전압에 의해 달라져 출력되는 것을 특징으로 하는 지연 고정 루프 회로를 기반으로 한 위상 생성 방법.
KR1020140194798A 2014-12-31 2014-12-31 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법 KR101628160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140194798A KR101628160B1 (ko) 2014-12-31 2014-12-31 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140194798A KR101628160B1 (ko) 2014-12-31 2014-12-31 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법

Publications (1)

Publication Number Publication Date
KR101628160B1 true KR101628160B1 (ko) 2016-06-09

Family

ID=56139031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194798A KR101628160B1 (ko) 2014-12-31 2014-12-31 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법

Country Status (1)

Country Link
KR (1) KR101628160B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038339A1 (ko) * 2021-09-10 2023-03-16 그릿씨아이씨 주식회사 지연 동기화 루프를 이용한 초 고해상도 레이더 장치
US11677403B1 (en) * 2022-08-04 2023-06-13 Nanya Technology Corporation Delay lock loop circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050039727A (ko) * 2001-11-02 2005-04-29 모토로라 인코포레이티드 캐스케이드 지연 로킹 루프 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050039727A (ko) * 2001-11-02 2005-04-29 모토로라 인코포레이티드 캐스케이드 지연 로킹 루프 회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038339A1 (ko) * 2021-09-10 2023-03-16 그릿씨아이씨 주식회사 지연 동기화 루프를 이용한 초 고해상도 레이더 장치
KR20230037843A (ko) * 2021-09-10 2023-03-17 그릿씨아이씨 주식회사 지연 동기화 루프를 이용한 초 고해상도 레이더 장치
KR102630554B1 (ko) * 2021-09-10 2024-01-29 그릿씨아이씨 주식회사 지연 동기화 루프를 이용한 초 고해상도 레이더 장치
US11677403B1 (en) * 2022-08-04 2023-06-13 Nanya Technology Corporation Delay lock loop circuit

Similar Documents

Publication Publication Date Title
US7990194B2 (en) Apparatus and method for correcting duty cycle of clock signal
US8427211B2 (en) Clock generation circuit and delay locked loop using the same
US7940095B2 (en) Semiconductor memory device and method for driving the same
US8698533B2 (en) Phase mixer with adjustable load-to-drive ratio
US7453297B1 (en) Method of and circuit for deskewing clock signals in an integrated circuit
US9490788B2 (en) Semiconductor device
KR20090074412A (ko) 분주회로 및 이를 이용한 위상 동기 루프
US20180048319A1 (en) Delay locked loop circuit and integrated circuit including the same
US10594328B2 (en) Apparatuses and methods for providing frequency divided clocks
TW201411621A (zh) 延遲線電路、延遲鎖相迴路及其測試系統
US8933735B2 (en) Clock generation circuit
KR101628160B1 (ko) 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
US20130088268A1 (en) Multi-Phase Clock Generation System and Clock Calibration Method Thereof
US20070164797A1 (en) Method and apparatus to eliminate clock phase error in a multi-phase clock circuit
KR100996175B1 (ko) 반도체 장치
KR100983485B1 (ko) 지연고정루프 기반의 주파수 체배 시스템 및 그 체배 방법
US7916819B2 (en) Receiver system and method for automatic skew-tuning
KR101656759B1 (ko) 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법
KR101013920B1 (ko) 주파수 체배 시스템 및 그 제어 방법
KR20080002590A (ko) 지연고정 루프회로
US20180309456A1 (en) Phase combiner circuit
JP7113788B2 (ja) 位相同期回路
KR101697309B1 (ko) 광대역 하모닉 락 발생을 방지하는 지연 고정 루프 회로 그 지연 고정 방법
US7995699B2 (en) DLL circuit with wide-frequency locking range and error-locking-avoiding function

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 4